CN107994033A - 一种基于氧化物-多晶硅薄膜堆叠的3d nand沟道孔成形方法 - Google Patents

一种基于氧化物-多晶硅薄膜堆叠的3d nand沟道孔成形方法 Download PDF

Info

Publication number
CN107994033A
CN107994033A CN201711140450.0A CN201711140450A CN107994033A CN 107994033 A CN107994033 A CN 107994033A CN 201711140450 A CN201711140450 A CN 201711140450A CN 107994033 A CN107994033 A CN 107994033A
Authority
CN
China
Prior art keywords
raceway groove
groove hole
layer
oxide
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711140450.0A
Other languages
English (en)
Other versions
CN107994033B (zh
Inventor
方振
黄竹青
黄海辉
闫伟明
戴绍龙
王猛
金永群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201711140450.0A priority Critical patent/CN107994033B/zh
Publication of CN107994033A publication Critical patent/CN107994033A/zh
Application granted granted Critical
Publication of CN107994033B publication Critical patent/CN107994033B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种基于氧化物‑多晶硅薄膜堆叠的3D NAND沟道孔成形方法，所述方法包括在衬底上形成单一氧化物膜层，所述膜层厚度等同于预期氧化物‑多晶硅薄膜堆叠层数的厚度；在所述单一氧化物膜层上刻蚀形成沟道孔并在沟道孔内部结构层沉积；在所述内部结构层中间沉积氮化硅；湿法刻蚀去除沟道孔周边的全部单一氧化物膜层；再在所述衬底上交替沉积氧化物和多晶硅形成沟道孔周边的薄膜堆叠结构。本发明在单一氧化物膜层上面刻蚀沟道孔更加容易；可以避免因多晶硅而引起的沟道孔的弯曲弧形，以及避免因多晶硅刻蚀将产生重的聚合物而导致的缺陷。当薄膜堆叠层数达到64层或更多时，该方法也能够实现一次成形沟道孔。

Description

一种基于氧化物-多晶硅薄膜堆叠的3D NAND沟道孔成形方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种3D NAND闪存结构中沟道孔成形的方法。
背景技术
随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限，现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及最求更低的单位存储单元的生产成本，各种不同的三维(3D)闪存存储器结构应运而生，例如3D NOR(3D或非)闪存和3D NAND(3D与非)闪存。目前，在3D NAND的发展过程中，随着堆叠层数的增加，对刻蚀、沉积等制备工艺提出了更高的要求。
当前，3D NAND具有两种堆叠结构，分别为氧化物-氮化物堆叠结构和氧化物-多晶硅堆叠结构。基于氧化物-多晶硅堆叠结构的3D NAND具有更好的电气性能。然而，在沟道孔刻蚀工艺中，氧化物-多晶硅堆叠结构相比氧化物-氮化物堆叠结构面临更大的挑战。具体而言，对于氧化物-多晶硅堆叠结构，当采用传统工艺刻蚀沟道孔时，具有严重的沟道孔弯曲变形，沟道孔缺陷以及低产率等问题。特别是，薄膜层数大于64层时，沟道孔刻蚀面临非常大的挑战。
参考图1a-d，现有技术中基于氧化物-多晶硅堆叠结构的3D NAND沟道孔的制备工艺通常采用下述工艺：
S1：如图1a所示，提供具有若干层数的氧化物-多晶硅堆叠结构1；
S2：如图1b所示，在所述氧化物-多晶硅堆叠结构1上刻蚀形成沟道孔2；
S3：如图1c所示，在形成有沟道孔2的氧化物-多晶硅堆叠结构1上继续交替沉积氧化物和多晶硅形成后续若干层氧化物-多晶硅堆叠结构3；
S4：如图1d所示，在所述后续若干层氧化物-多晶硅堆叠结构3刻蚀沟道孔并与S2步骤形成的沟道孔2连通形成整个堆叠结构的沟道孔4。
如前所述，由于采用多晶硅薄膜，除了沟道孔的弯曲弧形严重之外，多晶硅刻蚀将产生严重的聚合物，这将引起严重的缺陷，当薄膜堆叠达到64层或更多时，将无法实现一次刻蚀沟道孔。
因此，对于基于氧化物-多晶硅薄膜堆叠结构的3D NAND，特别是当堆叠层数较高时，如何进行沟道孔的成形才能保证沟道孔的良率一直为本领域技术人员所致力研究的方向。
发明内容
本发明的目的在于提供一种基于氧化物-多晶硅薄膜堆叠的3D NAND沟道孔成形方法，通过创新工艺制程，解决现有技术中沟道孔刻蚀面临的挑战；使得基于氧化物-多晶硅薄膜堆叠的3D NAND，当堆叠层数超过64层，达到96层或128层时，依然能实现沟道孔的顺利成形。
为了实现上述目的，本发明采用的技术方案如下：
一种基于氧化物-多晶硅薄膜堆叠的3D NAND沟道孔成形方法，包括以下步骤：
提供衬底；
形成单一氧化物膜层，具体为，在所述衬底上面沉积，膜层厚度等同于预期氧化物-多晶硅薄膜堆叠层数的厚度；
成形沟道孔，具体为，在所述单一氧化物膜层上刻蚀形成沟道孔；
沟道孔内部结构层沉积；
填充氮化硅插塞，具体为，在所述内部结构层中间沉积氮化硅；
单一氧化物膜层去除，具体为，湿法刻蚀去除沟道孔周边的全部单一氧化物膜层；
沉积氧化物-多晶硅薄膜堆叠结构，具体为，在所述衬底上交替沉积氧化物和多晶硅形成沟道孔周边的薄膜堆叠结构。
进一步，所述单一氧化物膜层的材料为正硅酸乙酯(TEOS)。
进一步，所述预期氧化物-多晶硅薄膜堆叠层数为64层、96层或128层。
进一步，所述沟道孔通至所述衬底并形成一定深度的第一硅槽。
进一步，所述沟道孔内部结构层沉积包括首先形成硅外延层，具体为，在所述第一硅槽处进行硅的外延生长形成硅外延层。
进一步，所述沟道孔内部结构层包括阻挡层、存储层、隧穿层和多晶硅电连接层。
进一步，所述阻挡层、存储层和隧穿层为氧化物-氮化物-氧化物结构(ONO)。
与现有技术相比，本发明的有益效果主要体现在：
第一，与在氧化物-多晶硅堆叠结构上相比，在单一氧化物膜层上面刻蚀沟道孔更加容易。
第二，可以避免因多晶硅而引起的沟道孔的弯曲弧形，以及避免因多晶硅刻蚀将产生重的聚合物而导致的缺陷。
第三，当薄膜堆叠层数达到64层或更多时，该方法也能够实现一次成形沟道孔。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1a-d，为现有技术中基于氧化物-多晶硅堆叠结构的3D NAND沟道孔的制备工艺示意图；
图2a-e，为本发明基于氧化物-多晶硅堆叠结构的3D NAND沟道孔的制备工艺示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供一种基于氧化物-多晶硅薄膜堆叠的3D NAND沟道孔成形方法，参考图2a-e，包括以下步骤：
S100，参考图2a，提供衬底100；
S200，参考图2a，在所述衬底100上形成单一氧化物膜层，具体为在所述衬底上面沉积正硅酸乙酯(TEOS)膜层200，膜层厚度等同于预期氧化物-多晶硅薄膜堆叠层数的厚度，本实施例中，预期堆叠层数为96层；
S300，参考图2b，成形沟道孔，具体为在所述正硅酸乙酯(TEOS)膜层200上刻蚀形成沟道孔300；所述沟道孔通至所述衬底并形成一定深度的第一硅槽(未示出)，
S400，参考图2c，沟道孔内部结构层沉积；并且所述沟道孔内部结构层沉积包括首先形成硅外延层400，具体为，在所述第一硅槽处进行硅的外延生长形成硅外延层400；所述沟道孔内部结构层包括阻挡层、存储层、隧穿层和多晶硅电连接层600，所述阻挡层、存储层和隧穿层为氧化物-氮化物-氧化物结构(ONO)500；
S500，填充氮化硅插塞700，具体为，在所述内部结构层中间沉积氮化硅；
S600，参考图2d，正硅酸乙酯(TEOS)膜层200去除，具体为，湿法刻蚀去除沟道孔周边的正硅酸乙酯(TEOS)膜层；
S700，参考图2e，沉积氧化物-多晶硅薄膜堆叠结构800，具体为，在所述衬底上交替沉积氧化物和多晶硅形成沟道孔周边的薄膜堆叠结构800。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (7)

1.一种基于氧化物-多晶硅薄膜堆叠的3D NAND沟道孔成形方法，其特征在于，包括以下步骤：
提供衬底；
形成单一氧化物膜层，具体为，在所述衬底上面沉积，膜层厚度等同于预期氧化物-多晶硅薄膜堆叠层数的厚度；
成形沟道孔，具体为，在所述单一氧化物膜层上刻蚀形成沟道孔；
沟道孔内部结构层沉积；
填充氮化硅插塞，具体为，在所述内部结构层中间沉积氮化硅；
单一氧化物膜层去除，具体为，湿法刻蚀去除沟道孔周边的全部单一氧化物膜层；
沉积氧化物-多晶硅薄膜堆叠结构，具体为，在所述衬底上交替沉积氧化物和多晶硅形成沟道孔周边的薄膜堆叠结构。
2.如权利要求1所述的沟道孔成形方法，其特征在于，所述单一氧化物膜层的材料为正硅酸乙酯(TEOS)。
3.如权利要求1所述的沟道孔成形方法，其特征在于，所述预期氧化物-多晶硅薄膜堆叠层数为64层、96层或128层。
4.如权利要求1所述的沟道孔成形方法，其特征在于，所述沟道孔通至所述衬底并形成一定深度的第一硅槽。
5.如权利要求4所述的沟道孔成形方法，其特征在于，所述沟道孔内部结构层沉积包括首先形成硅外延层，具体为，在所述第一硅槽处进行硅的外延生长形成硅外延层。
6.如权利要求5所述的沟道孔成形方法，其特征在于，所述沟道孔内部结构层包括阻挡层、存储层、隧穿层和多晶硅电连接层。
7.如权利要求6所述的沟道孔成形方法，其特征在于，所述阻挡层、存储层和隧穿层为氧化物-氮化物-氧化物结构(ONO)。
CN201711140450.0A 2017-11-16 2017-11-16 一种基于氧化物-多晶硅薄膜堆叠的3d nand沟道孔成形方法 Active CN107994033B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711140450.0A CN107994033B (zh) 2017-11-16 2017-11-16 一种基于氧化物-多晶硅薄膜堆叠的3d nand沟道孔成形方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711140450.0A CN107994033B (zh) 2017-11-16 2017-11-16 一种基于氧化物-多晶硅薄膜堆叠的3d nand沟道孔成形方法

Publications (2)

Publication Number Publication Date
CN107994033A true CN107994033A (zh) 2018-05-04
CN107994033B CN107994033B (zh) 2020-05-12

Family

ID=62030876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711140450.0A Active CN107994033B (zh) 2017-11-16 2017-11-16 一种基于氧化物-多晶硅薄膜堆叠的3d nand沟道孔成形方法

Country Status (1)

Country Link
CN (1) CN107994033B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613623A (zh) * 2019-06-28 2020-09-01 长江存储科技有限责任公司 具有增大的存储密度的三维闪存器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409291A (zh) * 2007-10-03 2009-04-15 株式会社东芝 非易失性半导体存储装置以及控制非易失性半导体存储装置的方法
KR20110060752A (ko) * 2009-11-30 2011-06-08 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자의 제조 방법
CN103426824A (zh) * 2012-05-15 2013-12-04 爱思开海力士有限公司 制造非易失性存储器件的方法
CN103855002A (zh) * 2012-11-28 2014-06-11 上海华虹宏力半导体制造有限公司 一种超级结深沟槽填充工艺方法
US20170179154A1 (en) * 2015-12-22 2017-06-22 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
CN106920798A (zh) * 2017-03-07 2017-07-04 长江存储科技有限责任公司 一种三维存储器堆栈结构及其堆叠方法及三维存储器

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101409291A (zh) * 2007-10-03 2009-04-15 株式会社东芝 非易失性半导体存储装置以及控制非易失性半导体存储装置的方法
KR20110060752A (ko) * 2009-11-30 2011-06-08 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자의 제조 방법
CN103426824A (zh) * 2012-05-15 2013-12-04 爱思开海力士有限公司 制造非易失性存储器件的方法
CN103855002A (zh) * 2012-11-28 2014-06-11 上海华虹宏力半导体制造有限公司 一种超级结深沟槽填充工艺方法
US20170179154A1 (en) * 2015-12-22 2017-06-22 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
CN106920798A (zh) * 2017-03-07 2017-07-04 长江存储科技有限责任公司 一种三维存储器堆栈结构及其堆叠方法及三维存储器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111613623A (zh) * 2019-06-28 2020-09-01 长江存储科技有限责任公司 具有增大的存储密度的三维闪存器件
CN111613623B (zh) * 2019-06-28 2021-02-19 长江存储科技有限责任公司 具有增大的存储密度的三维闪存器件
US11211400B2 (en) 2019-06-28 2021-12-28 Yangtze Memory Technologies Co., Ltd. Three-dimensional flash memory device with increased storage density
US11956962B2 (en) 2019-06-28 2024-04-09 Yangtze Memory Technologies Co., Ltd. Three-dimensional flash memory device with increased storage density

Also Published As

Publication number Publication date
CN107994033B (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
CN107946310B (zh) 一种采用气隙作为介电层的3d nand闪存制备方法及闪存
CN107731849B (zh) 3d nand闪存沟道孔的制备方法及3d nand闪存
CN107464817A (zh) 一种3d nand闪存的制作方法
CN109817639B (zh) 一种三维存储器件的形成方法及三维存储器件
CN109524417A (zh) 3d nand存储器及其形成方法
TW200409298A (en) Method for fabricating a vertical nitride read-only memory (NROM) cell
CN109887917B (zh) 电子设备、三维存储器及其制作方法
CN107591409B (zh) 一种3d nand闪存中沟道结构的制作方法
CN109904165B (zh) 三维存储器的制造方法及三维存储器
CN104241204B (zh) 3d nand闪存的形成方法
CN107994026A (zh) 一种在高深宽比沟道孔刻蚀中保护侧壁的工艺
CN107994027A (zh) 一种sono刻蚀中负载效应影响的减轻方法
CN107731824B (zh) 一种3d nand闪存的制作方法
CN107994033A (zh) 一种基于氧化物-多晶硅薄膜堆叠的3d nand沟道孔成形方法
CN107482016B (zh) 防止选择性外延生长的硅损坏的3d nand制备方法及获得的3d nand闪存
CN107994030B (zh) 一种基于氧化物-石墨烯薄膜堆叠的3d nand闪存制备方法及闪存
CN107591408A (zh) 一种3d nand闪存结构及其制作方法
US20220328521A1 (en) 3d nand - high aspect ratio strings and channels
CN104167392B (zh) 三维nand存储器的制造方法
CN111415942B (zh) 三维存储器的形成方法
CN111448659B (zh) 存储器件及其形成方法
CN107994029B (zh) 一种采用新型沟道孔电连接层材料的3d nand闪存制备方法及闪存
CN112885837A (zh) 三维存储器和制备三维存储器的方法
CN110211967B (zh) 一种基于钛钨合金栅电极的三维闪存存储器及其制备方法
KR102666864B1 (ko) 메모리 디바이스 및 그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant