DE102013002988A1 - Halbleiterbauelement mit verbesserter Robustheit - Google Patents

Halbleiterbauelement mit verbesserter Robustheit Download PDF

Info

Publication number
DE102013002988A1
DE102013002988A1 DE102013002988A DE102013002988A DE102013002988A1 DE 102013002988 A1 DE102013002988 A1 DE 102013002988A1 DE 102013002988 A DE102013002988 A DE 102013002988A DE 102013002988 A DE102013002988 A DE 102013002988A DE 102013002988 A1 DE102013002988 A1 DE 102013002988A1
Authority
DE
Germany
Prior art keywords
region
contact
vertical
trench
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013002988A
Other languages
English (en)
Other versions
DE102013002988B4 (de
Inventor
Oliver Blank
Franz Hirler
Anton Mauder
Ralf Siemieniec
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102013002988A1 publication Critical patent/DE102013002988A1/de
Application granted granted Critical
Publication of DE102013002988B4 publication Critical patent/DE102013002988B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

Ein Halbleiterbauelement enthält einen ersten Kontakt in niederohmigem Kontakt mit einem Sourcegebiet des Bauelements und einem ersten Abschnitt eines Bodygebiets des Bauelements, in einem aktiven Bereich des Bauelements ausgebildet, und einen zweiten Kontakt in niederohmigem Kontakt mit einem zweiten Abschnitt des Bodygebiets, in einem peripheren Bereich des Bauelements ausgebildet. Die kleinste Breite des zweiten Kontakts an einer ersten Oberfläche des Bauelements ist größer als die kleinste Breite des ersten Kontakts an der ersten Oberfläche, so dass die größte Stromdichte während des Kommutierens des Halbleiterbauelements reduziert wird und somit auch das Risiko einer Bauelementbeschädigung während eines harten Kommutierens reduziert wird.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der vorliegenden Erfindung betreffen Halbleiterbauelemente mit Mesakontakten, insbesondere Feldeffekthalbleitertransistoren mit elektrischen Kontakten bei einem vertikalen Graben mit einer Feldelektrode und einer Gateelektrode, und verwandte Verfahren zum Herstellen von Halbleitertransistoren mit Mesakontakten.
  • ALLGEMEINER STAND DER TECHNIK
  • Halbleitertransistoren, insbesondere über einen Feldeffekt gesteuerte Schaltbauelemente wie etwa MOSFET (Metal Oxide Semiconductor Field-Effect Transistor) oder ein IGBT (Insulated Gate Bipolar Transistor) werden für unterschiedliche Anwendungen verwendet, einschließlich unter anderem zur Verwendung als Schalter in Netzteilen und Leistungswandlern, Elektroautos, Klimaanlagen und sogar Stereosystemen. Insbesondere bezüglich Leistungsbauelementen, die große Ströme schalten und/oder bei höheren Spannungen arbeiten können, werden oftmals ein niedriger Durchlasswiderstand, der nachfolgend auch als Einschaltwiderstand Ron bezeichnet wird, und eine hohe Spannungssperrfähigkeit erwünscht. Aufgrund der strukturellen Effizienz und des niedrigen Einschaltwiderstands Ron finden MOSFETs mit vertikalem Graben breite Verwendung, insbesondere bei Leistungsanwendungen. Die Durchbruchsspannung eines Graben-MOSFET kann durch Optimieren der Gestalt und Tiefe des vertikalen Grabens und insbesondere durch Anordnung einer isolierten Feldelektrode in dem vertikalen Graben unter der isolierten Gateelektrode angehoben werden. Die Feldelektrode ist in der Regel an ein Sourcepotential angeschlossen und durch ein Feldoxid von einem Drainpotential isoliert. Dementsprechend werden Ladungen in dem Driftgebiet zwischen zwei vertikalen Gräben mindestens teilweise während des Sperrmodus kompensiert und somit wird die Sperrfähigkeit verbessert.
  • Um eine Reduktion der Durchbruchsfeldstärke in einem peripheren Bereich um einen aktiven Bereich mit aktiven MOSFET-Zellen bzw. IGBT-Zellen herum zu vermeiden, können Randabschlussstrukturen in dem peripheren Bereich vorgesehen werden, wodurch das elektrische Feld in lateraler Richtung während des Sperrmodus reduziert wird. An der äußersten aktiven Zelle können jedoch während harter Kommutierungs- bzw. Schaltbedingungen von beispielsweise über etwa 1010 V/s hohe Stromdichten auftreten. Dies kann zu einem Ausfall des Halbleiterbauelements führen.
  • Die Aufgabe der Erfindung ist die Bereitstellung von Halbleitertransistoren, die eine höhere dynamische Robustheit aufweisen, das heißt, die während des Kommutierens robuster sind.
  • Gemäß einer Ausführungsform eines Halbleiterbauelements enthält das Halbleiterbauelement einen Halbleiterkörper mit einer eine vertikale Richtung definierenden ersten Oberfläche. Der Halbleiterkörper enthält ein Driftgebiet von einem ersten Leitfähigkeitstyp, das unter der ersten Oberfläche angeordnet ist und eine erste maximale Dotierstoffkonzentration aufweist, und eine Halbleiterschicht vom ersten Leitfähigkeitstyp, die an das Driftgebiet angrenzt und unter dem Driftgebiet angeordnet ist und die eine zweite maximale Dotierstoffkonzentration aufweist, die geringer als die erste maximale Dotierstoffkonzentration ist. Der Halbleiterkörper enthält in einem vertikalen Querschnitt weiterhin: ein erstes Bodygebiet von einem zweiten Leitfähigkeitstyp, das an das Driftgebiet angrenzt; ein Sourcegebiet vom ersten Leitfähigkeitstyp, das an das erste Bodygebiet angrenzt und zwischen der ersten Oberfläche und dem ersten Bodygebiet angeordnet ist; einen vertikalen Graben, der eine isolierte Gateelektrode enthält und sich von der ersten Oberfläche mindestens bis zu der Halbleiterschicht erstreckt undan das Sourcegebiet, das erste Bodygebiet und das Driftgebiet angrenzt; einen ersten Kontakt mit einer ersten kleinsten Breite an der ersten Oberfläche und in niederohmigem Kontakt mit dem Sourcegebiet und dem ersten Bodygebiet; ein zweites Bodygebiet vom zweiten Leitfähigkeitstyp, das einen pn-Übergang nur mit dem Driftgebiet bildet; und einen zweiten Kontakt in niederohmigem Kontakt mit dem zweiten Bodygebiet und mit einer an der ersten Oberfläche zweiten kleinsten Breite, die größer ist als die erste kleinste Breite.
  • Gemäß einer Ausführungsform eines MOSFET enthält der MOSFET einen Halbleiterkörper mit einer eine vertikale Richtung definierenden ersten Oberfläche, einem Bodygebiet und einem Driftgebiet, das mit dem Bodygebiet einen pn-Übergang bildet. Der Halbleiterkörper enthält in einem vertikalen Querschnitt weiterhin: einen aktiven Bereich enthaltend ein sich zu der ersten Oberfläche erstreckendes und mit einem ersten Abschnitt des Bodygebiets einen weiteren pn-Übergang bildendes Sourcegebiet, einen ersten vertikalen Graben, der sich von der ersten Oberfläche mindestens in das Driftgebiet erstreckt, an den ersten Abschnitt des Bodygebiets angrenzt und eine isolierte Gateelektrode enthält, und einen ersten Kontakt mit an der ersten Oberfläche einer ersten kleinsten Breite und in niederohmigem Kontakt mit dem Sourcegebiet und dem ersten Abschnitt des Bodygebiets. Der Halbleiterkörper enthält weiterhin in dem vertikalen Querschnitt einen peripheren Bereich mit einem zweiten Abschnitt des Bodygebiets, der sich zu der ersten Oberfläche erstreckt, einen zweiten vertikalen Graben, der sich von der ersten Oberfläche in das Driftgebiet erstreckt, an den zweiten Abschnitt des Bodygebiets angrenzt und eine isolierte Feldelektrode enthält, und einen zweiten Kontakt in niederohmigem Kontakt mit dem zweiten Abschnitt des Bodygebiets und mit einer zweiten kleinsten Breite, die größer ist als die erste kleinste Breite, an der ersten Oberfläche. In dem vertikalen Querschnitt erstreckt sich ein dritter vertikaler Graben von der ersten Oberfläche in das Driftgebiet, grenzt an den ersten Abschnitt des Bodygebiets und den zweiten Abschnitt des Bodygebiets an und enthält eine isolierte Gateelektrode.
  • Gemäß einer Ausführungsform eines Verfahrens zum Herstellen eines Halbleiterbauelements beinhaltet das Verfahren: Bereitstellen eines Halbleiterkörpers, enthaltend ein Driftgebiet von einem ersten Leitfähigkeitstyp, das sich zu einer eine vertikale Richtung definierenden ersten Oberfläche erstreckt; Definieren eines aktiven Bereichs und eines peripheren Bereichs; Ausbilden vertikaler Gräben, die sich von der ersten Oberfläche mindestens in das Driftgebiet erstrecken, so dass in dem aktiven Bereich ein erster vertikaler Graben gebildet wird, in dem peripheren Bereich ein zweiter vertikaler Graben gebildet wird, der bei Betrachtung von oben den aktiven Bereich umgibt, und ein dritter vertikaler Graben zwischen dem ersten vertikalen Graben und dem zweiten vertikalen Graben gebildet wird; Ausbilden einer isolierten Feldelektrode mindestens in dem zweiten vertikalen Graben; Ausbilden einer isolierten Gateelektrode in dem ersten vertikalen Graben und dem dritten vertikalen Graben; Implantieren von Dotierstoffen von der ersten Oberfläche zum Ausbilden eines Bodygebiets von einem zweiten Leitfähigkeitstyp in dem Driftgebiet; Implantieren von Dotierstoffen von der ersten Oberfläche unter Verwendung einer Maske, um in dem aktiven Bereich eine Sourceschicht vom ersten Leitfähigkeitstyp in einem obersten Teil des Bodygebiets auszubilden; und Ausbilden von Kontakten, so dass in einem vertikalen Querschnitt ein erster Kontakt mit an der ersten Oberfläche einer ersten kleinsten Breite in niederohmigem Kontakt mit der Sourceschicht und einem ersten Abschnitt des Bodygebiets ausgebildet wird und ein zweiter Kontakt in niederohmigem Kontakt mit einem zweiten Abschnitt des Bodygebiets ausgebildet wird und an der ersten Oberfläche eine zweite kleinste Breite, die größer ist als die erste kleinste Breite, aufweist.
  • Der Fachmann erkennt bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der beiliegenden Zeichnungen zusätzliche Merkmale und Vorteile.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Komponenten in den Figuren sind nicht notwendigerweise maßstabsgetreu, wobei stattdessen das Veranschaulichen der Prinzipien der Erfindung betont wird. Zudem bezeichnen in den Figuren gleiche Bezugszahlen entsprechende Teile. Es zeigen:
  • 1 einen vertikalen Querschnitt durch Halbleiterbauelemente gemäß Ausführungsformen;
  • 2A bis 2C vertikale Querschnitte durch ein Halbleiterbauelement gemäß Ausführungsformen;
  • 3 in einem vertikalen Querschnitt eine Stromdichte eines Halbleiterbauelements während des Sperrmodus;
  • 4A und 4B vertikale Querschnitte durch ein Halbleiterbauelement gemäß Ausführungsformen;
  • 5A und 5B in Draufsichten Halbleiterbauelemente gemäß Ausführungsformen;
  • 6A und 6B in Draufsichten Halbleiterbauelemente gemäß Ausführungsformen; und
  • 7 in einer Draufsicht ein Halbleiterbauelement gemäß einer Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite”, „Unterseite”, „Vorderseite”, „Rückseite”, „vorderer”, „hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es wird nun auf verschiedene Ausführungsformen ausführlich Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren dargestellt sind. Jedes Beispiel wird als Erläuterung vorgelegt und ist nicht als eine Beschränkung der Erfindung gedacht. Beispielsweise können als Teil einer Ausführungsform dargestellte oder beschriebene Merkmale an oder in Verbindung mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu ergeben. Es ist beabsichtigt, dass die vorliegende Erfindung solche Modifikationen und Variationen beinhaltet. Die Beispiele werden unter Verwendung einer spezifischen Sprache beschrieben, die nicht so ausgelegt werden sollte, als wenn sie den Schutzbereich der beigefügten Ansprüche beschränkt. Die Zeichnungen sind nicht maßstabsgetreu und sind nur zu veranschaulichenden Zwecken. Der Klarheit halber wurden die gleichen Elemente oder Herstellungsschritte in den verschiedenen Zeichnungen mit den gleichen Referenzen bezeichnet, sofern nicht etwas anderes angegeben ist.
  • Der Ausdruck „horizontal”, wie er in dieser Patentschrift verwendet wird, soll eine Orientierung im Wesentlichen parallel zu einer ersten oder horizontalen Hauptoberfläche des Halbleitersubstrats oder -körpers beschreiben. Dies kann beispielsweise die Oberfläche eines Wafer oder eines Die sein.
  • Der Ausdruck „vertikal”, wie er in dieser Patentschrift verwendet wird, soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zu der ersten Oberfläche angeordnet ist, d. h. parallel zu der normalen Richtung der ersten Oberfläche des Halbleitersubstrats oder -körpers.
  • In dieser Patentschrift wird eine zweite Oberfläche eines Halbleitersubstrats des Halbleiterkörpers als durch die untere oder rückseitige Oberfläche ausgebildet angesehen, während die erste Oberfläche als durch die obere, vordere oder Hauptoberfläche des Halbleitersubstrats ausgebildet angesehen wird. Die Ausdrücke „über” und „unter”, wie sie in dieser Patentschrift verwendet werden, beschreiben deshalb einen relativen Ort eines strukturellen Merkmals zu einem anderen strukturellen Merkmal unter Berücksichtigung dieser Orientierung.
  • In dieser Patentschrift wird n-dotiert als erster Leitfähigkeitstyp bezeichnet, während p-dotiert als zweiter Leitfähigkeitstyp bezeichnet wird. Alternativ können die Halbleiterbauelemente mit entgegengesetzten Dotierbeziehungen ausgebildet werden, so dass der erste Leitfähigkeitstyp p-dotiert und der zweite Leitfähigkeitstyp n-dotiert sein kann. Weiterhin zeigen einige Figuren relative Dotierstoffkonzentrationen durch Anzeigen eines „–” oder „+” bei dem Dotierstofftyp. Beispielsweise bedeutet „n–” eine Dotierstoffkonzentration, die kleiner ist als die Dotierstoffkonzentration eines „n”-Dotierstoffgebiets, während ein „n+”-Dotierstoffgebiet eine größere Dotierstoffkonzentration als das „n”-Dotierstoffgebiet aufweist. Das Anzeigen der relativen Dotierstoffkonzentration bedeutet jedoch nicht, dass Dotierstoffgebiete mit der gleichen relativen Dotierstoffkonzentration die gleiche absolute Dotierstoffkonzentration aufweisen müssen, sofern nicht etwas anderes angegeben ist. Beispielsweise können zwei verschiedene n+-Dotierstoffgebiete unterschiedliche absolute Dotierstoffkonzentrationen aufweisen. Das gleiche gilt beispielsweise für ein n+-Dotierstoffgebiet und ein p+-Dotierstoffgebiet.
  • In dieser Patentschrift beschriebene spezifische Ausführungsformen betreffen unter anderem Halbleitertransistorbauelemente oder -komponenten, insbesondere einen Feldeffekttransistor und Herstellungsverfahren dafür. Innerhalb dieser Patentschrift werden die Ausdrücke „Halbleiterbauelement” und „Halbleiterkomponente” synonym verwendet. Das ausgebildete Halbleiterbauelement ist in der Regel ein vertikales Halbleiterbauelement wie etwa ein vertikaler MOSFET mit einer in einem vertikalen Graben angeordneten isolierten Gateelektrode und einer in dem vertikalen Graben angeordneten und sich in der Regel vertikal unter der isolierten Feldelektrode erstreckenden isolierten Feldelektrode. In der Regel ist das ausgebildete Halbleiterbauelement ein Leistungshalbleiterbauelement mit einem aktiven Bereich zum Führen und/oder Steuern eines Laststroms und einem peripheren Bereich.
  • Der Ausdruck „Leistungshalbleiterbauelement”, wie er in dieser Patentschrift verwendet wird, soll ein Halbleiterbauelement auf einem einzelnen Chip mit Hochspannungs- und/oder Hochstromschaltfähigkeiten beschreiben. Mit anderen Worten sind Leistungshalbleiterbauelemente für einen starken Strom, üblicherweise im Ampere-Bereich, gedacht. Innerhalb dieser Patentschrift werden die Ausdrücke „Leistungshalbleiterbauelement” und „Leistungshalbleiterkomponente” synonym verwendet.
  • Der Ausdruck „Feldeffekt”, wie er in dieser Patentschrift verwendet wird, soll die über ein elektrisches Feld vermittelte Ausbildung eines leitenden „Kanals” von einem ersten Leitfähigkeitstyp und/oder die Steuerung der Leitfähigkeit und/oder Gestalt des Kanals in einem Halbleitergebiet von einem zweiten Leitfähigkeitstyp, in der Regel ein Bodygebiet vom zweiten Leitfähigkeitstyp, beschreiben. Wegen des Feldeffekts wird ein einpoliger Strompfad durch das Kanalgebiet ausgebildet und/oder zwischen einem Sourcegebiet und einem Emittergebiet vom ersten Leitfähigkeitstyp und einem Driftgebiet vom ersten Leitfähigkeitstyp gesteuert. Das Driftgebiet kann mit einem Draingebiet bzw. einem Kollektorgebiet in Kontakt stehen. Das Draingebiet oder das Kollektorgebiet steht in niedrig resistivem elektrischem Kontakt mit einer Drain- oder Kollektorelektrode. Das Sourcegebiet oder Emittergebiet steht in niedrig resistivem elektrischem Kontakt mit einer Source- oder Emitterelektrode. Innerhalb dieser Patentschrift werden die Ausdrücke „in niedrig resistivem elektrischem Kontakt” und „in ohmschem Kontakt” synonym verwendet.
  • Im Kontext der vorliegenden Patentschrift soll der Ausdruck „Gateelektrode” eine Elektrode beschreiben, die sich bei dem Bodygebiet und davon isoliert befindet und konfiguriert ist zum Ausbilden und/oder Steuern eines Kanalgebiets.
  • Im Kontext der vorliegenden Patentschrift sollen die Ausdrücke „Feldplatte” und „Feldelektrode” eine Elektrode beschreiben, die bei einem Halbleitergebiet, in der Regel dem Driftgebiet, und von dem Halbleitergebiet isoliert angeordnet und konfiguriert ist zum Erweitern eines verarmten Abschnitts in dem Halbleitergebiet durch Anlegen einer entsprechenden Spannung, in der Regel einer negativen Spannung für ein Driftgebiet vom n-Typ.
  • Im Kontext der vorliegenden Erfindung soll der Ausdruck „Mesa” oder „Mesagebiet” ein Halbleitergebiet zwischen zwei benachbarten Gräben beschreiben, das sich in einem vertikalen Querschnitt in das Halbleitersubstrat oder den Halbleiterkörper erstreckt.
  • Der Ausdruck „Kommutieren”, wie er in dieser Patentschrift verwendet wird, soll das Schalten des Stroms eines bipolaren Halbleiterbauelements von der Vorwärtsrichtung oder leitenden Richtung beschreiben, in der ein pn-Lastübergang, beispielsweise der pn-Übergang zwischen dem Bodygebiet und dem Driftgebiet eines MOSFET, in Durchlassrichtung vorgespannt ist, zu der entgegengesetzten Richtung oder Rückwärtsrichtung, in der der pn-Lastübergang in Sperrrichtung vorgespannt ist, beschreiben. Der Ausdruck „hartes Kommutieren”, wie er in dieser Patentschrift verwendet wird, soll das Kommutieren mit einem Anstieg der Sperrspannung an dem Bauelement von mindestens etwa 1010 V/s, insbesondere mit einer Geschwindigkeit von mindestens etwa 2·1010 V/s, beschreiben.
  • Nachfolgend werden Halbleiterbauelemente und Herstellungsverfahren zum Ausbilden von Halbleiterbauelementen betreffende Ausführungsformen hauptsächlich unter Bezugnahme auf Halbleiterbauelemente aus Silizium (Si) erläutert. Dementsprechend ist ein monokristallines Halbleitergebiet oder eine monokristalline Halbleiterschicht in der Regel ein monokristallines Si-Gebiet oder eine monokristalline Si-Schicht. Es ist jedoch zu verstehen, dass der Halbleiterkörper 40 aus einem beliebigen Halbleitermaterial hergestellt werden kann, das sich zum Herstellen eines Halbleiterbauelements eignet. Zu Beispielen für solche Materialien zählen unter anderem elementare Halbleitermaterialien wie etwa Silizium (Si) oder Germanium (Ge), Gruppe-IV-Verbindungshalbleitermaterialien wie etwa Siliziumcarbid (SiC) oder Silizium-Germanium (SiGe), binäre, ternäre oder quaternäre III–V-Halbleitermaterialien wie etwa Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indium-Galliumphosphid (InGaPa), Aluminium-Galliumnitrid (AlGaN), Aluminium-Indiumnitrid (AlInN), Indium-Galliumnitrid (InGaN), Aluminium-Gallium-Indiumnitrid (AlGaInN) oder Indium-Galliumarsenidphosphid (InGaAsP) oder binäre oder ternäre II–VI-Halbleitermaterialien wie etwa Cadmiumtellurid (CdTe) und Quecksilber-Cadmiumtellurid (HgCdTe), um nur einige zu nennen. Die oben erwähnten Halbleitermaterialien werden auch als Homoübergangshalbleitermaterialien bezeichnet. Beim Kombinieren von zwei verschiedenen Halbleitermaterialien wird ein Heteroübergangshalbleitermaterial ausgebildet. Zu Beispielen für Heteroübergangshalbleitermaterialien zählen unter anderem die Heteroübergangshalbleitermaterialien Aluminium-Galliumnitrid(AlGaN)-Aluminium-Galliumindiumnitrid (AlGaInN), Indium-Galliumnitrid(InGaN)-Aluminium-Galliumindiumnitrid (AlGaInN), Indium-Galliumnitrid(InGaN)-Galliumnitrid (GaN), Aluminium-Galliumnitrid(AlGaN)-Galliumnitrid (GaN), Indium-Galliumnitrid(InGaN)-Aluminium-Galliumnitrid (AlGaN), Silizium-Siliziumcarbid (SixC1-x) und Silizium-SiGe. Für Leistungshalbleiteranwendungen werden gegenwärtig hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet. Falls der Halbleiterkörper ein Material mit großem Bandabstand wie etwa SiC oder GaN umfasst, das eine hohe Durchbruchspannung bzw. eine hohe kritische Lawinenfeldstärke aufweist, kann die Dotierung der jeweiligen Halbleitergebiete höher gewählt werden, was den Einschaltwiderstand Ron reduziert.
  • Unter Bezugnahme auf 1 wird eine erste Ausführungsform eines Halbleiterbauelements 100 erläutert. 1 zeigt einen vertikalen Querschnitt durch einen rechten Abschnitt des Halbleiterbauelements 100. Das Halbleiterbauelement 100 enthält einen Halbleiterkörper 40, der sich zwischen einer eine vertikale Richtung definierenden ersten Oberfläche 101 und einer gegenüber der ersten Oberfläche 101 angeordneten zweiten Oberfläche 102 erstreckt. Auf der ersten Oberfläche 101 ist eine erste Metallisierung 10, die in der Regel eine Sourcemetallisierung bildet, angeordnet. Auf der zweiten Oberfläche 102 ist eine zweite Metallisierung 11, die in der Regel eine Drainmetallisierung bildet, angeordnet. Weiterhin ist in der Regel eine dritte Metallisierung (in 1 nicht gezeigt), die in der Regel eine Gatemetallisierung bildet, auf der ersten Oberfläche 101 angeordnet und von der ersten Metallisierung 10 isoliert. Dementsprechend kann das Halbleiterbauelement 100 als ein dreipoliges Bauelement betrieben werden.
  • Der Halbleiterkörper 40 kann ein einzelnes monokristallines Volumenmaterial sein. Es ist auch möglich, dass der Halbleiterkörper 40 ein monokristallines Volumenmaterial 9 und mindestens eine auf dem monokristallinen Volumenmaterial 9 ausgebildete Epitaxialschicht 7, 4 enthält. Das Verwenden der Epitaxialschicht(en) 7, 4 liefert mehr Freiheit beim Zuschneiden der Hintergrunddotierung des Materials, da die Dotierstoffkonzentration während der Abscheidung der Epitaxialschicht oder -schichten eingestellt werden kann.
  • Bei dem in 1 gezeigten Ausführungsbeispiel enthält der Halbleiterkörper 40 eine Halbleiterschicht 9 vom n+-Typ, die sich zu der zweiten Oberfläche 102 erstreckt und in der Regel eine Drainkontaktschicht bildet, eine auf der Halbleiterschicht 9 angeordnete Halbleiterschicht 7 vom n–-Typ und eine Driftschicht oder ein Driftgebiet 4 vom n-Typ, auf der Halbleiterschicht 7 angeordnet.
  • Das Halbleiterbauelement 100 ist in der Regel ein Leistungshalbleiterbauelement. Dementsprechend enthält das Halbleiterbauelement 100 in der Regel einen peripheren Bereich 120, der einen aktiven Bereich 110 mit einer Mehrzahl von aktiven Zellen zum Steuern und/oder Schalten eines Laststroms zwischen der erste Metallisierung 10 und der zweiten Metallisierung 11 vollständig oder mindestens teilweise umgibt. Der Klarheit halber ist in 1 nur ein rechter Abschnitt des aktiven Bereichs 110 dargestellt.
  • In dem aktiven Bereich 110 ist ein Bodygebiet 5 vom p-Typ in dem Driftgebiet 4 und damit einen pn-Übergang bildend angeordnet. Der pn-Übergang zwischen dem Driftgebiet 4 und dem Bodygebiet 5 bildet die Bodydiode. Eine Durchlassstromrichtung des Halbleiterbauelements 100 entspricht einer in Durchlassrichtung vorgespannten Bodydiode. Der Sperrmodus des Halbleiterbauelements 100 entspricht einer in Sperrrichtung vorgespannten Bodydiode. Im Sperrmodus erstreckt sich ein Raumladungsgebiet von dem pn-Übergang der Bodydiode in das Driftgebiet 4 und die Halbleiterschicht 7 und in einem geringeren Ausmaß in das Bodygebiet 5. Dies ist durch die in 1 mit „L” bezeichneten gepunkteten Linien für den aktiven Bereich 110 angedeutet. Man beachte, dass die gepunkteten Linien „L” Gebieten mit gleicher Elektronen- und Lochkonzentration entsprechen und numerisch für das Kommutieren des Halbleiterbauelements 100 erhalten wurden. Die im aktiven Bereich 110 und besonders im Bodygebiet 5 gezeigten gepunkteten Linien „L” können je nach der Sperrspannung im Wesentlichen der Grenze des während des Sperrmodus ausgebildeten Raumladungsgebiets entsprechen. In dem peripheren Bereich 120 weichen die gepunkteten Linien „L” jedoch von der Grenze des Raumladungsgebiets des statischen Sperrmodus ab. Dies ist auf die hohe Stromdichte während eines harten Kommutierens zurückzuführen. Das Halbleitergebiet 7 bildet in der Regel während des Sperrmodus bzw. des Kommutierens eine das elektrische Feld reduzierende Halbleiterschicht.
  • Zudem ist in dem aktiven Bereich 110 eine Sourceschicht 8 vom n+-Typ, die sich zu der ersten Oberfläche 101 erstreckt und mit dem Bodygebiet 6 einen weiteren pn-Übergang bildet, ausgebildet. Das Bodygebiet 5 und das Driftgebiet 3 sind in dem aktiven Bereich 110 von der ersten Oberfläche 101 beabstandet.
  • Bei dem in 1 gezeigten Ausführungsbeispiel erstrecken sich isolierte vertikale Gräben 50, 51, die Feldelektroden 1 und Gateelektroden 2 enthalten, von der ersten Oberfläche 101 teilweise in die Halbleiterschicht 7. Dementsprechend kann das Halbleiterbauelement 100 als ein n-Kanal-MOSFET betrieben werden. Die Dotierbeziehungen können umgekehrt sein. Die Feldelektroden 1 stehen in der Regel in niederohmigem Kontakt mit der Sourcemetallisierung 10, um Ladungen zum Kompensieren von festen Ladungen des während des Sperrmodus in dem Driftgebiet 4 ausgebildeten Raumladungsgebiet bereitzustellen. Der Klarheit halber sind ein Felddielektrikumsgebiet, das zwischen der Feldelektrode 1 und dem Driftgebiet 4 bzw. der Halbleiterschicht 7 angeordnet ist, ein Gatedielektrikumsgebiet, das zwischen der Gateelektrode 2 und dem Halbleiterkörper 40 angeordnet ist, und ein Zwischenelektrodendielektrikumsgebiet, das zwischen den Gateelektroden 2 und der Feldelektrode 1 der vertikalen Gräben 50, 51 angeordnet ist, als ein isolierendes Gebiet 3 gezeigt. Außerdem ist ein Zwischenschichtdielektrikumsgebiet 35 auf der ersten Oberfläche 101 und zwischen dem Halbleiterkörper 40 und der ersten Metallisierung 10 angeordnet.
  • Die Halbleiterschicht 7 ist optional. Dementsprechend erstrecken sich die isolierten vertikalen Gräben 50, 51 mindestens in das Driftgebiet 4. Das Bereitstellen einer optionalen Halbleiterschicht 7 mit einer niedrigeren maximalen Dotierstoffkonzentration als das Driftgebiet 4 gestattet das Erhöhen der Sperrfähigkeit für eine gegebene Struktur des Driftgebiets 4, der Feldelektroden 1, der Gateelektroden 2 bzw. des isolierenden Gebiets 3.
  • In der Regel sind in dem aktiven Bereich 110 eine Mehrzahl von isolierten vertikalen Gräben 50 ausgebildet, die nachfolgend auch als erste vertikale Gräben bezeichnet werden. Zwischen den ersten vertikalen Gräben 50 und zwischen dem ganz rechts liegenden ersten vertikalen Graben 50 und dem isolierten vertikalen Graben 51, nachfolgend auch als ein dritter vertikaler Graben 51 bezeichnet, sind aktive Mesagebiete zum Führen eines Laststroms des Halbleiterbauelements 100 ausgebildet. Der dritte vertikale Graben 51 ist in einem Grenzgebiet zwischen dem aktiven Bereich 110 und dem peripheren Bereich 120 angeordnet. Der dritte vertikale Graben 51 und die ersten vertikalen Gräben 50 werden nachfolgend auch als vertikaler Graben 51 bzw. weitere vertikale Gräben 50 bezeichnet.
  • Wegen der ersten vertikalen Gräben 50 und des zweiten vertikalen Grabens 51 weisen das Bodygebiet 5 und die Sourceschicht 8 in dem vertikalen Querschnitt mehrere Abschnitte oder Teilgebiete auf. Mit anderen Worten enthält der aktive Bereich 11 in dem vertikalen Querschnitt Sourcegebiete 8, die sich zu der ersten Oberfläche 101 erstrecken und mit jeweiligen ersten Abschnitten des Bodygebiets 5 pn-Übergänge bilden.
  • Gemäß einer Ausführungsform ist in einem zweiten Abschnitt des Bodygebiets 5, in dem peripheren Bereich 120 rechts von und bei dem dritten vertikalen Graben 51, kein Sourcegebiet ausgebildet. Dementsprechend grenzt eine inaktive Mesa an dem dritten vertikalen Graben 51 an. Der Ausdruck „aktive Mesa”, wie er in dieser Patentschrift verwendet wird, beschreibt eine Halbleitermesa zwischen vertikalen Gräben mit einer Transistorstruktur, durch die ein im Wesentlichen einpoliger Strom fließen kann, wenn ein Kanalgebiet über die beiden pn-Übergänge der Transistorstruktur aufgrund des Feldeffekts ausgebildet wird. Der Ausdruck „inaktive Mesa”, wie er in dieser Patentschrift verwendet wird, beschreibt eine gleichrichtende Halbleitermesa zwischen vertikalen Gräben ohne eine Transistorstruktur. Dementsprechend kann nur ein bipolarer Strom durch die inaktive Mesa fließen. Somit kann die inaktive Mesa zu einem Durchlassstrom durch das Halbleiterbauelement beitragen; jedoch zu einem geringeren Ausmaß im Vergleich zu aktiven Mesas.
  • In der Regel erstreckt sich der zweite Abschnitt des Bodygebiets 5 zu der ersten Oberfläche 101. Um die gleiche Sperrfähigkeit von einer inaktiven Mesa und von aktiven Mesas sicherzustellen, entsprechen die maximalen horizontalen Erstreckungen der ersten und zweiten Abschnitte des Bodygebiets 5 in dem gezeigten vertikalen Querschnitt einander im Wesentlichen.
  • Gemäß einer Ausführungsform ist der dritte vertikale Graben 51 zwischen der aktiven Mesa in dem aktiven Bereich 110 und der inaktiven Mesa in dem peripheren Bereich 120 angeordnet und grenzt daran. Mit anderen Worten grenzt der erste vertikale Graben 51 in dem vertikalen Querschnitt an das Sourcegebiet 8, den ersten Abschnitt des Bodygebiets 5 und des Driftgebiets 4 auf einer Seite und an den zweiten Abschnitt des Bodygebiets 5 und des Driftgebiets 4 auf der anderen Seite.
  • Aufgrund des fehlenden Sourcegebiets in der inaktiven Mesa wird ein Latch-Up vermieden. Nachfolgend werden der ersten Abschnitt des Bodygebiets 5 und der zweite Abschnitt des Bodygebiets 5 auch als ein erstes Bodygebiet bzw. ein zweites Bodygebiet bezeichnet. Abschnitte des Bodygebiets 5, die in dem gezeigten Querschnitt voneinander getrennt sind, können auch verbunden sein. Das Gleiche gilt auch für gezeigte Abschnitte des Driftgebiets 4.
  • In der Regel sind mehrere Randabschlussstrukturen in dem peripheren Bereich 120 angeordnet. Bei dem Ausführungsbeispiel erstreckt sich ein Umfangsgraben 52, der bei Betrachtung von oben den aktiven Bereich 110 umgibt und eine isolierte Feldelektrode 1 in niederohmigem Kontakt mit der ersten Metallisierung 10 enthält, von der ersten Oberfläche 101 mindestens zu der Halbleiterschicht 7. In dem gezeigten vertikalen Querschnitt bildet der Umfangsgraben 52 einen zweiten vertikalen Graben 52, der an den zweiten Abschnitt des Bodygebiets 5 bzw. die inaktive Mesa angrenzt.
  • Außerdem sind weitere Randabschlussstrukturen in dem peripheren Bereich 120 ausgebildet. Mehrere weitere oder vierte vertikale Gräben 53 erstrecken sich von der ersten Oberfläche 101 mindestens zur Halbleiterschicht 7. Die vierten vertikalen Gräben 53 sind in der Regel ebenfalls Umfangsgräben und enthalten eine Feldelektrode 1', die jedoch nur von der Halbleiterschicht 7 und dem Driftgebiet 4 isoliert ist, aber über jeweilige Kontaktmetallisierungen 10c, wie durch gestrichelte Linien angedeutet, mit einem jeweiligen benachbarten Halbleitergebiet 5' vom p-Typ in niederohmigem Kontakt stehen. Dementsprechend wird die Spannung in ausreichend kleinen Spannungsschritten zwischen den Feldelektroden 1' in Richtung eines Außenrands 18 während des Sperrmodus des Halbleiterbauelements 100 reduziert. Bei dem in 1 gezeigten Ausführungsbeispiel sind vier vierte vertikale Gräben 53 gezeigt. Dies ist jedoch nur ein Beispiel. Die Anzahl an vierten vertikalen Gräben 53 kann kleiner oder größer sein. In der Regel wird die Anzahl an vierten vertikalen Gräben 53 für ein Bauelement mit einer höheren ausgelegten Sperrfähigkeit höher liegen.
  • Mit anderen Worten enthält der periphere Bereich 120 eine Grabenfeldelektrode 1', die mit dem benachbarten Halbleitergebiet 5' vom p-Typ in niederohmigem Kontakt steht und die in dem vertikalen Querschnitt durch ein dielektrisches Gebiet 3 von dem Halbleiterkörper 40 getrennt ist.
  • Weiterhin sind potentialfreie Halbleitergebiete 5'' vom p-Typ in der Halbleiterschicht 7 unter den vierten vertikalen Gräben 53 und an diese angrenzend angeordnet, um untere Abschnitte der angrenzenden vierten vertikalen Gräben 53 während des Sperrmodus zu schützen.
  • Gemäß einer Ausführungsform sind erste Kontakte 10a in niederohmigem Kontakt mit den Sourcegebieten 8 und den ersten Abschnitten des Bodygebiets 5 in dem aktiven Bereich 110 ausgebildet und ist ein zweiter Kontakt 10b in niederohmigem Kontakt mit dem zweiten Abschnitt des Bodygebiets 5 in dem peripheren Bereich 120 ausgebildet. Die kleinste Breite des zweiten Kontakts 10b an der ersten Oberfläche 101 ist größer als die kleinste Breite des ersten Kontakts 10a an der ersten Oberfläche 101. Dementsprechend kann eine maximale Stromdichte während des Kommutierens des Halbleiterbauelements 100 reduziert werden und somit wird auch das Risiko einer Bauelementbeschädigung während eines harten Kommutierens reduziert. Dies wird unten bezüglich 3 ausführlicher erläutert.
  • Bei dem in 1 gezeigten Ausführungsbeispiel sind der erste Kontakt 10a und der zweite Kontakt 10b als flache Grabenkontakte ausgebildet. Alternativ werden die Kontakte 10a, 10b an der ersten Oberfläche 101 ausgebildet. Die Kontakte 10a, 10b können beispielsweise durch hochdotierte Polysilizium-Plugs 10a, 10b ausgebildet werden, die in dem ersten und zweiten flachen Graben 54, 55 angeordnet sind und sich von der ersten Metallisierung 10 unter der ersten Oberfläche 101 erstrecken. Bei anderen Ausführungsformen ist mindestens einer des ersten Kontakts 10a und des zweiten Kontakts 10b als Oberflächenkontakte ausgebildet, die sich zwischen der ersten Oberfläche 101 und der ersten Metallisierung 10 erstrecken. Alternativ können die Kontakte 10a und 10b auch durch einen Metall-Plug, ein Silizid, ein Metallnitrid oder einen Stapel unter Verwendung eines oder mehrerer der oben erwähnten Materialien ausgebildet werden.
  • Um einen niederohmigen Kontakt zwischen den Kontakten 10a, 10b und dem ersten und zweiten Abschnitt des Bodygebiets 5 sicherzustellen, ist ein erstes Bodykontaktgebiet 6 mit einer höheren maximalen Dotierstoffkonzentration als der erste Abschnitt des Bodygebiets 5 zwischen dem ersten Abschnitt des Bodygebiets 5 und dem ersten flachen Grabenkontakt 10a angeordnet und ist in der Regel ein zweites Bodykontaktgebiet 6 mit einer höheren maximalen Dotierstoffkonzentration als der zweite Abschnitt des Bodygebiets 5 zwischen dem zweiten Abschnitt des Bodygebiets 5 und dem zweiten flachen Grabenkontakt 10b angeordnet.
  • In der Regel übersteigt die maximale Dotierstoffkonzentration des zweiten Bodygebiets 6 die maximale Dotierstoffkonzentration des ersten Bodykontaktgebiets 6. Dadurch kann ein Temperaturanstieg aufgrund einer hohen Stromdichte nahe dem zweiten Kontakt 10 während des Sperrmodus reduziert und somit die Lebensdauer des Halbleiterbauelements 100 verlängert werden.
  • Unter Bezugnahme auf die 2A bis 2C werden Ausführungsformen von MOSFET-Zellen 100a bis 100c, die in dem aktiven Bereich 110 des Halbleiterbauelements 100 verwendet werden können, erläutert. Die 2A bis 2C zeigen einen vertikalen Querschnitt durch die Hälfte der Einheitszellen zwischen der ersten Oberfläche 101 und der zweiten Oberfläche 101. Dementsprechend werden nur die Hälfte des jeweiligen ersten vertikalen Grabens 50 und die angrenzende aktive Mesa gezeigt. Strukturelle Merkmale, die oben beschriebenen strukturellen Merkmalen ähnlich sind, sind mit den gleichen Bezugszahlen bezeichnet. Zudem entfällt die Beschreibung ähnlicher Merkmale.
  • 2A zeigt eine MOSFET-Zelle 100a mit einem ersten vertikalen Graben 50, der sich von der ersten Oberfläche 101 teilweise in die Halbleiterschicht 7 erstreckt. Die Halbleiterschicht 7 ist jedoch nur optional, wie durch die gestrichelte Linie zwischen der Halbleiterschicht 7 und dem Driftgebiet 4 angedeutet. Der erste vertikale Graben 50 enthält eine Feldelektrode 1 und zwei Gateelektroden 2, die in dem vertikalen Querschnitt voneinander getrennt sind. Jedoch ist in 2A nur eine der beiden Gateelektroden 2 dargestellt. Die erste Feldelektrode 1 ist bezüglich zu einer vertikalen Mittelachse (linke gestrichelte vertikale Linie) des ersten vertikalen Grabens 50 symmetrisch angeordnet. Weiterhin erstreckt sich die Feldelektrode 1 vertikal unter einer Grenzfläche zwischen dem Driftgebiet 4 und der Halbleiterschicht 7, um während des Sperrmodus Gegenladungen entlang des Driftgebiets 4 zu liefern.
  • Die in 2B gezeigte MOSFET-Zelle 100b ist ähnlich der MOSFET-Zelle 100a. Jedoch ist nur eine durchgehende Gateelektrode 2 spiegelsymmetrisch auf der Feldelektrode 1 angeordnet. Die in 2C gezeigte MOSFET-Zelle 100c ist ähnlich der MOSFET-Zelle 100b. Jedoch entfällt die Halbleiterschicht 7 und das Driftgebiet 4 erstreckt sich zu der Drainschicht 9. Außerdem kann ein Feldstoppgebiet mit einer höheren maximalen Dotierstoffkonzentration als das Driftgebiet 4 bzw. die Halbleiterschicht 7 auf der Drainschicht 9 vorgesehen sein. Der MOSFET 100c, wie in 2C gezeigt, kann natürlich auch zwei getrennte Gateelektroden aufweisen, wie der in 2A gezeigte MOSFET 100a. Die Struktur der Gateelektroden kann entlang des Grabens 50 differieren. Beispielsweise kann der Graben 50 in einer Richtung, die im Wesentlichen orthogonal zu den gezeigten Querschnitten von 2 verläuft, zwei getrennte Gateelektroden nur nahe Grabenenden und eine durchgehende Gateelektrode zwischen den Grabenenden aufweisen.
  • 3 zeigt in einem vertikalen Querschnitt eine Stromdichte j eines MOSFET 99 während des Kommutierens. Der MOSFET 99 ist ähnlich dem oben bezüglich 1 und 2 erläuterten Halbleiterbauelement 100. Jedoch sind flache Grabenkontakte 10a, 10b von gleicher Querschnittsgestalt in dem aktiven Bereich 110 und dem peripheren Bereich 120 ausgebildet. Dementsprechend ist auch ein flacher Grabenkontakt 10a von gleicher kleinster horizontaler Erstreckung in den flachen Gräben 55' ausgebildet, um die zwischen dem dritten vertikalen Graben 51 und dem vertikalen Umfangsgraben 52 des MOSFET 99 angeordnete inaktive Mesa zu kontaktieren. Während des Kommutierens sollen in der Halbleiterschicht 7 bzw. dem Driftgebiet 4 des peripheren Bereichs 120 gespeicherte Löcher (positive Ladungen) bei der ersten Oberfläche 101 entladen werden, da sich die Sourcemetallisierung 10 auf einem niedrigeren Potential als die Drainmetallisierung 11 befindet. Dies führt zu einer hohen Stromdichte in der inaktiven Mesa, die bei dem die inaktive Mesa kontaktierenden flachen Grabenkontakt 10a besonders hoch ist.
  • Bei dem bezüglich 1 und 2 oben erläuterten Halbleiterbauelement 100 ist die erste kleinste Breite des die inaktive Mesa an der ersten Oberfläche 101 und unter der ersten Oberfläche 101 kontaktierenden flachen Grabenkontakts 10b größer im Vergleich zu den flachen Grabenkontakten 10a des aktiven Bereichs 110. Dementsprechend ist die maximale Stromdichte während der Kommutierung in der inaktiven Mesa reduziert. Somit sind die Energiedichte und die lokale Erwärmung dieses Gebiets während des Kommutierens reduziert. Insbesondere kann die Lebensdauer des Halbleiterbauelements 100 verlängert werden. Weiterhin wird das Risiko eines Bauelementausfalls bzw. eines Lawinendurchbruchs des Halbleiterbauelements 100 während des harten Kommutierens reduziert. Folglich wird die dynamische Robustheit während des Ausschaltens und/oder Kommutierens verbessert. Diese Effekte können durch Bereitstellen einer vergleichsweise hohen Dotierstoffkonzentration des Bodykontaktgebiets an dem/oder nahe bei dem zweiten flachen Grabenkontakt 10b des peripheren Bereichs 120 weiter verstärkt werden.
  • Die 4A und 4B zeigten in vertikalen Querschnitten eine Stromdichte j bzw. eine Spannung V eines oberen Abschnitts der inaktiven Mesa zwischen dem dritten vertikalen Graben 51 und dem vertikalen Umfangsgraben 52 unter Verwendung einer logarithmischen Skalierung zwischen den Konturlinien. Wie oben bezüglich 1 und 2 erläutert, ist kein Sourcegebiet auf dem zweiten Abschnitt des Bodygebiets 5 der inaktiven Mesa vorgesehen. Dementsprechend erstreckt sich der zweite Abschnitt des Bodygebiets 5 zu der ersten Oberfläche 101.
  • Bei dem Ausführungsbeispiel ist der zweite flache Grabenkontakt 10b in dem vertikalen Querschnitt im Wesentlichen T-förmig. Dementsprechend weist der zweite flache Grabenkontakt 10b an und unter der ersten Oberfläche 101 eine zweite kleinste Breite w2 auf, d. h. eine zweite kleinste horizontale Erstreckung, und über der ersten Oberfläche 101 eine vierte kleinste Breite w4, die größer ist als die zweite kleinste Breite w2. Dies ist jedoch nur ein Beispiel. Die Kontakte 10b können im Wesentlichen gleiche Breiten w2 = w4 aufweisen oder können auch einen flachen Kontakt auf der Mesa aufweisen, wobei sich der Kontakt nicht in das Halbleitermaterial erstreckt.
  • Der erste flache Grabenkontakt 10a ist in der Regel in dem vertikalen Querschnitt ebenfalls T-förmig. Dementsprechend weist der erste flache Grabenkontakt 10a an und unter der ersten Oberfläche 101 eine erste kleinste Breite w1 und über der ersten Oberfläche 101 eine dritte kleinste Breite w3 auf, die größer ist als die erste kleinste Breite w1. Dies ist jedoch nur ein Beispiel. Die Kontakte 10a können im Wesentlichen gleiche Breiten w1 = w3 aufweisen oder können auch einen flachen Kontakt auf der Mesa aufweisen, wobei sich der Kontakt nicht in das Halbleitermaterial erstreckt.
  • Gemäß einer Ausführungsform ist die zweite kleinste Breite w2 größer als die erste kleinste Breite w1, und zwar in der Regel um einen Faktor von mindestens 1,2 oder um einen Faktor von mindestens 1,5. Dementsprechend ist die maximale Stromdichte j während des Kommutierens in der inaktiven Mesa nahe dem zweiten flachen Grabenkontakt 10b signifikant reduziert, wie aus 4A geschlossen werden kann.
  • Die 5A und 5B zeigen jeweilige Halbleiterbauelemente 101 und 102 in Draufsichten auf die erste Oberfläche. Die Zeichnungen von 5A und 5B entsprechen in der Regel Maskenlayouts zum Ausbilden der Sourceschicht 8 in dem aktiven Bereich 110, der sich von dem aktiven Bereich 110 in den peripheren Bereich 120 erstreckenden ersten vertikalen Gräben 50, der in einem Grenzgebiet zwischen dem aktiven Bereich 110 und dem peripheren Bereich 120 ausgebildeten dritten vertikalen Gräben 51, der sich von dem aktiven Bereich 110 in den peripheren Bereich 120 erstreckenden ersten flachen Gräben 54, der in dem peripheren Bereich 120 angeordneten zweiten flachen Gräben 55, eines den aktiven Bereich 110 umgebenden zweiten vertikalen Grabens 52 und eines oder mehrerer, den aktiven Bereich 110 umgebender vierter vertikaler Gräben 53. Der zweite vertikale Graben 52 und der vierte vertikale Graben 53 sind in der Regel vertikale Umfangsgräben. Da die vertikalen Gräben 50 bis 53 und die flachen Gräben 54 und 55 in der Regel in der vertikalen Richtung in den Halbleiterkörper geätzt sind, entspricht auch das Maskenlayout in der Regel dem Layout der vertikalen Gräben 50 bis 53 und der flachen Gräben 54, 55 bzw. den ersten und zweiten flachen Grabenkontakten 10a, 10b in einem horizontalen Querschnitt durch den Halbleiterkörper bei der ersten Oberfläche. Über der ersten Oberfläche können die ersten und zweiten Kontakte 10a, 10b als flache Grabenkontakte ausgebildet sein und können breiter sein, wie oben bezüglich 4A, 4B erläutert. Die Masken 54 und/oder 55 können auch Ätzmasken zum Ausbilden der ersten Oberflächenkontakte 10a bzw. der zweiten Oberflächenkontakte 10b entsprechen.
  • Das in 5A gezeigte Halbleiterbauelement 101 ist ähnlich dem in 1 gezeigten Halbleiterbauelement 100. Jedoch ist in 5A nur ein vierter vertikaler Graben 53 gezeigt. In der Regel enthält das Halbleiterbauelement 101 auch mehrere vierte vertikale Gräben 53. Dementsprechend ist ein vertikaler Querschnitt entlang der strichgepunkteten Linie „S” von 5A in der Regel ähnlich zu 1, an einer vertikalen Achse gespiegelt.
  • Gemäß einer Ausführungsform sind die ersten flachen Grabenkontakte 10a in flachen Gräben 54 ausgebildet, die in dem aktiven Bereich 110 eine erste größte Breite aufweisen, die im Wesentlichen gleich der ersten kleinsten Breite w1 ist, und in dem peripheren Bereich 120 eine zweite größte Breite, die im Wesentlichen gleich der zweiten kleinsten Breite w2 ist. Dementsprechend können gespeicherte Löcher durch einen größeren Bereich während des Kommutierens des Halbleiterbauelements 101 entladen werden. Somit kann die maximale Stromdichte während des Kommutierens weiter reduziert werden. Folglich wird die dynamische Robustheit während des Ausschaltens und/oder Kommutierens verbessert.
  • Das in 5B gezeigte Halbleiterbauelement 102 ist ähnlich dem in 5A gezeigten Halbleiterbauelement 101. Jedoch ist der zweite flache Grabenkontakt 10b in einem flachen Graben 55 ausgebildet, der bei Betrachtung von oben den aktiven Bereich 110 stückweise umgibt. Dementsprechend kann die maximale Stromdichte während des Kommutierens weiter reduziert werden. Folglich wird die dynamische Robustheit während des Ausschaltens und/oder Kommutierens verbessert.
  • Der zweite flache Grabenkontakt 10b kann auch in einem flachen Graben 55 ausgebildet werden, der bei Betrachtung von oben den aktiven Bereich 110 vollständig umgibt, wie für das Halbleiterbauelement 103 in der eine Draufsicht zeigenden 6A dargestellt. Auch dies verbessert die dynamische Robustheit während des Ausschaltens und/oder Kommutierens.
  • Das in einer Draufsicht in 6B dargestellte Halbleiterbauelement 104 ist ähnlich dem in 6A dargestellten Halbleiterbauelement 103. Jedoch sind um den aktiven Bereich 110 bei Betrachtung von oben mehrere dritte vertikale Gräben 51 anstelle eines durchgehenden vertikalen Grabens 51 angeordnet.
  • 7 zeigt in einer Draufsicht ein Halbleiterbauelement 105, das ähnlich den Halbleiterbauelementen 100 bis 104 ist. Außerdem ist in 7 ein typisches Layout der Sourcemetallisierung 10 und Gatemetallisierung 12 gezeigt.
  • Wieder unter Bezugnahme auf 1 werden Verfahren zum Herstellen des Halbleiterbauelements 100 erläutert. In einem ersten Prozess kann ein Halbleiterkörper 40 bereitgestellt werden. Der Halbleiterkörper 40 enthält ein Driftgebiet 4 von einem ersten Leitfähigkeitstyp, das sich zu der ersten Oberfläche 101 erstreckt, und eine Drainschicht 9, die sich zu einer gegenüber der ersten Oberfläche 101 angeordneten zweiten Oberfläche 102 erstreckt. Danach werden ein aktiver Bereich 110 und ein peripherer Bereich 120 definiert.
  • Danach können vertikale Gräben, die sich von der ersten Oberfläche 101 mindestens in das Driftgebiet 4 erstrecken, so ausgebildet werden, dass in dem aktiven Bereich 110 ein erster vertikaler Graben 50 ausgebildet wird, in dem peripheren Bereich 120 ein zweiter vertikaler Graben 52 ausgebildet wird, der bei Betrachtung von oben den aktiven Bereich 110 umgibt, und ein dritter vertikaler Graben 51 zwischen dem ersten vertikalen Graben 50 und dem zweiten vertikalen Graben 52 ausgebildet wird.
  • Der dritte vertikale Graben 51 wird in der Regel derart ausgebildet, dass der dritte vertikale Graben 51 den aktiven Bereich 110 vollständig oder stückweise umgibt. Der zweite vertikale Graben 53 kann auch derart ausgebildet werden, dass der dritte vertikale Graben 53 den aktiven Bereich 110 mindestens stückweise umgibt.
  • Zudem wird während der Ausbildung vertikaler Gräben in der Regel auch mindestens ein vierter vertikaler Graben 53 in dem peripheren Bereich 120 ausgebildet. Potentialfreie Halbleitergebiete 5'' von einem zweiten Leitfähigkeitstyp werden beispielsweise durch Implantierung und nachfolgende Dotierungsdiffusion unter dem vierten vertikalen Graben 53 ausgebildet.
  • In der Regel wird eine Halbleiterschicht 7 vom ersten Leitfähigkeitstyp zwischen dem Driftgebiet 4 und der Drainschicht 9 angeordnet. Das Draingebiet 4 weist eine erste maximale Dotierstoffkonzentration und die Halbleiterschicht 7 eine zweite maximale Dotierstoffkonzentration, die niedriger ist als die erste maximale Dotierstoffkonzentration, auf. Bei dieser Ausführungsform werden in der Regel der erste vertikale Graben 50, der zweite vertikale Graben 52, der dritte vertikale Graben 51 und der vierte vertikale Graben von der ersten Oberfläche 101 aus durch das Driftgebiet 4 und teilweise in die Halbleiterschicht 7 geätzt.
  • Danach werden isolierte Feldelektroden 1, 1' in dem ersten, zweiten, dritten und vierten vertikalen Graben 50, 51, 52, 53 ausgebildet.
  • Danach werden in der Regel isolierte Gateelektroden 2 in dem ersten vertikalen Graben 50 und dem dritten vertikalen Graben 51 ausgebildet.
  • Danach werden in der Regel Dotierstoffe von der ersten Oberfläche 101 aus implantiert, um in dem Driftgebiet 4 des aktiven Bereichs 110 und in dem peripheren Bereich 120 ein Bodygebiet 5 vom zweiten Leitfähigkeitstyp auszubilden und um ein Halbleitergebiet 5' vom zweiten Leitfähigkeitstyp, das sich zu der ersten Oberfläche 101 und zwischen den vierten vertikalen Gräben 53 erstreckt, auszubilden, um weitere Randabschlussstrukturen in dem peripheren Bereich 120 auszubilden.
  • Danach werden in der Regel Dotierstoffe durch eine Maske von der ersten Oberfläche 101 aus implantiert, um in dem aktiven Bereich 110 eine Sourceschicht 8 bzw. Sourcegebiete vom ersten Leitfähigkeitstyp in ersten Abschnitten des Bodygebiets 5 und zwischen den ersten Abschnitten des Bodygebiets 5 und der ersten Oberfläche 101 auszubilden.
  • Danach kann ein Zwischenschichtdielektrikumsgebiet 35 auf der ersten Oberfläche 101 in der Regel als ein Oxid oder ein Schichtstapel, der eine Oxidschicht umfasst, ausgebildet werden.
  • Danach werden in der Regel Kontakte durch das Zwischenschichtdielektrikumsgebiet 35 mindestens zu der ersten Oberfläche 101 ausgebildet, so dass in dem vertikalen Querschnitt ein erster Kontakt 10a in niederohmigem Kontakt mit der Sourceschicht 8 und dem ersten Abschnitt des Bodygebiets 5 in dem aktiven Bereich 110 und ein zweiter Kontakt 10b in niederohmigem Kontakt mit einem zweiten Abschnitt des Bodygebiets 5 in dem peripheren Bereich 120 ausgebildet wird. An der ersten Oberfläche 101 weist der erste Kontakt 10a eine erste kleinste Breite und der zweite Kontakt 10b eine zweite kleinste Breite, die größer ist als die erste kleinste Breite, auf.
  • In der Regel beinhaltet das Ausbilden von Kontakten das Ausbilden von ersten flachen Grabenkontakten 10a mit im vertikalen Querschnitt unter der ersten Oberfläche 101 einer kleinsten Breite, die im Wesentlichen der ersten kleinsten Breite entspricht, und das Ausbilden eines zweiten flachen Grabenkontakts 10b mit in dem vertikalen Querschnitt unter der ersten Oberfläche 101 einer kleinsten Breite, die im Wesentlichen der zweiten kleinsten Breite entspricht.
  • Das Ausbilden von Kontakten beinhaltet in der Regel das Ätzen und Abscheiden eines leitenden Materials wie etwa eines hochdotierten Polysiliziums, eines Metallsilizids oder eines Metalls. Das Füllen des Kontakts kann auch das Ausbilden einer Barrierenschicht in dem geätzten Kontakt wie einem Metallnitrid umfassen.
  • Das Ausbilden der flachen Grabenkontakte 10a, 10b beinhaltet in der Regel zwei Ätzprozesse, nämlich eine erste anisotrope Ätzung durch das Zwischenschichtdielektrikumsgebiet 35 und in den Halbleiterkörper 40, um die flachen Gräben 54, 55 von unterschiedlicher kleinster Breite auszubilden, und eine zweite isotrope Oxidätzung zum Verbreitern der Öffnungen des Zwischenschichtdielektrikumsgebiets 35.
  • Vor dem Abscheiden des leitenden Materials werden in der Regel Bodykontaktgebiete 6 unter der ersten Oberfläche bei den flachen Gräben 54, 55 durch eine weitere Implantierung von Dotierstoffen und eine nachfolgende Dotierungsdiffusion ausgebildet.
  • Gemäß einer Ausführungsform beinhaltet das Ausbilden des Bodykontaktgebiets 6 unter dem zweiten flachen Graben 55 eine Doppelmodus-Implantierung und/oder eine Vierfachmodus-Implantierung, um die Leitfähigkeit des Bodykontaktgebiets 6 nahe dem zweiten flachen Graben 55 bzw. dem zweiten flachen Grabenkontakt 10b zu erhöhen.
  • Weiterhin werden die Halbleitergebiete 5' vom zweiten Leitfähigkeitstyp elektrisch mit einer in einem jeweiligen vierten vertikalen Graben 53 angeordneten benachbarten isolierten Feldelektrode 1' verbunden.
  • Weiterhin werden eine Sourcemetallisierung 10 in elektrischem Kontakt mit den flachen Grabenkontakten 10a, 10b und den isolierten Feldelektroden 1 und eine Gatemetallisierung in elektrischem Kontakt mit den isolierten Gateelektroden 2 auf der ersten Oberfläche 101 ausgebildet.
  • Danach kann eine Drainmetallisierung 11 auf der zweiten Oberfläche 102 ausgebildet werden, um ein dreipoliges Halbleiterbauelement 100 auszubilden.
  • Wenngleich verschiedene Ausführungsbeispiele der Erfindung offenbart worden sind, ist es für den Fachmann offensichtlich, dass verschiedene Änderungen und Modifikationen vorgenommen werden können, die einige der Vorteile der Erfindung erzielen, ohne von dem Gedanken und Schutzbereich der Erfindung abzuweichen. Für den Durchschnittsfachmann ist es offensichtlich, dass andere, die gleichen Funktionen ausführenden Komponenten geeigneterweise substituiert werden können. Es sei erwähnt, dass unter Bezugnahme auf eine spezifische Figur erläuterte Merkmale mit Merkmalen von anderen Figuren kombiniert werden können, auch in jenen Fällen, in denen dies nicht explizit erwähnt worden ist. Weiterhin können die Verfahren der Erfindung entweder ganz in Softwareimplementierungen, unter Verwendung der entsprechenden Prozessoranweisungen, oder in Hybridimplementierungen erzielt werden, die eine Kombination aus Hardwarelogik und Softwarelogik nutzen, um die gleichen Ergebnisse zu erzielen. Solche Modifikationen an dem erfindungsgemäßen Konzept sollen durch die beigefügten Ansprüche abgedeckt sein.
  • Räumlich relative Ausdrücke wie etwa „unter”, „darunter”, „unterer”, „über”, „darüber” und dergleichen werden zur Erleichterung der Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Ausdrücke sollen unterschiedliche Orientierungen des Bauelements zusätzlich zu anderen Orientierungen als jenen in den Figuren beschriebenen einschließen. Weiterhin werden auch Ausdrücke wie etwa „erster”, „zweiter” und dergleichen verwendet, um verschiedene Elemente, Gebiete, Abschnitte usw. zu beschreiben, und sie sind ebenfalls nicht als beschränkend gedacht. Durch die Beschreibung hinweg beziehen sich gleiche Ausdrücke auf gleiche Elemente.
  • Die Ausdrücke „mit”, „enthaltend”, „umfassend” und dergleichen, wie sie hierin verwendet werden, sind offene Ausdrücke, die die Anwesenheit von erwähnten Elementen oder Merkmalen anzeigen, zusätzliche Elemente oder Merkmale aber nicht ausschließen. Die Artikel „ein/eine/eines” und „der/die/das” sollen den Plural sowie den Singular beinhalten, sofern nicht der Kontext deutlich etwas anderes angibt.
  • Angesichts des obigen Bereichs von Variationen und Anwendungen ist zu verstehen, dass die vorliegende Erfindung nicht durch die vorausgegangene Beschreibung beschränkt wird noch durch die beiliegenden Zeichnungen. Stattdessen wird die vorliegende Erfindung nur durch die folgenden Ansprüche und ihre legalen Äquivalente beschränkt.

Claims (25)

  1. Halbleiterbauelement, das Folgendes umfasst: einen Halbleiterkörper, der Folgendes umfasst: – eine eine vertikale Richtung definierende erste Oberfläche; – ein Driftgebiet von einem ersten Leitfähigkeitstyp, das unter der ersten Oberfläche angeordnet ist und eine erste maximale Dotierstoffkonzentration aufweist; und – eine Halbleiterschicht vom ersten Leitfähigkeitstyp mit einer zu der ersten maximalen Dotierstoffkonzentration geringeren zweiten maximalen Dotierstoffkonzentration, wobei die Halbleiterschicht an das Driftgebiet angrenzt und unter dem Driftgebiet angeordnet ist, wobei der Halbleiterkörper in einem vertikalen Querschnitt weiterhin Folgendes umfasst: – ein erstes Bodygebiet von einem zweiten Leitfähigkeitstyp, das an das Driftgebiet angrenzt, wobei ein Sourcegebiet vom ersten Leitfähigkeitstyp an das erste Bodygebiet angrenzt und zwischen der ersten Oberfläche und dem ersten Bodygebiet angeordnet ist; – einen vertikalen Graben, der sich von der ersten Oberfläche mindestens bis zu der Halbleiterschicht erstreckt, an das Sourcegebiet, das erste Bodygebiet und das Driftgebiet angrenzt und eine isolierte Gateelektrode umfasst; – einen ersten Kontakt mit einer ersten kleinsten Breite an der ersten Oberfläche und in niederohmigem Kontakt mit dem Sourcegebiet und dem ersten Bodygebiet; – ein zweites Bodygebiet vom zweiten Leitfähigkeitstyp, das einen pn-Übergang nur mit dem Driftgebiet bildet; und – einen zweiten Kontakt in niederohmigem Kontakt mit dem zweiten Bodygebiet und mit einer an der ersten Oberfläche zweiten kleinsten Breite, die größer ist als die erste kleinste Breite.
  2. Halbleiterbauelement nach Anspruch 1, wobei der erste Kontakt als ein flacher Grabenkontakt ausgebildet ist, der eine der ersten kleinsten Breite im Wesentlichen entsprechende kleinste Breite unter der ersten Oberfläche aufweist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei der zweite Kontakt als ein flacher Grabenkontakt ausgebildet ist, der eine der zweiten kleinsten Breite im Wesentlichen entsprechende kleinste Breite unter der ersten Oberfläche aufweist.
  4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei das zweite Bodygebiet in dem vertikalen Querschnitt an den vertikalen Graben angrenzt, weiterhin umfassend in dem vertikalen Querschnitt einen weiteren vertikalen Graben, der sich von der ersten Oberfläche mindestens bis zu der Halbleiterschicht erstreckt, an das Sourcegebiet, das erste Bodygebiet und das Driftgebiet angrenzt und eine isolierte Gateelektrode umfasst.
  5. Halbleiterbauelement nach Anspruch 4, wobei mindestens einer des vertikalen Grabens und des weiteren vertikalen Grabens eine isolierte Feldelektrode umfasst.
  6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der Halbleiterkörper weiterhin einen aktiven Bereich und einen peripheren Bereich mit einem Umfangsgraben umfasst, der sich von der ersten Oberfläche mindestens zu der Halbleiterschicht erstreckt und eine bei Betrachtung von oben den aktiven Bereich umgebende isolierte Feldelektrode umfasst, wobei in dem vertikalen Querschnitt der Umfangsgraben an das zweite Bodygebiet angrenzt und das erste Bodygebiet in dem aktiven Bereich angeordnet ist.
  7. Halbleiterbauelement nach Anspruch 6, weiterhin umfassend ein Halbleitergebiet vom zweiten Leitfähigkeitstyp in dem peripheren Bereich und eine benachbarte Grabenfeldelektrode in niederohmigem Kontakt mit dem Halbleitergebiet und die in dem vertikalen Querschnitt durch ein dielektrisches Gebiet von dem Halbleiterkörper getrennt ist.
  8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die zweite kleinste Breite mindestens 1,2 mal größer ist als die erste kleinste Breite.
  9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei sich das zweite Bodygebiet zu der ersten Oberfläche erstreckt.
  10. MOSFET, der Folgendes umfasst: einen Halbleiterkörper, der Folgendes umfasst: – eine eine vertikale Richtung definierende erste Oberfläche; – ein Bodygebiet und – ein Driftgebiet, das mit dem Bodygebiet einen pn-Übergang bildet, wobei der Halbleiterkörper weiterhin in einem vertikalen Querschnitt Folgendes umfasst: – einen aktiven Bereich umfassend ein sich zu der ersten Oberfläche erstreckendes und mit einem ersten Abschnitt des Bodygebiets einen weiteren pn-Übergang bildendes Sourcegebiet, einen ersten vertikalen Graben, der sich von der ersten Oberfläche mindestens in das Driftgebiet erstreckt, an den ersten Abschnitt des Bodygebiets angrenzt und eine isolierte Gateelektrode umfasst, und einen ersten Kontakt in niederohmigem Kontakt mit dem Sourcegebiet und dem ersten Abschnitt des Bodygebiets, wobei der erste Kontakt an der ersten Oberfläche eine erste kleinste Breite aufweist; – einen peripheren Bereich umfassend einen zweiten Abschnitt des Bodygebiets, der sich zu der ersten Oberfläche erstreckt, einen zweiten vertikalen Graben, der sich von der ersten Oberfläche in das Driftgebiet erstreckt, an den zweiten Abschnitt des Bodygebiets angrenzt und eine isolierte Feldelektrode umfasst, und einen zweiten Kontakt in niederohmigem Kontakt mit dem zweiten Abschnitt des Bodygebiets und mit einer an der ersten Oberfläche zweiten kleinsten Breite, die größer ist als die erste kleinste Breite und – einen dritten vertikalen Graben, der sich von der ersten Oberfläche in das Driftgebiet erstreckt, an den ersten Abschnitt und den zweiten Abschnitt des Bodygebiets angrenzt und eine isolierte Gateelektrode umfasst.
  11. MOSFET nach Anspruch 10, wobei der erste Kontakt als ein flacher Grabenkontakt ausgebildet ist, der eine der ersten kleinsten Breite im Wesentlichen entsprechende kleinste Breite unter der ersten Oberfläche und in dem aktiven Bereich aufweist.
  12. MOSFET nach Anspruch 10 oder 11, wobei der zweite Kontakt als ein flacher Grabenkontakt ausgebildet ist, der eine der zweiten kleinsten Breite im Wesentlichen entsprechende kleinste Breite unter der ersten Oberfläche aufweist.
  13. MOSFET nach einem der Ansprüche 10 bis 12, wobei der periphere Bereich weiterhin mindestens eine zusätzliche Randabschlussstruktur umfasst.
  14. MOSFET nach einem der Ansprüche 10 bis 13, wobei ein erstes Bodykontaktgebiet zwischen dem ersten Abschnitt des Bodygebiets und dem ersten flachen Grabenkontakt angeordnet ist, das eine höhere maximalen Dotierstoffkonzentration als der erste Abschnitt des Bodygebiets aufweist und wobei ein zweites Bodykontaktgebiet mit einer höheren maximalen Dotierstoffkonzentration als das erste Bodykontaktgebiet zwischen dem zweiten Abschnitt des Bodygebiets und dem zweiten flachen Grabenkontakt angeordnet ist.
  15. MOSFET nach Anspruch 11, wobei der erste flache Grabenkontakt in einem flachen Graben ausgebildet ist, der in dem aktiven Bereich eine erste größte Breite, die im Wesentlichen gleich der ersten kleinsten Breite ist, aufweist und im peripheren Bereich eine größte Breite, gemessen in der gleichen Richtung wie die erste größte Breite, die im Wesentlichen gleich der zweiten kleinsten Breite ist, aufweist.
  16. MOSFET nach Anspruch 12, wobei der zweite flache Grabenkontakt in einem flachen Graben mindestens stückweise um den aktiven Bereich herum, bei Betrachtung von oben, ausgebildet ist.
  17. MOSFET nach einem der Ansprüche 10 bis 16, umfassend mehrere dritte vertikale Gräben, die bei Betrachtung von oben um den aktiven Bereich herum angeordnet sind.
  18. MOSFET nach einem der Ansprüche 10 bis 17, wobei der aktive Bereich in dem vertikalen Querschnitt mindestens einen von einer Mehrzahl von ersten Abschnitten des Bodygebiets, einer Mehrzahl von ersten vertikalen Gräben und einer Mehrzahl von ersten Kontakten umfasst.
  19. MOSFET nach einem der Ansprüche 10 bis 18, wobei das Driftgebiet von einem ersten Leitfähigkeitstyp ist und eine erste maximale Dotierstoffkonzentration aufweist, weiterhin umfassend eine Halbleiterschicht vom ersten Leitfähigkeitstyp mit einer zu der ersten maximalen Dotierstoffkonzentration geringeren zweiten maximalen Dotierstoffkonzentration, wobei die Halbleiterschicht an das Driftgebiet angrenzt und unter dem Driftgebiet angeordnet ist.
  20. MOSFET nach einem der Ansprüche 10 bis 19, weiterhin umfassend eine auf der ersten Oberfläche und in Kontakt mit dem ersten Kontakt und dem zweiten Kontakt angeordnete Sourcemetallisierung.
  21. Verfahren zum Herstellen eines Halbleiterbauelements, das Folgendes umfasst: – Bereitstellen eines Halbleiterkörpers, umfassend ein Driftgebiet von einem ersten Leitfähigkeitstyp, das sich bis zu einer eine vertikale Richtung definierenden ersten Oberfläche erstreckt; – Definieren eines aktiven Bereichs und eines peripheren Bereichs; – Ausbilden vertikaler Gräben, die sich von der ersten Oberfläche mindestens in das Driftgebiet erstrecken, so dass in dem aktiven Bereich ein erster vertikaler Graben gebildet wird, in dem peripheren Bereich ein zweiter vertikaler Graben gebildet wird, der bei Betrachtung von oben den aktiven Bereich umgibt, und ein dritter vertikaler Graben zwischen dem ersten vertikalen Graben und dem zweiten vertikalen Graben gebildet wird; – Ausbilden einer isolierten Feldelektrode mindestens in dem zweiten vertikalen Graben; – Ausbilden einer isolierten Gateelektrode in dem ersten vertikalen Graben und dem dritten vertikalen Graben; – Implantieren von Dotierstoffen von der ersten Oberfläche zum Ausbilden eines Bodygebiets von einem zweiten Leitfähigkeitstyp in dem Driftgebiet; – Implantieren von Dotierstoffen von der ersten Oberfläche unter Verwendung einer Maske, um in dem aktiven Bereich eine Sourceschicht vom ersten Leitfähigkeitstyp in einem obersten Teil des Bodygebiets auszubilden; und – Ausbilden von Kontakten, so dass in einem vertikalen Querschnitt ein erster Kontakt in niederohmigem Kontakt mit der Sourceschicht und einem ersten Abschnitt des Bodygebiets ausgebildet wird und an der ersten Oberfläche eine erste kleinste Breite aufweist, und ein zweiter Kontakt in niederohmigem Kontakt mit einem zweiten Abschnitt des Bodygebiets ausgebildet wird und an der ersten Oberfläche eine zweite kleinste Breite, die größer ist als die erste kleinste Breite, aufweist.
  22. Verfahren nach Anspruch 21, wobei das Ausbilden von Kontakten mindestens das Ausbilden eines ersten flachen Grabenkontakts mit der ersten kleinsten Breite unter der ersten Oberfläche oder das Ausbilden eines zweiten flachen Grabenkontakts mit der zweiten kleinsten Breite unter der ersten Oberfläche umfasst.
  23. Verfahren nach Anspruch 21 oder 22, wobei das Driftgebiet eine erste maximale Dotierstoffkonzentration aufweist, wobei der Halbleiterkörper weiterhin eine Halbleiterschicht vom ersten Leitfähigkeitstyp mit einer zu der ersten maximalen Dotierstoffkonzentration geringeren zweiten maximalen Dotierstoffkonzentration umfasst, wobei die Halbleiterschicht an das Driftgebiet angrenzt und unter dem Driftgebiet angeordnet ist und wobei der erste vertikale Graben, der zweite vertikale Graben und der dritte vertikale Graben von der ersten Oberfläche aus durch das Driftgebiet und teilweise in die Halbleiterschicht geätzt werden.
  24. Verfahren nach Anspruch 22, weiterhin umfassend mindestens das Ausbilden eines Bodykontaktgebiets unter dem ersten flachen Grabenkontakt und Ausbilden eines Bodykontaktgebiets unter dem zweiten flachen Grabenkontakt, wobei das Ausbilden des Bodykontaktgebiets unter dem zweiten flachen Grabenkontakt mindestens eine Doppelmodusimplantierung und/oder eine Vierfachmodusimplantierung umfasst.
  25. Verfahren nach einem der Ansprüche 21 bis 24, wobei der zweite vertikale Graben derart ausgebildet wird, dass der zweite vertikale Graben den aktiven Bereich im Wesentlichen umgibt.
DE102013002988.0A 2012-02-24 2013-02-21 Halbleiterbauelement mit verbesserter Robustheit Expired - Fee Related DE102013002988B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/404,161 2012-02-24
US13/404,161 US8884360B2 (en) 2012-02-24 2012-02-24 Semiconductor device with improved robustness

Publications (2)

Publication Number Publication Date
DE102013002988A1 true DE102013002988A1 (de) 2013-08-29
DE102013002988B4 DE102013002988B4 (de) 2016-06-09

Family

ID=48950892

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013002988.0A Expired - Fee Related DE102013002988B4 (de) 2012-02-24 2013-02-21 Halbleiterbauelement mit verbesserter Robustheit

Country Status (3)

Country Link
US (1) US8884360B2 (de)
CN (1) CN103383966B (de)
DE (1) DE102013002988B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6228850B2 (ja) * 2014-01-10 2017-11-08 ルネサスエレクトロニクス株式会社 半導体装置
US9293533B2 (en) * 2014-06-20 2016-03-22 Infineon Technologies Austria Ag Semiconductor switching devices with different local transconductance
DE102014112338A1 (de) * 2014-08-28 2016-03-03 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
DE112017000727T5 (de) * 2016-09-14 2018-10-31 Fuji Electric Co., Ltd. RC-IGBT und Herstellungsverfahren dafür
JP6549074B2 (ja) * 2016-09-28 2019-07-24 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN109148556B (zh) * 2017-06-27 2022-02-15 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148557B (zh) * 2017-06-27 2021-06-11 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148558B (zh) * 2017-06-27 2021-08-10 深圳尚阳通科技有限公司 超结器件及其制造方法
CN109148555B (zh) * 2017-06-27 2021-08-31 深圳尚阳通科技有限公司 超结器件及其制造方法
US11056581B2 (en) * 2017-08-21 2021-07-06 Semiconductor Components Industries, Llc Trench-gate insulated-gate bipolar transistors
JP7147141B2 (ja) * 2017-09-11 2022-10-05 Tdk株式会社 ショットキーバリアダイオード
KR102459430B1 (ko) 2018-01-08 2022-10-27 삼성전자주식회사 반도체 소자 및 그 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4930894B2 (ja) * 2005-05-13 2012-05-16 サンケン電気株式会社 半導体装置
DE102006011283B3 (de) 2006-03-10 2007-09-27 Infineon Technologies Austria Ag Verfahren zur Herstellung eines Trench-Leistungstransistors und damit hergestellter Trench-Leistungstransistor
DE102006036347B4 (de) * 2006-08-03 2012-01-12 Infineon Technologies Austria Ag Halbleiterbauelement mit einer platzsparenden Randstruktur
JP5525940B2 (ja) * 2009-07-21 2014-06-18 ローム株式会社 半導体装置および半導体装置の製造方法
CN101752423B (zh) * 2010-01-08 2011-05-11 无锡新洁能功率半导体有限公司 沟槽型大功率mos器件及其制造方法
US8354711B2 (en) * 2010-01-11 2013-01-15 Maxpower Semiconductor, Inc. Power MOSFET and its edge termination
CN101777556B (zh) * 2010-01-15 2011-07-20 无锡新洁能功率半导体有限公司 一种沟槽型大功率mos器件及其制造方法
US8435853B2 (en) * 2010-08-30 2013-05-07 Infineon Technologies Ag Method for forming a semiconductor device, and a semiconductor with an integrated poly-diode
US8384151B2 (en) * 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT

Also Published As

Publication number Publication date
CN103383966A (zh) 2013-11-06
CN103383966B (zh) 2016-06-22
US8884360B2 (en) 2014-11-11
DE102013002988B4 (de) 2016-06-09
US20130221427A1 (en) 2013-08-29

Similar Documents

Publication Publication Date Title
DE102013002988B4 (de) Halbleiterbauelement mit verbesserter Robustheit
DE102009047786B4 (de) Halbleiterbauelemente, Leistungshalbleiterbauelemente und Verfahren zum Ausbilden von Halbleiterbauelementen
DE102016125879B3 (de) Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
DE102015121566B4 (de) Halbleiterbauelemente und eine Schaltung zum Steuern eines Feldeffekttransistors eines Halbleiterbauelements
DE102011052731B4 (de) Verfahren zum Bilden einer Feldeffekt-Leistungshalbleitervorrichtung und Feldeffekt-Halbleitervorrichtung mit einer integrierten Polydiode
DE102009061851B3 (de) Halbleiterbauelement mit Kanalstoppgraben
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102015104504B4 (de) Grabentransistorbauelement
DE102013109654A1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102014119278A1 (de) Halbleiterbauelemente
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102010036743A1 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102013112831B4 (de) Ladungskompensations-Halbleiterbauelement
DE102012107326A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Ausbilden eines Halbleiterbauelements
DE102014110006A1 (de) Ladungskompensations-Halbleitervorrichtungen
DE102014107172A1 (de) Halbleitervorrichtung und herstellungsverfahren dafür
DE102013100422A1 (de) Verfahren zum Bilden von selbstjustierenden Grabenkontakten von Halbleiterkomponenten und Halbleiterkomponente
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102014104061A1 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren
DE102019130376A1 (de) Siliziumcarbid-vorrichtung mit schottky-kontakt
DE102014119384A1 (de) Ladungkompensationsvorrichtung
DE102014113746A1 (de) Transistorbauelement mit einer feldelektrode

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee