CN104979440B - 复合衬底 - Google Patents

复合衬底 Download PDF

Info

Publication number
CN104979440B
CN104979440B CN201510170384.6A CN201510170384A CN104979440B CN 104979440 B CN104979440 B CN 104979440B CN 201510170384 A CN201510170384 A CN 201510170384A CN 104979440 B CN104979440 B CN 104979440B
Authority
CN
China
Prior art keywords
substrate
thermal expansion
expansion coefficient
compound
substrate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510170384.6A
Other languages
English (en)
Other versions
CN104979440A (zh
Inventor
M·舒尔
M·S·沙塔拉维
A·杜博尔因斯基
R·加斯卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sensor Electronic Technology Inc
Original Assignee
Sensor Electronic Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sensor Electronic Technology Inc filed Critical Sensor Electronic Technology Inc
Publication of CN104979440A publication Critical patent/CN104979440A/zh
Application granted granted Critical
Publication of CN104979440B publication Critical patent/CN104979440B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Ceramic Engineering (AREA)

Abstract

提供了配置用于其上的半导体层的外延生长的复合衬底。复合衬底包括由具有不同热膨胀系数的不同材料制成的多个衬底层。半导体层的材料的热膨胀系数可以在衬底层材料的热系数之间。复合衬底可以具有配置为减小在针对使用异质结构制造的器件的工作温度和/或室内温度下的半导体层内的拉伸应力量的复合热膨胀系数。

Description

复合衬底
相关申请的引用
当前申请要求美国临时申请No.61/978,184和61/978,185的权益，两者都在2014年4月10日提交，并且两者都通过引用合并于此。
技术领域
本公开通常涉及衬底，并且更具体地涉及配置用于改善其上的半导体层的外延生长的复合衬底。
背景技术
在半导体结构和器件的外延生长中，需要引发半导体材料生长的衬底，并且该衬底充当用于生长的半导体层的支撑。衬底的性质对外延生长的半导体层的质量起关键作用。例如，衬底与在其上外延生长的半导体材料之间的晶格失配引起应力并且可以导致半导体材料中的位错的形成。位错可以显著地使衬底上形成的半导体器件(例如发光二极管(LED))的性能恶化。另外，衬底与外延生长层之间的热膨胀系数的差可以在半导体层中引起应力。最后，假设衬底具有低的总热阻，则衬底可以用于器件的高效热管理。因此，最优选地，衬底应当由与要在其上外延生长的相同材料制成。衬底和外延生长层具有相同材料的情况称为同质外延。
可惜的是，一些广泛使用的化合物半导体材料(诸如，氮化镓(GaN)以及其它第三族氮化物)在它们的体(bulk)制造中有重大问题。以单晶晶片形式的体材料的生产可以是如此挑战并且昂贵的以至于其不适合于工业级制造。在这种情况下，必须使用异质衬底(也称为异相衬底)，即，由不同于要在其上外延生长的材料的材料制成的衬底。然而，尽管仔细地优化用于要生长的实际半导体材料的衬底材料，但是(即使并非不可能)也很难完全消除晶格失配和异质衬底与要在其上生长的材料之间的热膨胀差的不利影响。为了避免这些不期望的作用，已经开发了用于不同材料的外延生长的不同种类的半导体模板。模板典型地是调节为具有覆盖层的异质衬底的多层外延结构，该覆盖层由优化用于稍后的半导体器件结构的外延生长的材料制成。通过使用这种模板，例如，GaN器件可以在蓝宝石衬底上生长。尽管这种模板改善外延层的质量，但是还不能够充分地抑制热机械应力的产生。
发明内容
鉴于背景技术，发明人认识到需要用于提供用于在其上外延生长高质量化合物半导体的衬底的有效和/或低成本的解决方案。
本发明的方面提供了配置用于在其上外延生长半导体层的复合衬底。复合衬底包括由具有不同热膨胀系数的不同材料制成的多个衬底层。半导体层的材料的热膨胀系数可以在衬底层材料的热系数之间。复合衬底可以具有配置为减小在针对使用异质结构制造的器件的工作温度和/或室内温度下的半导体层内的拉伸应力量的复合热膨胀系数。
本发明的第一方面提供了制造异质结构的方法，该方法包括：获得包括多个衬底层的复合衬底，其中多个衬底层包括由具有第一热膨胀系数的第一材料制成的第一衬底层和由具有不同于第一热膨胀系数的第二热膨胀系数的第二材料制成的第二衬底层；在复合衬底上外延地生长具有第三热膨胀系数的半导体层，其中第三热膨胀系数大于或等于第一热膨胀系数并且小于或者等于第二热膨胀系数，并且其中对复合衬底的复合热膨胀系数进行选择以减小在下列温度中的至少一个下的半导体层内的拉伸应力量：针对使用异质结构制造的器件的工作温度或者室内温度。
本发明的第二方面提供了一种方法，该方法包括：制造用于器件的异质结构，该制造包括：基于要在复合衬底上外延生长的半导体层的材料选择用于复合衬底的多个衬底层中的每一个的材料和厚度，其中该选择包括选择用于具有第一热膨胀系数的第一衬底层的第一材料和用于具有不同于第一热膨胀系数的第二热膨胀系数的第二衬底层的第二材料，其中半导体层的材料的第三热膨胀系数大于或等于第一热膨胀系数并且小于或者等于第二热膨胀系数，并且其中复合衬底的复合热膨胀系数配置为减小在下列温度中的至少一个下的半导体层内的拉伸应力量：针对使用异质结构制造的器件的工作温度或者室内温度；制造包括多个衬底层的复合衬底；以及在复合衬底上外延地生长半导体层。
本发明的第三方面提供一种异质结构，该异质结构包括：包括多个衬底层的复合衬底，其中多个衬底层包括由具有第一热膨胀系数的第一材料制成的第一衬底层和由具有第二热膨胀系数的第二材料制成的第二衬底层，第二热膨胀系数不同于第一热膨胀系数；以及直接在复合衬底上外延地生长的复合衬底上的具有第三热膨胀系数的半导体层，其中第三热膨胀系数大于或等于第一热膨胀系数并且小于或者等于第二热膨胀系数，并且其中复合衬底的复合热膨胀系数基本上与半导体膜的平均温度热膨胀系数匹配。
本发明的说明性方面设计为解决此处描述的问题中的一个或者多个和/或此处未讨论的一个或者多个其它问题。
附图说明
通过结合描绘本发明各种方面的附图进行的本发明各种方面的下列详细说明将更容易理解本公开的这些特性以及其它特性。
图1示出了根据实施例的说明性复合衬底的示意图。
图2示出了根据实施例包括复合衬底的说明性异质结构的示意图。
图3示出了根据实施例包括任意数量的衬底层的说明性复合衬底的示意图。
图4示出了根据实施例的说明性复合衬底的示意图。
图5示出了根据实施例的说明性发射器件的示意图。
图6示出了根据实施例的说明性晶体管的示意图。
图7示出了根据实施例用于制造电路的说明性流程图。
注意，附图可以不按比例。附图旨在描绘仅本发明的典型方面，并且因此不应该被看作对本发明范围的限制。在附图中，相同标号表示附图之间的相同元素。
具体实施方式
如上面所指出的，本发明的方面提供了配置用于在其上外延生长半导体层的复合衬底。复合衬底包括由具有不同热膨胀系数的不同材料制成的多个衬底层。半导体层的材料的热膨胀系数可以在衬底层材料的热系数之间。复合衬底可以具有配置为减小在针对使用异质结构制造的器件的工作温度和/或室内温度下的半导体层内的拉伸应力量的复合热膨胀系数。如此处使用的，除非另作说明，术语"组"意味着一个或者多个(即，至少一个)以及短语"任何解决方案"意味着现在任何已知或者稍后开发的解决方案。
转到附图，图1示出了根据实施例的说明性复合衬底10A的示意图，而图2示出了根据实施例的包括复合衬底10B的说明性异质结构20的示意图。参照图1和图2，如所图示的，每个复合衬底10A、10B分别包括多个衬底层12A、12B以及12C-12E的层压制件。每个复合衬底10A、10B包括两个或更多个不同衬底材料的衬底层12A-12E。在此程度上，对于复合衬底10A，衬底层12A由与用于形成衬底层12B的材料不同的材料制成。类似地，对于复合衬底10B，每个衬底层12C-12E可以由不同材料制成，或者衬底层12C-12E中的最多两个可以由相同材料制成。
可以使用任何解决方案将两个紧密相邻的衬底层(诸如衬底层12A、12B)刚性地彼此附接。例如，可以使用接合材料14将衬底层12A、12B彼此附接。在这种情况下，可以将接合材料14涂敷至衬底层12A、12B中的一个或者两者的表面，该衬底层12A、12B可以随后压在一起。可以利用任何接合材料14，其可以基于使用任何解决方案接合的衬底层12A、12B的材料进行选择。在实施例中，接合材料14是二氧化硅，其涂敷在衬底层12A、12B之间，并且复合衬底10A可以随后加热和/或经受升高的压力。然而，应当理解，可以利用其它合适的接合材料14。无论如何，特定接合材料14必须能够承受用于生长半导体异质结构的生长温度。
另外，可以基于使用化合物衬底10A、10B制造的目标器件的一个或者多个属性选择接合材料14。例如，当辐射将传播通过化合物衬底10A、10B时，在操作目标器件期间，接合材料14可以选择为具有基本上与衬底层12A、12B中的一个的材料的折射率匹配的目标辐射波长的折射率。可选地，接合材料14可以具有在衬底层12A与12B的材料的折射率之间的目标波长的折射率，由此提供两个折射率之间的过渡。例如，当衬底层12A、12B具有不同折射率时，接合材料14的折射率可以近似等于衬底层12A、12B的折射率的积的平方根。说明性接合材料14包括固化聚合物膜等等。
在实施例中，复合衬底10A、10B包括由两个或更多个不同材料制成的两个或更多个衬底层12A-12E，使得任何衬底层12A-12E的材料不同于任何紧密相邻的衬底层12A-12E的材料。在这种情况下，对于复合衬底10B，尽管衬底层12C、12E可以由相同或者不同材料制成，但是衬底层12D将由不同于衬底层12C、12E两者的材料制成。在更具体的实施例中，复合衬底包括关于复合衬底结构的中平面(mid-plane)对称的层压结构。例如，使用复合衬底10b作为示例，衬底层12C、12E可以由相同材料制成并且具有基本上相同的厚度(例如，在+/-5％内)使得复合衬底10B基本上关于中平面MP对称。然而，应当理解，这仅是说明性，并且复合衬底10A、10B的每个衬底层12A-12E可以由不同于用于形成复合衬底10A、10B的每一个其它衬底层12A-12E的材料的材料制成。
每个衬底层12A-12E可以由典型地用于在对应复合衬底10A、10B上生长目标类型的材料的半导体膜22的任何类型的衬底材料制成。例如，当半导体膜22是第III-V族材料(例如，第III族氮化物、第III族砷化物和/或类似物)时，用于每个衬底层12A-12E的说明性材料包括：蓝宝石、碳化硅(SiC)、硅(Si)、金刚石、体AlN、体GaN、体AlGaN、AlON、LiNbO3、LiGaO2、GaO2或者其它合适的材料。
可以基于衬底材料和一个或者多个半导体膜22的材料的对应热性质和/或机械性质选择用于对应复合衬底10A、10B中的每个衬底层12A-12E的材料。例如，这种选择可以配置为减小存在于一个或者多个半导体膜中的外延应力，该一个或者多个半导体膜随后在复合衬底10A、10B上外延地生长。
在说明性实施例中，基于衬底材料和半导体膜22的材料的对应的双轴模量Ei和/或热膨胀系数αi选择用于衬底层12A-12E的衬底材料。例如，对于在衬底10A上生长的具有热膨胀系数αf的半导体膜22，用于衬底层12A、12B的材料可以选择为使得对应的热膨胀系数αa,αb分别满足公式αa≤αd≤αb。在更具体的实施例中，材料满足公式αa＜αf＜αb。无论如何，应当理解，可以在衬底层12A、12B中的任何一个的表面上执行半导体膜的外延生长。具体地，具有较低热膨胀系数αa的衬底层12A可以直接邻近于外延生长的半导体膜或者可以设置成与外延生长半导体膜的衬底层12B的对侧紧密相邻。例如，对于在具有较低热膨胀系数的衬底上生长的半导体膜，半导体膜将在冷却期间经受拉伸应力，并且可以通过具有较高热系数αb的材料的存在减轻这些拉伸应力中的一些。可选地，对于在具有较高热膨胀系数的衬底上生长的半导体膜，半导体膜将在冷却期间经受压缩应力，并且可以通过具有较低热系数αa的材料的存在减轻这些压缩应力中的一些。
适当配置的复合衬底10A、10B可以降低在其上外延生长的半导体膜22中的外延热应力的水平。例如，在氮化铝(AlN)膜在碳化硅(SiC)衬底上生长期间，由于AlN膜与SiC衬底的热膨胀系数的差以及由于在AlN岛成核和聚结期间得到的拉伸应力，因此膜可以呈现大的拉伸应力。本发明的实施例提出通过提供具有复合热膨胀系数(例如，其可以使用对应衬底层12A-12E的热膨胀系数的加权平均值进行估算，由此考虑衬底层12A-12E的相应高度的差)的复合衬底10A、10B来平衡这种拉伸应力，相比如由用于现有技术的单个衬底材料层制成的衬底的热膨胀系数，该复合热膨胀系数更接近半导体膜22的热膨胀系数。
例如，将AlN膜在复合衬底10A上的生长看作说明性示例，在实施例中，复合衬底10A配置以SiC衬底层10A，其具有低于AlN膜的热膨胀系数的热膨胀系数，刚性地附接至由具有高于AlN膜的热膨胀系数的热膨胀系数的材料制成的衬底层10B。在更具体的说明性实施例中，衬底层10B由蓝宝石制成。以这种方式，复合衬底10A的复合热膨胀系数可以配置为更接近和/或基本上等于半导体膜22(例如，AlN)的热膨胀系数。可以直接在衬底层10A、10B中的任一个或者两者的表面上执行AlN膜的外延生长。对于仅在衬底层10A、10B中的一个的生长，可以基于使用任何解决方案的异质结构20的对应应用来选择执行生长的特定衬底层10A、10B。例如，可以基于下列中的一个或者多个选择衬底层10A、10B：考虑生长期间的应力、半导体材料生长的适合性、在操作器件期间提供的功能性(例如，较低温度、光提取等等)和/或类似应用。
在使用用于在其上生长一个或者多个半导体膜22的复合衬底10A期间，复合衬底10A在加热期间可能变形(例如，弯曲或者弯扭)。在此程度上，在实施例中，可以利用设计成承受弯曲和/或弯扭的复合衬底10B。在说明性实施例中，复合衬底10B包括三个或者更多个衬底层12C-12E，其被选择为减小或者消除加热时的弯曲和/或弯扭。例如，衬底层12C、12E可以选择为具有基本上相同的热膨胀系数和/或基本上相同的厚度(例如，衬底层12C、12E可以由具有相同厚度的相同材料制成)。在这种情况下，衬底层12C、12E将在加热期间产生具有相反符号应变的力，由此减小或者甚至消除异质结构20的弯曲。此外，衬底层12C-12E中的一个的厚度可以修改为平衡由半导体膜22产生的附加应力以进一步减小和/或消除异质结构20在室温下的弯扭。例如，衬底层12C-12E的厚度可以选择为提供最优应变、最优弯曲等等。将碳化硅和蓝宝石看作具有在碳化硅上直接外延生长的第III族氮化物半导体膜22的说明性衬底层。在室内温度下，由于半导体膜22的存在，碳化硅具有压缩应力，以及蓝宝石具有拉伸应力。通过调节这些层的相对厚度，可以调节半导体膜22中存在的拉伸/压缩应力量。例如，对于在室内温度下经受拉伸应力的半导体膜22(诸如氮化铝)，蓝宝石层的厚度可以大于碳化硅层的厚度以减小半导体膜22中的拉伸应力。
除控制形变以外，复合衬底10A、10B的实施例可以配置为在一个或者多个半导体膜22生长期间管理拉伸应力。例如，考虑生长期间外延生长的半导体膜22内产生的拉伸应力σf(例如，通过聚结小的成核岛)。由于半导体膜22与复合衬底10A、10B的热膨胀系数的差，因此在生长之后，可以通过管理半导体膜22中存在的热应力至少部分地平衡这些拉伸应力。可以通过下列公式计算这些热应力：σT＝Ee(αe-αc)ΔT，其中Ee是半导体膜22的双轴模量；αe是半导体膜22的热膨胀系数；αc是复合衬底10A、10B的热膨胀系数；以及ΔT是生长温度(例如，在生长开始时)与室内温度之间的温度差；以及其中σT＜0指示压缩应力以及σT＞0指示拉伸应力。
在实施例中，为了管理外延膜22内的应力，异质结构20可以配置为使得：
σf+σT＝σf+Ee(αe-αc)ΔT→0。
该方程式可以用于将复合衬底10A、10B的热膨胀系数计算为：
如该方程式指示的，缺少拉伸应力σf,αc＝αe。
考虑具有两个衬底层12A、12B的复合衬底10A，每单位长度的总力可以计算为：σ1h1+σ2h2＝0,,其中σ1和σ2是衬底层12A、12B中的每一个的热应力以及h1和h2是衬底层12A、12B中的每一个的厚度。给定衬底层12A、12B的热应力σi可以计算为：σi＝Ei(∈-αiΔT)，其中∈是复合衬底10A的应变并且可以计算为其中l是复合衬底10A的横向长度(例如，圆形晶片的半径)；以及Δl是由于施加的应力导致的长度变化。
在实施例中，复合热膨胀系数可以定义为：αcΔT＝∈，其意味着对于具有两个衬底层12A、12B的复合衬底10A：E1(αc-α1)h1+E2(αc-α2)h2＝0。使用该方程式，复合热膨胀系数的表达式是：
αc＝(E1α1h1+E2α2h2)/(E1h1+E2h2).
将该表达式与下列表达式组合：
可以对于具有热膨胀系数α1和α2和双轴模量E1和E2的给定材料组推导出衬底层12A、12B的相对厚度h1和h2，以平衡(例如，减小)半导体膜22内的给定张力σf。
此处描述的用于两层复合衬底10A的方案可以容易地一般化以用于具有任何数量的层的复合衬底，该任何数量的层具有可变热系数和机械系数。在此程度上，图3示出了根据实施例包括任意数量(例如，四个或者更多个)衬底层12A-12n的说明性复合衬底10C的示意图。可以使用下列说明性一般化公式选择衬底层12A-12n的相对厚度：
在实施例中，例如，当半导体膜22(图2)的热膨胀系数是生长温度的函数时，包括多个层12A-12n的复合衬底10C可以用于定制复合衬底10C的热性质和/或机械性质。例如，对于包括n个不同衬底层12A-12n的复合衬底10C，该不同衬底层中的每一个具有不同于其它衬底层12A-12A中的一个或者多个的热性质和机械性质，可以选择总共n个厚度参数，每个衬底层12A-12n一个。对于要为温度的n个不同的值(例如，在生长期间利用的n个不同温度和/或在冷却期间的关键温度点)优化αc(T)的情况，利用包括多个衬底层12A-12n的复合衬底10C可以是有益的。
在说明性实施例中，此处描述的衬底10C的复合热膨胀系数作为室内温度和/或工作温度与最高外延生长温度之间的温度范围中的温度的函数而变化，该复合热膨胀系数被选择为减小当在室内温度或者工作温度下测量时外延生长的半导体膜22(图2)的拉伸应力。通常，在温度范围内的复合热膨胀系数的优化可以表示为：
其中选择αc(T)以最小化σ。在实施例中，针对室内温度与最高外延生长温度之间的温度范围中间隔的多个温度的复合热膨胀系数可以选择为基本上与针对对应温度中的每一个的半导体膜22的热膨胀系数αf匹配(例如，在+/-10％内)。可选地，复合热膨胀系数可以选择为基本上与在室内温度下的半导体膜22的热膨胀系数αf匹配(例如，在+/-10％内)。在每个情况下，复合衬底10C的复合热膨胀系数的选择受到保持完整的复合衬底10C的约束。例如，复合衬底10C可以配置为能够承受衬底层12A-12n内生成的应力，而不会产生大量(例如，任何)的裂缝。
如此处讨论的，可以使用任何解决方案刚性地附接两个衬底层12A-12n。例如，可以利用传统晶片接合技术。类似地，如图1所示，可以在要刚性附接的两个衬底层的表面之间涂敷粘合剂14。另外，图4示出了根据实施例的说明性复合衬底10D的示意图。在这种情况下，复合衬底10D包括以顺序方式彼此刚性附接的三个衬底层12F-12H。在这种情况下，示出了包括不均匀表面16A、16B(例如，数量级为1至10微米)的衬底层12F、12G，该衬底层已经进行了图案化、粗糙化等等，并且随后使用粘合剂14刚性地附接。
可以使用任何解决方案形成不均匀表面16A、16B。例如，可以通过衬底蚀刻形成不均匀表面16A、16B。在这种情况下，可以在具有开口的衬底12F、12G的表面上涂敷掩模(诸如阳极化的氧化铝)，该开口是衬底12F、12G将要蚀刻的位置。在蚀刻完成之后，可以使用任何解决方案将掩模从衬底12F、12G的不均匀表面16A、16B去除。可选地，机械解决方案(诸如打磨衬底)可以用于使不均匀表面16A、16B(例如，以非周期方式)粗糙化。
不均匀表面16A、16B可以配置为提供一个或者多个益处。例如，与当表面基本上均匀时提供的刚性附接相比，不均匀表面16A、16B可以提供衬底层12F、12G的更横向刚性附接。在实施例中，不均匀表面16A、16B可以包括开口和柱，该开口和柱基本上与另一个不均匀表面16A、16B上的柱和开口对齐以提供两个衬底层12F、12G的横向刚性附接。另外，不均匀表面16A、16B可以配置为影响通过衬底层12F、12G之间的接口的辐射的传播。例如，不均匀表面16A、16B可以配置为例如通过形成光子晶体等等提供辐射的波导。
应当理解，复合衬底10D和不均匀表面16A、16B仅说明根据本发明可以利用的各种复合衬底10D和一个或者多个不均匀表面16a、16B。例如，当复合衬底10D包括三个或者更多个衬底层12F-12H时，衬底层12F-12H的接口中的一个或者多个的任何组合可以包括一个或者多个不均匀表面。此外，每个不均匀表面16A、16B的形成可以利用与一个或者多个不均匀表面16A、16B中的另一个的形成利用的解决方案相似或者不同的解决方案，并且配置为向衬底层12F-12H之间的对应接口提供不同的益处集合。
更进一步地，应当理解，可以使用任何解决方案对此处描述的复合衬底10A-10D的外表面进行图案化。例如，可以使用任何解决方案以便于高质量外延膜生长的方式对将要执行外延生长的表面进行图案化。类似地，可以对要从对应器件(例如，LED)发射辐射通过的表面进行图案化以便于辐射从复合衬底10A-10D更高效地传播到周围气氛中。
可以利用此处描述的复合衬底10A-10D制造各种类型的电子器件和光电子器件中的任何一个。在实施例中，器件是发射器件，诸如LED、激光二极管等等。在此程度上，图5示出了根据实施例的说明性发射器件40的示意图。在另一个实施例中，器件是晶体管(诸如，场效应晶体管等等)。在此程度上，图6示出了根据实施例的说明性晶体管42的示意图。在每个情况下，器件40、42的各种层在复合衬底10上外延地生长。随后，可以执行另外的处理以例如形成触点、电极等等。应当理解，针对器件40、42示出的层构造仅是说明性的，并且器件40、42的实施例可以包括各种可选的层构造，包括附加的和/或可选地配置的结构等等。
在一个实施例中，本发明提供了设计和/或制造电路的方法，该电路包括如此处描述的设计和制造的器件中的一个或者多个。在此程度上，图7示出了根据实施例用于制造电路126的说明性流程图。最初，如此处描述的，用户可以利用器件设计系统110生成用于半导体器件的器件设计112。器件设计112可以包括程序代码，该程序代码可以由器件制造系统114使用以根据由器件设计112限定的特性生成一组物理器件116。类似地，可以向电路设计系统120提供器件设计112(例如，作为供电路使用的可用组件)，用户可以利用该电路设计系统120生成电路设计122(例如，通过将一个或者多个输入和输出连接至电路中包括的各种器件)。如此处描述的，电路设计122可以包括程序代码，该程序代码包括设计的器件。在任何情况下，可以向电路制造系统124提供电路设计122和/或一个或者多个物理器件116，该电路制造系统124可以根据电路设计122生成物理电路126。如此处描述的，物理电路126可以包括设计的一个或者多个器件116。
在另一个实施例中，如此处描述的，本发明提供用于设计半导体器件116的器件设计系统110和/或用于制造半导体器件116的器件制造系统114。在这种情况下，如此处描述的，系统110、114可以包括通用计算设备，对该通用计算设备进行编程以实现设计和/或制造半导体器件116的方法。类似地，本发明的实施例提供用于设计电路126的电路设计系统120和/或用于制造电路126的电路制造系统124，该电路126包括如此处所述设计和/或制造的至少一个器件116。在这种情况下，如此处描述的，系统120、124可以包括通用计算设备，对该通用计算设备进行编程以实现设计和/或制造包括至少一个半导体器件116的电路126的方法。
在又另一个实施例中，本发明提供安装在至少一个计算机可读介质中的计算机程序，当该计算机程序执行时，使能计算机系统实现设计和/或制造如此处描述的半导体器件的方法。例如，计算机程序可以使能器件设计系统110生成如此处描述的器件设计112。在此程度上，计算机可读介质包括程序代码，该程序代码当由计算机系统执行时实现此处描述的过程中的一些或者全部。应当理解，术语"计算机可读介质"包括当前已知或者以后开发的表达的任何类型的有形介质中的一个或者多个，可以由计算设备从所述有形介质感知、再现或者以其它方式传递储存的程序代码副本。
在另一个实施例中，本发明提供用于提供程序代码副本的方法，该程序代码当由计算机系统执行时实现此处描述的过程中的一些或者全部。在这种情况下，计算机系统可以处理程序代码的副本以针对在第二不同位置处的接收生成和传输一组数据信号，该组数据信号具有以这种方式设置和/或改变的其特征中的一个或者多个，由此对该组数据信号中的程序代码副本进行编码。类似地，本发明的实施例提供得到实现此处描述的过程中的一些或者全部的程序代码的副本的方法，该方法包括：计算机系统接收此处描述的数据信号集并且将数据信号集转换成安装在至少一个计算机可读介质中的计算机程序的副本。在任一情况下，可以使用任何类型的通信链路传输/接收数据信号集。
在又另一个实施例中，如此处描述的，本发明提供生成用于设计半导体器件的器件设计系统110和/或用于制造半导体器件的器件制造系统114的方法。在这种情况下，可以获得计算机系统(例如，产生，维持，使可供使用等等)并且可以获得(例如，产生、购买、使用、修改等等)并且部署到计算机系统的用于执行此处描述的过程的一个或者多个组件。在此程度上，部署可以包括下列中的一个或者多个：(1)将程序代码安装在计算设备上；(2)将一个或者多个计算设备和/或I/O设备添加至计算机系统；(3)并入和/或修改计算机系统以使其能够执行此处描述的过程；等等。
为了例示和描述起见，已经提供了本发明各种方面的上述描述。它并不旨在穷举或者将本发明限制于所公开的精确形式，并且显而易见地，可以进行许多修改和变型。可以对本领域技术人员显而易见的这种修改和变型包括在如由所附权利要求限定的本发明范围内。

Claims (19)

1.一种制造异质结构的方法，所述方法包括：
获得包括多个衬底层的复合衬底，其中所述多个衬底层包括由具有第一热膨胀系数的第一材料制成的第一衬底层和由具有第二热膨胀系数的第二材料制成的第二衬底层，所述第二热膨胀系数不同于所述第一热膨胀系数，其中所述获得包括根据以下条件来选择所述多个衬底层中的每一个衬底层的相对厚度：
其中Ei是衬底层的双轴模量，hi是衬底层的厚度，αi是衬底层的热膨胀系数，以及αc是所述复合衬底的复合热膨胀系数；以及
在所述复合衬底上外延地生长具有第三热膨胀系数的半导体层，其中所述第三热膨胀系数大于或等于所述第一热膨胀系数并且小于或者等于所述第二热膨胀系数，并且其中对所述复合衬底的所述复合热膨胀系数进行选择以减小在下列温度中的至少一个处的所述半导体层内的拉伸应力量：针对使用所述异质结构制造的器件的工作温度或者室内温度，其中所述复合衬底的所述复合热膨胀系数根据以下条件来选择：
其中σ是拉伸应力，E是所述复合衬底的双轴模量，Tlow是室内测得的温度或者工作温度，Thigh是最高外延生长温度处的温度，αf(T)是温度T处的所述半导体层的热膨胀系数，αc(T)是温度T处的所述复合衬底的热膨胀系数，以及dT是Tlow和Thigh之间的差，并且其中αc(T)被选择为使σ最小化。
2.根据权利要求1所述的制造异质结构的方法，其中所述获得包括：将所述第一衬底层刚性地连接至所述第二衬底层。
3.根据权利要求2所述的制造异质结构的方法，其中所述刚性地连接包括将所述第一衬底层接合至所述第二衬底层。
4.根据权利要求2所述的制造异质结构的方法，其中所述刚性地连接包括下列中的至少一个：粗糙化或者蚀刻所述第一衬底层或者所述第二衬底层中的至少一个的表面。
5.根据权利要求1所述的制造异质结构的方法，其中所述获得包括：基于所述半导体层的材料选择用于所述第一衬底层的材料和用于所述第二衬底层的材料。
6.根据权利要求5所述的制造异质结构的方 法，其中用于所述第一衬底层的材料是碳化硅并且用于所述第二衬底层的材料是蓝宝石。
7.根据权利要求1所述的方法，其中将所述复合衬底的所述复合热膨胀系数选择为基本上与半导体膜的平均温度热膨胀系数匹配。
8.一种制造异质结构的方法，包括：
制造用于器件的异质结构，所述制造包括：
基于要在复合衬底上外延生长的半导体层的材料选择用于所述复合衬底的多个衬底层中的每一个的材料和厚度，其中所述选择包括选择用于具有第一热膨胀系数的第一衬底层的第一材料和用于具有不同于所述第一热膨胀系数的第二热膨胀系数的第二衬底层的第二材料，其中选择所述厚度包括根据以下条件来选择所述多个衬底层中的每一个衬底层的相对厚度：
其中Ei是衬底层的双轴模量，hi是衬底层的厚度，αi是衬底层的热膨胀系数，以及αc是所述复合衬底的复合热膨胀系数，其中所述半导体层的所述材料的第三热膨胀系数大于或等于所述第一热膨胀系数并且小于或者等于所述第二热膨胀系数，并且其中所述复合衬底的所述复合热膨胀系数配置为减小在下列温度中的至少一个处的所述半导体层内的拉伸应力量：针对使用所述异质结构制造的器件的工作温度或者室内温度，其中所述复合衬底的所述复合热膨胀系数根据以下条件来选择：
其中σ是拉伸应力，E是所述复合衬底的双轴模量，Tlow是室内测得的温度或者工作温度，Thigh是最高外延生长温度处的温度，αf(T)是温度T处的所述半导体层的热膨胀系数，αc(T)是温度T处的所述复合衬底的热膨胀系数，以及dT是Tlow和Thigh之间的差，并且其中αc(T)被选择为使σ最小化；
制造包括所述多个衬底层的所述复合衬底，其中所述复合衬底的一部分包括衬底层的层压结构，所述层压结构关于所述复合衬底的中平面对称；以及
在所述复合衬底上外延地生长所述半导体层。
9.根据权利要求8所述的制造异质结构的方法，还包括：使用所述异质结构制造所述器件。
10.根据权利要求8所述的制造异质结构的方法，其中所述器件是下列中的一个：发射器件或者晶体管。
11.根据权利要求8所述的制造异质结构的方法，其中所述制造所述复合衬底包括：以顺序方式刚性地连接所述多个衬底层。
12.根据权利要求11所述的制造异质结构的方法，其中所述刚性地连接包括：将所述多个衬底层中的两个衬底层彼此接合。
13.根据权利要求11所述的制造异质结构的方法，其中所述刚性地连接包括下列中的至少一个：粗糙化或者蚀刻所述多个衬底层中的至少一个的表面。
14.根据权利要求8所述的制造异质结构的方法，其中所述复合衬底的所述复合热膨胀系数配置为基本上与半导体膜的平均温度热膨胀系数匹配。
15.一种异质结构，包括：
包括多个衬底层的复合衬底，其中所述多个衬底层包括由具有第一热膨胀系数的第一材料制成的第一衬底层和由具有第二热膨胀系数的第二材料制成的第二衬底层，所述第二热膨胀系数不同于所述第一热膨胀系数，其中所述多个衬底层中的每一个衬底层的相对厚度符合以下条件：
其中Ei是衬底层的双轴模量，hi是衬底层的厚度，αi是衬底层的热膨胀系数，以及αc是所述复合衬底的复合热膨胀系数；
至少将所述第一衬底层附接至所述第二衬底层的接合材料，其中所述接合材料的折射率符合以下中的一者：与所述第一衬底层的折射率或所述第二衬底层的折射率匹配，或者介于所述第一衬底层的折射率和所述第二衬底层的折射率之间；以及
直接在所述复合衬底上外延地生长的所述复合衬底上的具有第三热膨胀系数的半导体层，其中所述第三热膨胀系数大于或等于所述第一热膨胀系数并且小于或者等于所述第二热膨胀系数，并且其中所述复合衬底的所述复合热膨胀系数基本上与半导体膜的平均温度热膨胀系数匹配，其中所述复合衬底的所述复合热膨胀系数符合以下条件：
其中σ是拉伸应力，E是所述复合衬底的双轴模量，Tlow是室内测得的温度或者工作温度，Thigh是最高外延生长温度处的温度，αf(T)是温度T处的所述半导体层的热膨胀系数，αc(T)是温度T处的所述复合衬底的热膨胀系数，以及dT是Tlow和Thigh之间的差，并且其中αc(T)被选择为使σ最小化。
16.根据权利要求15所述的异质结构，其中所述多个衬底层通过所述接合材料以顺序方式刚性地连接。
17.根据权利要求15所述的异质结构，其中所述衬底层中的至少一个的接合表面是不均匀的。
18.根据权利要求15所述的异质结构，其中所述复合衬底包括碳化硅衬底层和蓝宝石衬底层。
19.根据权利要求18所述的异质结构，其中所述半导体层是氮化铝。
CN201510170384.6A 2014-04-10 2015-04-10 复合衬底 Active CN104979440B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461978185P 2014-04-10 2014-04-10
US201461978184P 2014-04-10 2014-04-10
US61/978,184 2014-04-10
US61/978,185 2014-04-10

Publications (2)

Publication Number Publication Date
CN104979440A CN104979440A (zh) 2015-10-14
CN104979440B true CN104979440B (zh) 2019-01-18

Family

ID=54265774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510170384.6A Active CN104979440B (zh) 2014-04-10 2015-04-10 复合衬底

Country Status (3)

Country Link
US (2) US9691680B2 (zh)
CN (1) CN104979440B (zh)
WO (1) WO2015157589A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015157589A1 (en) 2014-04-10 2015-10-15 Sensor Electronic Technology, Inc. Structured substrate
WO2016109616A1 (en) 2014-12-30 2016-07-07 Sensor Electronic Technology, Inc. Strain-control heterostructure growth
US10026872B2 (en) 2015-06-05 2018-07-17 Sensor Electronic Technology, Inc. Heterostructure with stress controlling layer
FR3042647B1 (fr) * 2015-10-20 2017-12-01 Soitec Silicon On Insulator Structure composite et procede de fabrication associe
CN105405945A (zh) * 2015-10-28 2016-03-16 聚灿光电科技股份有限公司 一种复合衬底及利用其制备GaN基LED的方法
US10923619B2 (en) 2016-06-01 2021-02-16 Sensor Electronic Technology, Inc. Semiconductor heterostructure with at least one stress control layer
US10677836B2 (en) 2016-12-29 2020-06-09 Sensor Electronic Technology, Inc. Optoelectronic device with semiconductor heterostructure and stress controlling structure to exert stress onto layers of the heterostructure
KR20200015535A (ko) * 2017-05-10 2020-02-12 쉐인 토마스 맥마흔 박막 결정화 방법
US10892381B2 (en) 2018-02-28 2021-01-12 Sensor Electronic Technology, Inc. Semiconductor structure with layer having protrusions
JP6953480B2 (ja) * 2019-07-31 2021-10-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US11393698B2 (en) * 2020-12-18 2022-07-19 STATS ChipPAC Pte. Ltd. Mask design for improved attach position

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060785A (en) * 1997-07-03 2000-05-09 Micron Technology, Inc. Method of improving alignment signal strength by reducing refraction index at interface of materials in semiconductors
CN100472749C (zh) * 2004-01-09 2009-03-25 S.O.I.Tec绝缘体上硅技术公司 具有确定热膨胀系数的衬底
CN103682007A (zh) * 2012-09-14 2014-03-26 台积固态照明股份有限公司 预切割硅衬底背面以在衬底正面上更好地生长iii-v化合物层

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313094A (en) * 1992-01-28 1994-05-17 International Business Machines Corportion Thermal dissipation of integrated circuits using diamond paths
US5324987A (en) * 1993-04-14 1994-06-28 General Electric Company Electronic apparatus with improved thermal expansion match
US6328796B1 (en) 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
US6497763B2 (en) 2001-01-19 2002-12-24 The United States Of America As Represented By The Secretary Of The Navy Electronic device with composite substrate
US7198671B2 (en) * 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
US7029951B2 (en) * 2003-09-12 2006-04-18 International Business Machines Corporation Cooling system for a semiconductor device and method of fabricating same
US6838702B1 (en) 2003-10-10 2005-01-04 Lambda Opto Technology Co., Ltd Light emitting diode
TW200419832A (en) 2004-04-16 2004-10-01 Uni Light Technology Inc Structure for increasing the light-emitting efficiency of a light-emitting device
KR100593937B1 (ko) 2005-03-30 2006-06-30 삼성전기주식회사 Ｓｉ기판을 이용한 ＬＥＤ 패키지 및 그 제조방법
KR100716790B1 (ko) 2005-09-26 2007-05-14 삼성전기주식회사 질화갈륨계 반도체 발광소자 및 그 제조방법
US8080833B2 (en) 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
CN201829527U (zh) 2010-05-31 2011-05-11 景德镇正宇奈米科技有限公司 具蜂巢状辐射散热装置的发光二极管结构
CN102339798B (zh) 2010-07-22 2014-11-05 展晶科技(深圳)有限公司 复合式基板、氮化镓基元件及氮化镓基元件的制造方法
WO2012032915A1 (ja) 2010-09-10 2012-03-15 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
FI20115255A0 (fi) 2011-03-14 2011-03-14 Optogan Oy Yhdistelmäpuolijohdesubstraatti, puolijohdelaite, ja valmistusmenetelmä
KR20140047070A (ko) 2011-06-15 2014-04-21 센서 일렉트로닉 테크놀로지, 인크 역전된 대면적 광 추출 구조들을 갖는 디바이스
CA2883101A1 (en) 2011-09-06 2013-03-14 Trilogy Environmental Systems Inc. Hybrid desalination system
US8686430B2 (en) * 2011-09-07 2014-04-01 Toshiba Techno Center Inc. Buffer layer for GaN-on-Si LED
US9219144B2 (en) 2012-08-10 2015-12-22 Infineon Technologies Austria Ag Semiconductor device including a trench in a semiconductor substrate and method of manufacturing a semiconductor device
WO2015157589A1 (en) 2014-04-10 2015-10-15 Sensor Electronic Technology, Inc. Structured substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6060785A (en) * 1997-07-03 2000-05-09 Micron Technology, Inc. Method of improving alignment signal strength by reducing refraction index at interface of materials in semiconductors
CN100472749C (zh) * 2004-01-09 2009-03-25 S.O.I.Tec绝缘体上硅技术公司 具有确定热膨胀系数的衬底
CN103682007A (zh) * 2012-09-14 2014-03-26 台积固态照明股份有限公司 预切割硅衬底背面以在衬底正面上更好地生长iii-v化合物层

Also Published As

Publication number Publication date
US20150295155A1 (en) 2015-10-15
US9646911B2 (en) 2017-05-09
CN104979440A (zh) 2015-10-14
WO2015157589A1 (en) 2015-10-15
US9691680B2 (en) 2017-06-27
US20150295127A1 (en) 2015-10-15

Similar Documents

Publication Publication Date Title
CN104979440B (zh) 复合衬底
CN101901752B (zh) 半导体层积结构体的制造方法
TW457552B (en) Method for producing high quality heteroepitaxial growth using stress engineering and substrates
US6602613B1 (en) Heterointegration of materials using deposition and bonding
BR0316636A (pt) Gabarito
US7510906B2 (en) Diamond substrate and method for fabricating the same
CN1723543A (zh) 通过装配受力结构实现一复合结构的方法
WO2010027230A3 (ko) 질화물 박막 구조 및 그 형성 방법
CN108598234A (zh) 一种降低SiC衬底上GaN薄膜内张应力的外延结构及其制备方法
US8481408B2 (en) Relaxation of strained layers
TW200705712A (en) Method of producing nitride-based semiconductor device, and light-emitting device produced thereby
JP2014057020A (ja) 窒化物半導体装置及びその作製条件特定方法
CN103943731B (zh) 一种提高氮化物led外延片发射波长均匀性的生长方法
KR20160008339A (ko) 기판 구조, 그 형성방법, 및 이를 이용한 질화물 반도체 제조방법
KR101094403B1 (ko) 휨이 감소된 사파이어/질화갈륨 적층체
CN105226029B (zh) 具压应力之硅基板及其制造方法
CN105914272A (zh) 一种发光二极管外延片及其制备方法
WO2003021012A1 (fr) Procede de production de cristal semiconducteur
CN109728138B (zh) 氮化铝自支撑衬底及其制备方法
TW201535522A (zh) 調變半導體薄膜應力的方法
WO2009020023A1 (ja) 出力調整方法、シリコンエピタキシャルウェーハの製造方法、及びサセプタ
CN102412356B (zh) 外延基板
CN105914128B (zh) 半导体模板及其制造方法
JP2003121666A (ja) 導波路型光デバイスおよびその製造方法
CN102817074B (zh) 基于原位应力控制的iii族氮化物厚膜自分离方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant