CN103682007A - 预切割硅衬底背面以在衬底正面上更好地生长iii-v化合物层 - Google Patents

预切割硅衬底背面以在衬底正面上更好地生长iii-v化合物层 Download PDF

Info

Publication number
CN103682007A
CN103682007A CN201310003794.2A CN201310003794A CN103682007A CN 103682007 A CN103682007 A CN 103682007A CN 201310003794 A CN201310003794 A CN 201310003794A CN 103682007 A CN103682007 A CN 103682007A
Authority
CN
China
Prior art keywords
substrate
iii
silicon substrate
layer
compounds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310003794.2A
Other languages
English (en)
Inventor
李镇宇
林忠宝
夏兴国
郭浩中
徐慧君
黄信杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epistar Corp
Original Assignee
Chip Star Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chip Star Ltd filed Critical Chip Star Ltd
Publication of CN103682007A publication Critical patent/CN103682007A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0218—Substrates comprising semiconducting materials from different groups of the periodic system than the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种装置。该装置包括具有正面和与正面相对的背面的衬底。该衬底包括从衬底背面形成的多个开口。从平面图上观看时，这些开口共同限定衬底背面上的图案。在一些实施例中，衬底是硅衬底或者是碳化硅衬底。硅衬底与开口垂直对齐的部分的竖直尺寸在约100微米至约300微米的范围内变化。在硅衬底的正面上方形成有III-V族化合物层。该III-V族化合物层是发光二极管(LED)、激光二极管(LD)以及高电子迁移率晶体管(HEMT)中一种的部件。本发明还提供了预切割硅衬底背面以在衬底正面上更好地生长III-V化合物层。

Description

预切割硅衬底背面以在衬底正面上更好地生长III-V化合物层
技术领域
本发明通常涉及III-V族化合物器件，更具体地，涉及改进在衬底上生长的III-V族化合物层。
背景技术
近年来，半导体工业经历了快速增长。半导体材料和设计方面的技术改进制造了用于不同目的的各种类型的器件。制造的这些器件的一些类型可能需要在衬底上形成一个或多个III-V族化合物层，例如，在衬底上形成氮化镓。使用III-V族化合物的器件可以包括发光二极管(LED)器件、激光二极管(LD)器件、射频(RF)器件、高电子迁移率晶体管(HEMT)器件和/或高功率半导体器件。
传统上，制造者已经在蓝宝石衬底上形成III-V族化合物层。然而，蓝宝石衬底非常昂贵。因此，一些制造者已经试着在更便宜的硅衬底上形成III-V族化合物层。然而，由于III-V族化合物层和硅衬底之间的晶格常数不匹配以及不同的热膨胀系数，在硅衬底上形成III-V族化合物层的现有方法会导致晶圆缺陷(例如，开裂缺陷)或者生产质量低的III-V族化合物层。
因此，虽然在硅衬底上形成III-V族化合物层的现有方法通常已经足以满足它们预期的目的，但是它们不能在每一个方面都完全满足要求。从而，需要继续探索在硅衬底上生长高质量III-V族化合物层而没有诸如开裂等缺陷的方法。
发明内容
为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种器件，包括：衬底，具有第一表面和与所述第一表面相对的第二表面，其中，所述衬底包括从所述第二表面朝所述第一表面延伸的多个凹槽，并且从所述凹槽的底面至所述衬底的所述第一表面的距离在约100微米至约300微米的范围内；以及III-V族化合物层，形成在所述衬底的所述第一表面上方。
在该器件中，所述III-V族化合物层是发光二极管(LED)、激光二极管(LD)和高电子迁移率晶体管(HEMT)中的一种的一部分。
在该器件中，所述衬底是硅衬底或碳化硅衬底。
在该器件中，所述III-V族化合物层直接形成在所述硅衬底的所述第一表面上。
在该器件中，所述凹槽具有基本相同的形状或尺寸。
在该器件中，布置所述多个凹槽，使得从上往下看时，所述衬底的所述第二表面具有预定图案。
在该器件中，所述预定图案是交叉矩形图案、交叉三角形图案、同心圆图案、多孔图案、多杆图案以及放射状图案中的一种。
在该器件中，所述凹槽包括沟槽宽度均在大约10微米至大约100微米范围内的细长沟槽。
根据本发明的另一方面，提供了一种装置，包括：硅衬底，具有正面和与所述正面相对的背面，其中，所述硅衬底包括从所述硅衬底的所述背面形成的多个开口，从上往下看时，所述开口共同限定所述硅衬底的所述背面上的图案，并且所述硅衬底与所述开口垂直对齐的部分的竖直尺寸在约100微米至约300微米的范围内变化；以及III-V族化合物层，形成在所述硅衬底的所述正面上方，所述III-V族化合物层是发光二极管(LED)、激光二极管(LD)和高电子迁移率晶体管(HEMT)中的一种的部件。
在该装置中，所述III-V族化合物层从所述正面与所述硅衬底物理接触。
在该装置中，所述开口具有基本类似的形状或尺寸。
在该装置中，由所述硅衬底的所述背面上的开口限定的图案是交叉矩形图案、交叉三角形图案、同心圆图案、多孔图案、多杆图案以及放射状图案中的一种。
在该装置中，所述器件包括将所述LED用作其光源的照明模块。
在该装置中，每个所述开口的水平尺寸均在约10微米至约100微米的范围内。
根据本发明的又一方面，提供了一种在衬底上生长III-V族化合物材料的方法，所述方法包括：在衬底的背面形成多个开口，从上往下看时，所述开口共同限定所述衬底的所述背面上的图案；以及此后通过外延工艺在所述衬底的正面上方生长所述III-V族化合物层。
该方法进一步包括：在所述衬底的所述正面上方形成发光二极管(LED)、激光二极管(LD)和高电子迁移率晶体管(HEMT)中的一种，其中，所述III-V族化合物层是所述LED、所述LD和所述HEMT中的一种的一部分。
在该方法中，所述衬底为硅衬底，并且实施生长所述III-V族化合物层，使得在所述硅衬底的所述正面上直接外延生长所述III-V族化合物层。
该方法进一步包括：在生长所述III-V族化合物层之前，在硫酸(H2SO4∶H2O2)溶液中煮所述硅衬底；以及此后在氢氟酸(HF)溶液中浸泡所述硅衬底。
在该方法中，形成所述多个开口包括：以使所述衬底没有开口的剩余部分的厚度在约100微米至约300微米的范围内并且每个所述开口的横向尺寸在约10微米至约100微米的范围内的方式，在所述衬底中蚀刻或者激光切割所述开口。
在该方法中，所述图案包括交叉矩形图案、交叉三角形图案、同心圆图案、多孔图案、多杆图案以及放射状图案中的一种。
附图说明
当结合附图进行阅读时，根据下面详细描述可以更好地理解本发明的多个方面。应该强调的是，根据工业中的标准实践，各种部件没有被按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增加或减少。
图1至图2是根据本发明的多方面的处理过的示例性衬底的示意性部分截面侧视图；
图3至图8是根据本发明的多方面的处理过的衬底背面的示意性平面图；
图9至图11是根据本发明的多方面的示例性发光二极管(LED)的示意性部分截面侧视图；
图12是根据本发明的多方面的示例性LED照明装置的示意性部分截面侧视图；
图13是根据本发明的多方面包括图12的LED照明装置的照明模块的示意图；
图14是根据本发明的多方面的示例性激光二极管(LD)的示意性部分截面侧视图；
图15是根据本发明的多方面的示例性高电子迁移率晶体管(HEMT)的示意性的部分截面侧视图；以及
图16是根据本发明的多方面的示出处理衬底以改进在其上生长的一个或多个III-V族化合物层的质量的方法的流程图。
具体实施方式
以下发明内容提供了用于实现本发明的不同特征的多种不同实施例或实例。以下将描述部件和布置的特定实例以简化本发明。当然，这些仅是实例并且不旨在限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括以直接接触的方式形成第一部件和第二部件的实施例，也可以包括其他部件可以形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。而且，为了方便，使用术语“顶部”、“底部”、“在......下方”、“在......上方”等，其并不意味着将实施例的范围限制于任何特定方向。为了简化说明以及清楚起见，可以以不同的比例任意绘制各种部件。另外，本发明可以在多个实例中重复参考符号和/或字符。这种重复用于简化和清楚的目的，并且其本身并没有规定所述多个实施例和/或结构之间的关系。
随着半导体制造技术继续发展，已经将III-V族化合物材料用于制造各种器件，诸如，发光二极管(LED)器件、射频(RF)器件、高电子迁移率晶体管(HEMT)器件和/或高功率半导体器件。III-V族化合物材料包括含有来自元素周期表的“III”族(或系)的元素以及来自元素周期表的“V”族(或系)的其他元素的化合物。例如，III族元素可以包括硼、铝、镓、铟和钛，并且V族元素可以包括氮、磷、砷、锑和铋。
传统上，在蓝宝石衬底上生长III-V族化合物材料。然而，蓝宝石衬底非常昂贵。相比而言，硅衬底较便宜并且多年来已经用作在其上形成有半导体器件的衬底。因此，期望使用硅衬底作为生长III-V族化合物材料的衬底。可惜的是，在III-V族化合物材料和硅衬底之间存在着显著的晶格不匹配问题。此外，III-V族化合物材料和硅衬底也具有不同的热膨胀系数(CTE)。至少部分由于晶格不匹配和不同的CTE，在硅衬底和形成在其上的III-V族化合物层之间会产生应力或应变。这种应力或应变会导致III-V族化合物层生长困难和/或在制造期间产生开裂。一些现有的方法尝试解决这些问题，这些问题包括不能充分防止诸如开裂等的缺陷，并且/或者可以导致在硅衬底上生长的III-V族化合物材料的质量劣化。
根据本发明的多方面，下面描述的是在缺陷基本减少的衬底上形成高质量的III-V族化合物层的方法。
参照图1，示出了衬底20的示意性部分截面侧视图。在本实施例中，衬底20是硅衬底。在其他实施例中，衬底20可以是碳化硅衬底、砷化镓衬底或再结合衬底。对于下面的讨论，衬底20是指硅衬底，但是可以理解，本发明的概念也可以应用于碳化硅衬底、砷化镓衬底或再结合衬底。
硅衬底20是晶圆的一部分。多年来，硅晶圆已经用于半导体制造中并且其非常便宜。因此，期望能够在硅晶圆上生长III-V族化合物层。如图1所示，硅衬底20具有正面(或正面)22和背面24(或背面)。例如，通过外延生长工艺在硅衬底20的正面22上方形成III-V族化合物层(和其他层)。
现在参照图2，在硅衬底20的正面22上外延生长III-V族化合物层之前，硅衬底20的背面24经过加工处理。在多个实施例中，硅衬底20的背面处理包括在硅衬底20的背面24中形成多个凹槽(也称为开口或沟槽)30。该背面处理也可以称为背面预切割。在一些实施例中，通过激光加工形成凹槽30。在另一些实施例中，可以通过诸如蚀刻工艺的光刻工艺来形成凹槽30。在俯视图中，凹槽30形成为诸如正方形图案、交叉图案(其可以包括交叉矩形或者交叉三角形)、同心圆图案、放射状图案、孔或者杆状图案或者其他合适图案的图案。图3至图8中示出了一些这样的图案的俯视图。在一些实施例中，凹槽30具有基本相同或基本相似的形状或尺寸。
再次参考图2，在用于在衬底20的正面22上形成层的多个外延生长工艺期间，凹槽30有效地形成用于衬底膨胀或收缩的缓冲件。这些工艺可以具有变化的工艺温度，并且，也可以在这些工艺的一些工艺之间冷却衬底20。这些不同的温度可以导致衬底20膨胀或收缩，从而对形成在衬底20的正面22上的层引入应力。由于凹槽30位于适当的位置，衬底20具有更多用于膨胀或收缩的空间，从而减少了施加给形成在正面22上的层的应力的量。
衬底20位于相邻凹槽30之间的部分具有横向尺寸(或宽度)40。在一些实施例中，横向尺寸40小于约100微米(μm)。选择横向尺寸40的范围，使得衬底20的剩余部分(即，在其中形成凹槽30之后)仍旧具有横向收缩或膨胀的空间而不会产生作用于稍后在衬底20的正面22上生长的外延层的不适当应力。
此外，衬底20的剩余部分具有纵向尺寸(厚度)50，其被定义为从衬底20的正面(面对正面22的表面)到凹槽30的底部的距离。在一些实施例中，纵向尺寸50在约100μm至约300μm的范围内。选择该纵向尺寸50的范围，使得衬底20的剩余部分仍然可以提供用于在衬底20的正面22上生长外延层的足够的机械支撑。
现在，将参考图3至图8更详细地讨论凹槽30和用于多种凹槽图案的衬底20的具体几何结构，其中，图3至图8示出了平面图(也称为俯视图的鸟瞰图)。在下面所讨论的实施例中，凹槽30也可以称为划线。
在图3所示的实施例中，凹槽30限定衬底20的背面24上的交叉矩形图案。换句话说，凹槽30被布置为穿过衬底20的背面24的多个相交的沟槽或“线”。在该实施例中，相交的凹槽30基本上彼此垂直。因此，衬底20的背面24被分成多个“岛状”矩形20A。在图3所示的平面图中，矩形具有水平尺寸40A和竖直尺寸40B。应该理解，水平尺寸40A和竖直尺寸40B两者都是上述以及图2中所示的横向尺寸40的表现形式。在一些实施例中，水平尺寸40A和竖直尺寸40B两者都在从约1μm到约100μm的范围内。凹槽30也具有限定凹槽的“宽度”的尺寸60。在一些实施例中，凹槽的尺寸60在约10μm至约100μm的范围内。
在图4所示的实施例中，凹槽30限定衬底20背面24上的同心圆图案。换句话说，凹槽30被布置为衬底20背面22上的多个圆，其中，较小的圆位于较大的圆中，该较大的圆位于更大的圆中等。这些圆与相邻圆以间距40C间隔开，该间距40C也是上述以及在图2中所示的横向尺寸40的表现形式。在一些实施例中，间距40C在约1μm至约100μm的范围内。圆也均具有“线宽”，该线宽与上面描述的限定凹槽30的“宽度”的尺寸60相同。在一些实施例中，凹槽的线宽60在约10μm至约100μm的范围内。
在图5所示的实施例中，凹槽30限定衬底20背面24上的孔图案。换句话说，凹槽30被布置为衬底20背面22上的多个孔，在一些实施例中，这些孔可以基本上是圆形的。这些孔与相邻孔以间距40D间隔开，该间距40D也是上述以及在图2中所示的横向尺寸40的表现形式。在一些实施例中，间距40D在约1μm至约100μm的范围内。这些孔也均具有“直径”，该直径与上面描述的限定凹槽30的“宽度”的尺寸60相同。在一些实施例中，孔的直径60在约10μm至约100μm的范围内。
在图6所示的实施例中，凹槽30限定衬底20背面24上的杆图案。换句话说，以衬底的剩余部分20E形成多个杆的方式在衬底20背面24中形成凹槽30，在一些实施例中，这些杆可以基本上是圆形的。可以说，图5中所示的孔图案与图6中所示的杆图案是相反。换句话说，图5中的圆孔30由衬底20中的凹槽30形成，而图6中的圆杆是由衬底20本身的部分形成。这些杆与相邻的杆以间距60间隔开，该间距60与上面讨论的限定凹槽30的“宽度”的尺寸60相同。在一些实施例中，相邻杆之间的间距在约10μm至约100μm的范围内。这些杆20E也均具有直径40E，直径40E也是上述以及在图2中所示的横向尺寸40的表现形式。在一些实施例中，间距40E在约1μm至约100μm的范围内。
在图7所示的实施例中，凹槽30限定衬底20的背面24上的放射状图案。换句话说，凹槽30被布置为呈放射状地向外延伸穿过衬底20的背面24的多个沟槽。这些呈放射状延伸的沟槽中的每一个都与一个或多个其他呈放射状延伸的沟槽相交。因此，衬底20的背面24被分成多个“扇区”20F。这些扇区具有角度65。在一些实施例中，角度65在约1度和约90度之间的范围内。这些呈放射状延伸的沟槽也均具有“线宽”，线宽与上述讨论的限定凹槽30的“宽度”的尺寸60相同。在一些实施例中，凹槽的线宽60在约10μm至约100μm的范围内。
在图8所示的实施例中，凹槽30限定用于衬底20背面24的十字形交叉三角形图案。换句话说，凹槽30被布置为穿过衬底20背面24的多个相交的沟槽或“线”，以限定多个三角形20G。在图8所示的平面图中，三角形具有最大的尺寸40G。可以理解，最大的尺寸40G是上面讨论的以及图2中所示的横向尺寸40的表现形式。在一些实施例中，最大尺寸40G在约1μm至约100μm的范围内。凹槽30也具有限定凹槽的“宽度”的尺寸60。在一些实施例中，凹槽的线宽60在约10μm至约100μm的范围内。
图9至图11是用于几种类型的器件的示意性截面部分侧视图，其中，这些器件可以用于衬底背面预切割图案以帮助在衬底正面生长更好的III-V族化合物层。为了更好的理解本发明的发明概念，已经简化了图9至图11。
在图9中示出了水平LED器件70。水平LED70包括衬底20，如上所述，已经在衬底的背面24中形成了多个凹槽30。衬底20是硅晶圆的一部分。在某些实施例中，在实施任何外延生长工艺之前，通过在硫酸溶液(具有3∶1比率的H2SO4∶H2O2)中煮衬底20约15分钟来清洁衬底，然后，将其浸泡在氢氟酸溶液(具有1∶10比率的HF∶H2O)中约15秒以去除衬底20表面上形成的天然氧化物。在清洁工艺之后，硅衬底20被装入外延生长室中，并且在H2环境下被加热到在约1000摄氏度至约1150摄氏度的范围内的温度下约5到10分钟以去除表面钝化层。
然后，在衬底20的正面22上方形成缓冲层72。用外延生长工艺形成该缓冲层72。在一些实施例中，外延生长工艺具有小于约1200摄氏度的工艺温度。在某些实施例中，缓冲层72可以包括阶梯式铝(Al)缓变组分的(step aluminum(Al)grade-composition)缓冲材料，从而可以包括氮化铝(AlN)层和形成在AlN层上方的多个氮化铝镓(AlGaN)层，其中，AlGaN层的厚度随着它们离衬底20越远而逐渐增大，并且铝浓度随着AlGaN层离衬底越远而降低。于2012年2月17日提交的、名称为“METHOD OFGROWING A HIGH QUALITY III-V COMPOUND LAYER ON A SILICONSUBSTRATE(在硅衬底上生长高质量的III-V化合物层的方法)”的第13/398,954号美国专利申请(其中，代理人卷号证号2011-1496/48047.75)中更详细地描述了这样的缓冲层，其全部内容结合于此作为参考。
在缓冲层72上方形成第一氮化镓(GaN，一种III-V族化合物)层74。然后，在第一GaN层74上方形成AlN层76。然后，在AlN层76上方形成第二GaN层78。这些层74至78中的每一层均可以通过外延生长工艺形成。
接着，在第二GaN层78上方形成掺杂半导体层80。该掺杂半导体层80通过本领域公知的外延生长工艺形成。在所示的实施例中，掺杂半导体层80掺杂有诸如碳(C)或硅(Si)的n型掺杂剂。掺杂半导体层80包括III-V族化合物，在本实施例中，III-V族化合物为氮化镓。因此，掺杂半导体层80也可以称为nGaN层。在一些实施例中，nGaN层80的厚度在约2μm至约6μm的范围内。
在nGaN层80上方形成前置层(pre-layer)85。该前置层85可以包括多对氮化铟镓(InGaN)和氮化镓(GaN)，例如，在约15对和25对之间。In的含量可以在约0.1至约0.2的范围内。InGaN的厚度在约0.5nm至约2nm的范围内，以及GaN的厚度在约1nm至约3nm的范围内。
在前置层85上方形成多量子阱(MQW)层90。该MQW层90包括交替的(或循环的)有源材料(诸如，氮化镓和氮化铟镓(InGaN))的子层。例如，MQW层90可以包括许多氮化镓子层和许多氮化铟镓子层，其中，以交替或循环的方式形成氮化镓子层和氮化铟镓子层。在一个实施例中，MQW层90可以包括10个氮化镓子层和10个氮化铟镓子层，其中，在氮化镓子层上形成氮化铟镓子层，在氮化铟镓子层上形成另一氮化镓子层，以此类推。MQW中的每个子层的掺杂导电类型不同于其相邻子层的掺杂导电类型。即，以交替p和n方式掺杂MQW中的多个子层。发光效率取决于交替层的数量和它们的厚度。在一些实施例中，MQW层90的厚度在约90纳米(nm)至约200nm的范围内。在MQW层90的顶部，具有InAlGaN最后势垒层，其铝的含量介于0和1之间，铟的含量介于0和1之间，厚度介于约7nm和约25nm之间。InAlGaN最后势垒层可以被认为或被认为不是MQW层90的一部分并且本文中没有具体说明。
电子阻挡层100可以任选地形成在MQW层90上方。该电子阻挡层100帮助限制MQW层90中的电子空穴载流子再结合，从而可以提高MQW层90的量子效应并减少不期望带宽中的辐射。在一些实施例中，电子阻挡层100可以包括掺杂铟铝镓氮(InAlGaN)材料，并且掺杂剂可以包括诸如镁的p型掺杂剂。在一些实施例中，电子阻挡层100铝的含量介于0和1之间，铟含量介于0和1之间，并且厚度介于约10nm和约25nm之间。
在电子阻挡层100上方(因此和在MQW层90上方)形成掺杂半导体层110。通过本领域公知的外延生长工艺形成掺杂半导体层110。在一些实施例中，掺杂半导体层110掺杂有与掺杂半导体层80相反(不同)的导电类型的掺杂剂。因此，在掺杂半导体层80掺杂有n型掺杂剂的实施例中，掺杂半导体层110掺杂有p型掺杂剂。掺杂半导体层110包括III-V族化合物，该所示的实施例中，该III-V族化合物为氮化镓化合物。因此，掺杂半导体层110也可以称为pGaN层。在一些实施例中，pGaN层110的厚度在约150nm至约200nm的范围内。
通过在nGaN层80和pGaN层110之间沉积MQW层90来制造LED70的核心部分。当将电压(或电荷)施加给LED70的掺杂层时，MQW层90发出诸如光的辐射。由MQW层90发出的光的颜色对应于辐射的波长。辐射可以是可见光(诸如蓝光)或是不可见光(诸如紫外(UV)光)。可以通过改变组成MQW层90的材料的组分和结构来调节光的波长(和相应的光的颜色)。
可以实施其他工艺来完成LED70的制造。例如，可以在pGaN层110上方形成导电接触层120。层80的一部分被蚀刻掉，使得暴露nGaN层80的一部分。然后，金属接触件130和131可以分别形成在暴露的nGaN层80的表面上和接触层120的表面上。通过一个或多个沉积和图案化工艺形成金属接触件130和131。金属接触件130和131允许分别电连接至掺杂半导体层80和掺杂半导体层110。
上面参照图9讨论的LED70属于水平LED。类似地，也可以制造垂直LED以包括改进的MQW层90。例如，图3示出了这种垂直LED150的实例。为了一致和清楚起见，在垂直LED和水平LED中相似的部件标示有相同的参考标号。
参照图10，垂直LED150包括的许多材料与图9的水平LED70中所示的材料相同。因此，为了清楚和一致起见，相似的元件标号相同。在pGaN层110上方形成InGaN层152。InGaN层152可以是p掺杂的或是非掺杂的。在InGaN层152上方形成接合金属层154。此后，基板160接合至接合金属层154。在多个实施例中，基板160可以包括陶瓷材料或硅材料。
现在参照图11，在基板160上方形成p接触层170。p接触层170可以包括适用于导电的金属材料。也可以通过湿蚀刻(例如，通过包括HF、乙酸(CH3COOH)或草酸(HOOC-COOH)的溶液)去除硅衬底20。例如可以通过反应离子蚀刻工艺去除形成在硅衬底20和nGaN层80之间的多个层。可以通过在硅衬底20背面24中形成的凹槽30容易地实现硅衬底20的去除。这至少部分地由于凹槽30有效地增加了硅衬底20的表面积的事实。从而，湿蚀刻溶液可以更有效地与硅衬底20接触，因此更有效地去除硅。此外，凹槽30对应于在硅衬底20中没有硅材料，这意味着需要蚀刻掉的硅较少。这也更容易去除硅衬底20。此后，一个或多个n接触件175从背面形成在nGaN层的暴露表面上。p接触层170和n接触件175与垂直LED150电连接。
为了完成水平LED70或垂直LED150的制造，也可以实施诸如切割、封装和测试工艺的额外工艺，但是为了简化起见，本文中没有示出这些工艺。
上述的LED70(或LED150)可以实施为照明设备的一部分。例如，LED70(或LED150)可以实施为基于LED的照明装置300的一部分，图12中示出了该装置的简化的截面图。图12中所示的基于LED的照明装置300的实施例包括多个LED管芯。在其他实施例中，照明装置300可以包括单个LED管芯。
如上所述，LED管芯包括n掺杂III-V族化合物层、p掺杂III-V族化合物层和设置于n掺杂III-V族化合物层和p掺杂III-V族化合物层之间的MQW层。在一些实施例中，每个LED管芯70均具有涂覆于其上的荧光层。荧光层可以包括磷光材料和/或荧光材料。可以以集中粘性流体介质(例如，液态胶)的方式在LED管芯70的表面上涂覆荧光层。当粘性液体凝结或凝固时，荧光粉材料变成LED封装件的一部分。在实际的LED应用中，荧光层可以用于转换LED管芯70所发出的光的颜色。例如，荧光层可以将LED管芯70所发出的蓝光转换成不同波长的光。通过改变荧光层的材料组分，可以获得由LED管芯70所发出的期望光的颜色。
LED管芯70安装在衬底320上。在一些实施例中，衬底320包括金属芯印制电路板(MCPCB)。MCPCB包括由铝(或其合金)制成的金属基底。MCPCB也包括设置在金属基底上的导热但是电绝缘的介电层。MCPCB还可以包括设置在介电层上的由铜制成的薄金属层。在可选实施例中，衬底320可以包括其他导热结构。衬底320可以包括或者可以不包括有源电路，并且也可以用于建立互连件。
照明装置300包括扩散罩350。扩散罩350提供用于下面的LED管芯70的盖子。换句话说，由扩散罩350和衬底320共同封装LED管芯70。在一些实施例中，扩散罩350具有弯曲的表面或轮廓。在一些实施例中，弯曲的表面可以基本上与半圆形的轮廓一致，使得由LED管芯70所发出的每道光束都可以以基本垂直的入射角(例如，在90多度内)到达扩散罩350的表面。扩散罩350的弯曲形状有助于减少由LED管芯70所发出的光的全内反射(TIR)。
扩散罩350可以具有有纹理的表面。例如，该有纹理的表面可以是粗糙的，或者可以包含有诸如多边形或圆形的多个小图案。这种有纹理的表面有助于散射LED管芯70所发出的光，从而使光分布的更均匀。在一些实施例中，扩散罩350涂覆有包含有扩散颗粒的扩散层。
在一些实施例中，LED管芯70和扩散罩350之间的空间360填充有空气。在其他实施例中，空间360可以填充有光学级硅基粘性材料，也称为光学胶。在实施例中可以将磷光体颗粒混合在光学胶中，从而进一步散射LED管芯70所发出的光。
尽管所示的实施例示出了封装在单个扩散罩350中的所有的LED管芯70，然而可以理解，在其他实施例中可以使用多个扩散罩。例如，每个LED管芯70均可以被封装在多个扩散罩的相应一个中。
照明装置300也任选地包括反射结构370。反射结构370可以安装在衬底320上。在一些实施例中，反射结构成形为杯状，因此，其也可以称为反射杯。从俯视图可知，反射结构以360度包围或环绕LED管芯70和扩散罩350。从俯视图可知，反射结构370可以具有圆形轮廓、蜂窝状六边形轮廓或包围扩散罩350的其他合适的蜂窝状轮廓。在一些实施例中，LED管芯70和扩散罩350位于反射结构370的底部附近。换言之，反射结构370的顶部或上部开口位于LED管芯70和扩散罩350的之上或上方。
反射结构370可用于反射扩散罩350传播出的光。在一些实施例中，反射结构370的内表面涂覆有反射层，诸如，铝、银或其合金。可以理解，在一些实施例中，反射结构370的侧壁表面可以以类似于扩散罩350的有纹理的表面的方式具有纹理。因此，反射结构370可用于进一步散射LED管芯70所发出的光，从而降低了照明装置300输出的光的刺眼程度，使得输出的光对人眼来说比较柔和。在一些实施例中，反射结构370的侧壁具有倾斜或渐变轮廓。反射结构370的渐变轮廓加强了反射结构370的光反射效率。
照明装置300包括散热结构380，也称为散热器380。散热器380通过衬底320与LED管芯70(其在工作期间生成热量)热耦合。换句话说，散热器380附接至衬底320，或者衬底320位于散热器380的表面上。散热器380被配置成有助于将热量驱散至周围大气中。散热器380包括诸如金属材料的导热材料。将散热器380的形状和尺寸设计成提供用于常见灯泡的框架同时将来自LED管芯70的热量驱散走或传导出去。为了提高热传递，散热器380可以具有从散热器380的主体向外突出的多个鳍状件390。这些鳍状件390可以具有暴露在周围大气中的相当大的表面积，以有助于热传递。
图13示出了照明模块400的简化的示意图，该照明模块包括上述的照明装置300的一些实施例。照明模块400具有基座410、附接至基座410的主体420以及附接至主体420的灯430。在一些实施例中，灯430是筒灯(或筒灯照明模块)。灯430包括上面参照图12描述的照明装置300。灯430可用于有效地透射光束440。此外，与传统的白炽灯相比，灯430可以提供更好的耐用性和更长的使用寿命。
上面的讨论示出了硅衬底的预切割背面是如何减少应力并使得在硅衬底上外延生长的较好III-V族化合物层。尽管LED用作在硅衬底上生长III-V族化合物层(例如，GaN)的情况的实例，但是相同的概念也可以应用于激光二极管(LD)，这是因为LD也从在硅衬底上外延生长较好的III-V族化合物中受益。图14示出了根据本发明的多方面的LD500的实施例的简化截面侧视图。
LD500包括衬底20，在所示的实施例中，其为硅衬底。如上所述，在硅衬底20的背面24中形成多个凹槽30以减少应力，使得可以在具有减小的应力和减少的开裂的硅衬底的正面22上生长III-V族化合物层。
III-V族化合物层520形成在衬底20正面22上方。在一些实施例中，III-V族化合物层520包括AlN。另一III-V族化合物层530形成在III-V族化合物层520上方。在一些实施例中，III-V族化合物层530包括多个子层，例如，AlGaN子层。随着子层上升(即，与衬底20的距离越来越远)，这些子层的厚度可以增加，并且这些子层的铝含量可以减少。
然后，III-V族化合物外延层540形成在III-V族化合物层530上方。在一些实施例中，III-V族化合物外延层540可以包括GaN。此后，AlN层或AlGaN层550形成在III-V族化合物外延层540上方。然后，另一III-V族化合物外延层560形成在AlN层或AlGaN层550上方。
然后，在III-V族化合物外延层560上方形成n掺杂III-V族化合物层570。在一些实施例中，n掺杂III-V族化合物层570包括n型掺杂GaN。可以在n掺杂III-V族化合物层570上方形成多个其他层580，例如，包括n掺杂InGaN层、含有n掺杂InAlGaN的熔覆层和含有n掺杂InGaN的引导层。
此后，可以在层580上方(以及在n掺杂III-V族化合物层570上方)形成MQW层585。MQW层585层包括交错的势垒层和有源层，例如，交错的InGaN和GaN层。
电子阻挡层590形成在MQW层90上方。在一些实施例中，电子阻挡层590包括p掺杂InAlGaN。此后，在电子阻挡层590上方形成引导层600。在一些实施例中，引导层600包括p掺杂InGaN。然后，在引导层上方形成熔覆层610。在一些实施例中，熔覆层包括p掺杂InAlGaN。然后，在熔覆层610上方形成p掺杂III-V族化合物层620。在一些实施例中，p掺杂III-V族化合物层570包括p型掺杂GaN。
上述讨论的以及图14中所示的LD500的多层仅仅是示例层。根据设计需要，其他LD可以包括不同层。此外，诸如高电子迁移率晶体管(HEMT)器件的其他器件也可以从硅衬底的预切割背面所带来的应力减小中受益，使得可以在硅衬底正面上生长更好的III-V族化合物。为了提供实例，图15示出了HEMT器件700的简化截面图。HEMT器件700具有与上面论述的LD500相似的一些层。因此，为了清楚和一致性，相似的层标示有相同的参考标号。
参照图15，HEMT器件700包括衬底20，在所示的实施例中，其为硅衬底。如上所述，在硅衬底20的背面24中形成多个凹槽30以减小应力，使得可以在具有减小的应力和减少的开裂的硅衬底的正面22上生长III-V族化合物层。
III-V族化合物层520形成在衬底20的正面22上方。在一些实施例中，III-V族化合物层520包括AlN。另一III-V族化合物层530形成在III-V族化合物层520上方。在一些实施例中，III-V族化合物层530包括多个子层，例如，AlGaN子层。随着子层上升(即，与衬底20的距离越来越远)，这些子层的厚度可以增加，并且这些子层的铝含量可以减少。
然后，III-V族化合物外延层540形成在III-V族化合物层530上方。在一些实施例中，III-V族化合物外延层540可以包括GaN。此后，AlN层或AlGaN层550形成在III-V族化合物外延层540上方。然后，另一III-V族化合物外延层560形成在AlN层或AlGaN层550上方。
未掺杂III-V族化合物层710形成在III-V族化合物外延层560上。此后，氮化铝镓(AlxGa1-xN)层720形成在未掺杂III-V族化合物层710上方。在一些实施例中，x大于0但小于1。可以需要额外的工艺来完成HEMT器件700的制造，但是为了简化的目的，在这里没有描述这些工艺。
图16是示出在硅衬底上方生长高质量的III-V族化合物层的简化方法800的流程图。该方法包括步骤810，其中，提供硅衬底。硅衬底具有正面和与正面相对的背面。
方法800包括步骤820，其中，在硅衬底的背面中形成多个开口或凹槽。这些开口从背面向正面延伸。从平面图中可以看出，这些开口也共同限定硅衬底的背面上的图案。在多个实施例中，图案包括交叉矩形图案、交叉三角形图案、同心圆图案、多孔图案、多杆图案以及放射状图案中的一种。在将硅衬底装入外延生长室之前实施步骤820。在一些实施例中，通过蚀刻工艺形成开口。在另一些实施例中，通过激光切割工艺形成开口。在多个实施例中，硅衬底没有开口的剩余部分的厚度在约100微米至约300微米的范围内。在一些实施例中，每个开口的横向尺寸都在约10微米至约100微米的范围内。
方法800包括步骤830，其中，用外延生长工艺在硅衬底的正面上方生长III-V族化合物层。在一些实施例中，从正面在硅衬底的表面上直接外延生长III-V族化合物层。在多个实施例中，III-V族化合物层是LED的一部分、LD的一部分或者HEMT的一部分。LED、LD、HEMT可以形成在硅衬底的正面上方，并且每个均可以包括多个其他的III-V族化合物层。
可以在本文描述的框710至730之前、期间或者之后实施额外的工艺以完成光子器件的制造。例如，在一些实施例中，可以在生长III-V族化合物层之前对硅衬底实施清洁工艺。该清洁工艺可以包括在硫酸(H2SO4∶H2O2)溶液中煮硅衬底；并且此后在氢氟酸(HF)溶液中浸泡硅衬底。为了简化起见，本文中没有详细讨论其他额外的工艺。
上面讨论的本发明的实施例提供了优于现有技术的优点。然而，应该理解，并本文中没有必要描述所有的优点，其他实施例可以提供不同的优点，并且没有特定优点是所有的实施例都需要具备的。
一个优点是，通过从背面预切割硅衬底，形成在背面上的凹槽可以有效地减小作用于在硅衬底的正面上生长的III-V族化合物的应力。这至少部分的由于以下事实，即，，凹槽允许衬底利用作为缓冲器的凹槽更好的吸收通过膨胀和收缩产生应力(例如，在热过程中产生的应力)。相比而言，在硅上形成III-V族化合物层的传统工艺根本没有使用切割的硅衬底，从而反过来导致生长较差的III-V族化合物。在一些情况下，已经进行了许多尝试以从正面预切割硅衬底。然而，这种方法所带来的缺点包括：对于后续的光刻工艺来说很难对准的问题、需要制造特定的光掩模(其不能容易地适用于其他工艺)以及由于处理期间III-V化合物材料的暴露而可能引起回熔蚀刻(melt back etching)现象。通过本发明的实施例可以避免所有的这些问题，这是因为本发明的实施例涉及从硅衬底背面预切割该硅衬底。
本发明的另一优点是，通过在背面上预切割硅衬底，其很容易在需要去除硅衬底时(例如，图11所示的垂直LED的情况下)通过湿蚀刻去除硅衬底。这至少部分由于如下事实：硅衬底具有较大的表面积并且能够与更多的蚀刻剂溶液接触，并且也由于硅衬底中的凹槽使得需要去除更少的硅材料。
本发明的又一优点在于，其与标准的制造工艺是兼容的，从而节省了制造时间并且降低了制造成本。
本发明的一个方面涉及一种器件。该器件包括：硅衬底，具有第一表面和与第一表面相对的第二表面，其中，硅衬底包括从第二表面向第一表面延伸的多个凹槽，并且从凹槽的底面到硅衬底的第一表面的距离在约100微米至约300微米的范围内；以及III-V族化合物层，形成在硅衬底的第一表面上方。
在一些实施例中，III-V族化合物层是发光二极管(LED)、激光二极管(LD)以及高电子迁移率晶体管(HEMT)中的一种的一部分。在一些实施例中，该器件包括使用LED作为其光源的照明模块。
在一些实施例中，III-V族化合物层与硅衬底的第一表面直接接触。
在一些实施例中，凹槽具有基本相似的形状或尺寸。
在一些实施例中，从俯视图中的观看时，多个凹槽被设置成衬底的第二表面具有预定图案。在一些实施例中，预定图案是交叉矩形图案、交叉三角形图案、同心圆图案、多孔图案、多杆图案以及放射状图案中的一种。
在一些实施例中，凹槽包括沟槽宽度均在大约10微米至大约100微米的范围内的细长沟槽。
本发明的另一方面涉及一种装置。该装置包括：硅衬底，具有正面和与正面相对的背面，其中，硅衬底包括从硅衬底的背面形成的多个开口，并且从平面图中观看时，开口共同限定硅衬底的背面上的图案，并且硅衬底与开口垂直对齐的部分的竖直尺寸在约100微米至约300微米的范围内变化；以及III-V族化合物层，形成在硅衬底的正面上方，其中，III-V族化合物层是发光二极管(LED)、激光二极管(LD)以及高分子迁移率晶体管(HEMT)中的一种的部件：。
在一些实施例中，III-V族化合物层从正面与硅衬底物理接触。
在一些实施例中，开口具有基本上相似的形状或尺寸。
在一些实施例中，由硅衬底的背面上的开口限定的图案是交叉矩形图案、交叉三角形图案、同心圆图案、多孔图案、多杆图案以及放射状图案中的一种。
在一些实施例中，该器件包括使用LED作为其光源的照明模块。
在一些实施例中，每个开口的水平尺寸均在在约10微米至约100微米的范围内。
本发明的另一方面涉及一种在硅衬底上生长III-V族化合物材料的方法。该方法包括：在硅衬底的背面中形成多个开口，其中，从平面图中观看时，这些开口共同限定硅衬底的背面上的图案；以及此后通过外延工艺在硅衬底的正面上方生长III-V族化合物层。
在一些实施例中，该方法进一步包括：在硅衬底的正面上方形成以下器件中的一种：发光二极管(LED)、激光二极管(LD)以及高分子迁移率晶体管(HEMT)，其中，III-V族化合物层是LED、LD以及HEMT中一种的一部分。
在一些实施例中，实施生长III-V族化合物层，使得在硅衬底的正面上直接外延生长III-V族化合物层。在一些实施例中，该方法进一步包括：在生长III-V族化合物层之前，在硫酸(H2SO4∶H2O2)溶液中煮硅衬底以及此后在氢氟酸(HF)溶液中浸泡硅衬底。
在一些实施例中，形成多个开口包括：在硅衬底中蚀刻或者激光切割开口，使得硅衬底的没有开口的剩余部分的厚度在约100微米至约300微米的范围内，并且每个开口的横向尺寸在约10微米至约100微米的范围内。
在一些实施例中，图案包括交叉矩形图案、交叉三角形图案、同心圆图案、多孔图案、多杆图案以及放射状图案中的一种。
上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解所附的详细描述。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种器件，包括：
衬底，具有第一表面和与所述第一表面相对的第二表面，其中，所述衬底包括从所述第二表面朝所述第一表面延伸的多个凹槽，并且从所述凹槽的底面至所述衬底的所述第一表面的距离在约100微米至约300微米的范围内；以及
III-V族化合物层，形成在所述衬底的所述第一表面上方。
2.根据权利要求1所述的器件，其中，所述III-V族化合物层是发光二极管(LED)、激光二极管(LD)和高电子迁移率晶体管(HEMT)中的一种的一部分。
3.根据权利要求2所述的器件，其中，所述衬底是硅衬底或碳化硅衬底。
4.根据权利要求1所述的器件，其中，所述III-V族化合物层直接形成在所述硅衬底的所述第一表面上。
5.根据权利要求1所述的器件，其中，所述凹槽具有基本相同的形状或尺寸。
6.根据权利要求1所述的器件，其中，布置所述多个凹槽，使得从上往下看时，所述衬底的所述第二表面具有预定图案。
7.根据权利要求1所述的器件，其中，所述预定图案是交叉矩形图案、交叉三角形图案、同心圆图案、多孔图案、多杆图案以及放射状图案中的一种。
8.根据权利要求1所述的器件，其中，所述凹槽包括沟槽宽度均在大约10微米至大约100微米范围内的细长沟槽。
9.一种装置，包括：
硅衬底，具有正面和与所述正面相对的背面，其中，所述硅衬底包括从所述硅衬底的所述背面形成的多个开口，从上往下看时，所述开口共同限定所述硅衬底的所述背面上的图案，并且所述硅衬底与所述开口垂直对齐的部分的竖直尺寸在约100微米至约300微米的范围内变化；以及
III-V族化合物层，形成在所述硅衬底的所述正面上方，所述III-V族化合物层是发光二极管(LED)、激光二极管(LD)和高电子迁移率晶体管(HEMT)中的一种的部件。
10.一种在衬底上生长III-V族化合物材料的方法，所述方法包括：
在衬底的背面形成多个开口，从上往下看时，所述开口共同限定所述衬底的所述背面上的图案；以及
此后通过外延工艺在所述衬底的正面上方生长所述III-V族化合物层。
CN201310003794.2A 2012-09-14 2013-01-06 预切割硅衬底背面以在衬底正面上更好地生长iii-v化合物层 Pending CN103682007A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/616,415 US8981534B2 (en) 2012-09-14 2012-09-14 Pre-cutting a back side of a silicon substrate for growing better III-V group compound layer on a front side of the substrate
US13/616,415 2012-09-14

Publications (1)

Publication Number Publication Date
CN103682007A true CN103682007A (zh) 2014-03-26

Family

ID=50273556

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310003794.2A Pending CN103682007A (zh) 2012-09-14 2013-01-06 预切割硅衬底背面以在衬底正面上更好地生长iii-v化合物层

Country Status (3)

Country Link
US (2) US8981534B2 (zh)
CN (1) CN103682007A (zh)
TW (1) TW201411875A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979440A (zh) * 2014-04-10 2015-10-14 传感器电子技术股份有限公司 复合衬底
CN106960871A (zh) * 2017-03-16 2017-07-18 浙江大学 一种带沟槽阵列和空腔的碳化硅衬底结构
CN107731757A (zh) * 2017-09-27 2018-02-23 开发晶照明（厦门）有限公司 光电装置及其基板
CN111082307A (zh) * 2019-12-31 2020-04-28 长春理工大学 一种低应力高导热半导体衬底及其制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140022136A (ko) * 2012-08-13 2014-02-24 삼성전자주식회사 반도체 발광소자
CN107635453B (zh) * 2015-06-22 2019-07-26 奥林巴斯株式会社 内窥镜用摄像装置
US11025029B2 (en) 2015-07-09 2021-06-01 International Business Machines Corporation Monolithic III-V nanolaser on silicon with blanket growth
US11011555B2 (en) * 2016-10-12 2021-05-18 Shaoher Pan Fabricating integrated light-emitting pixel arrays for displays
JP6719424B2 (ja) * 2017-06-26 2020-07-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
US10389090B2 (en) 2017-11-21 2019-08-20 International Business Machines Corporation Lateral growth of edge-emitting lasers
CN114868261A (zh) * 2020-01-09 2022-08-05 苏州晶湛半导体有限公司 半导体结构及其衬底、半导体结构及其衬底的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060091500A1 (en) * 2004-10-29 2006-05-04 Samsung Electro-Mechanics Co., Ltd. Nitride based semiconductor device and process for preparing the same
US20060157717A1 (en) * 2004-12-20 2006-07-20 Youichi Nagai Light emitting device
JP2007073734A (ja) * 2005-09-07 2007-03-22 Kyocera Corp 発光素子
CN101065852A (zh) * 2004-09-29 2007-10-31 奥斯兰姆奥普托半导体有限责任公司 用于制造薄膜半导体芯片的方法
CN101937967A (zh) * 2010-09-14 2011-01-05 映瑞光电科技(上海)有限公司 发光二极管、发光装置及制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7244663B2 (en) * 2004-08-31 2007-07-17 Micron Technology, Inc. Wafer reinforcement structure and methods of fabrication
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
US8664747B2 (en) * 2008-04-28 2014-03-04 Toshiba Techno Center Inc. Trenched substrate for crystal growth and wafer bonding
US8981397B2 (en) 2010-02-12 2015-03-17 Tsmc Solid State Lighting Ltd. Light-emitting devices on textured substrates
US20130140592A1 (en) * 2011-12-01 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light emitting diode with improved light extraction efficiency and methods of manufacturing same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101065852A (zh) * 2004-09-29 2007-10-31 奥斯兰姆奥普托半导体有限责任公司 用于制造薄膜半导体芯片的方法
US20060091500A1 (en) * 2004-10-29 2006-05-04 Samsung Electro-Mechanics Co., Ltd. Nitride based semiconductor device and process for preparing the same
US20060157717A1 (en) * 2004-12-20 2006-07-20 Youichi Nagai Light emitting device
JP2007073734A (ja) * 2005-09-07 2007-03-22 Kyocera Corp 発光素子
CN101937967A (zh) * 2010-09-14 2011-01-05 映瑞光电科技(上海)有限公司 发光二极管、发光装置及制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979440A (zh) * 2014-04-10 2015-10-14 传感器电子技术股份有限公司 复合衬底
CN104979440B (zh) * 2014-04-10 2019-01-18 传感器电子技术股份有限公司 复合衬底
CN106960871A (zh) * 2017-03-16 2017-07-18 浙江大学 一种带沟槽阵列和空腔的碳化硅衬底结构
CN107731757A (zh) * 2017-09-27 2018-02-23 开发晶照明（厦门）有限公司 光电装置及其基板
CN107731757B (zh) * 2017-09-27 2019-11-08 开发晶照明（厦门）有限公司 光电装置及其基板
CN111082307A (zh) * 2019-12-31 2020-04-28 长春理工大学 一种低应力高导热半导体衬底及其制备方法

Also Published As

Publication number Publication date
US20140077224A1 (en) 2014-03-20
US20150171266A1 (en) 2015-06-18
US8981534B2 (en) 2015-03-17
TW201411875A (zh) 2014-03-16

Similar Documents

Publication Publication Date Title
CN103682007A (zh) 预切割硅衬底背面以在衬底正面上更好地生长iii-v化合物层
US9691855B2 (en) Method of growing a high quality III-V compound layer on a silicon substrate
CN101194373B (zh) 移除半导体发光器件的生长基板的方法
JP6934812B2 (ja) 発光素子及びそれを含む発光素子アレイ
KR100724540B1 (ko) 레이저 빔 전달 시스템 및 그 방법과 레이저 리프트 오프방법
US7498184B2 (en) Production method for semiconductor device
EP1555686A2 (en) High quality nitride semiconductor thin film and method for growing the same
CN102388436B (zh) 发光二极管的制造设备与方法
CN103681999A (zh) 具有嵌入空穴注入层以提高效率和下降率的光子器件
JP5306779B2 (ja) 発光素子及びその製造方法
JP2007266571A (ja) Ｌｅｄチップ、その製造方法および発光装置
US9728670B2 (en) Light-emitting diode and manufacturing method therefor
CN104205369A (zh) 在硅衬底上生长的发光器件
CN103682000A (zh) 具有改进的效率和下降率的iii-v族化合物器件
KR101097888B1 (ko) 질화물계 반도체 발광 소자 및 기판 제조 방법
US9299561B2 (en) Method for fabricating nitride semiconductor thin film and method for fabricating nitride semiconductor device using the same
KR102061696B1 (ko) 반극성 질화물 반도체 구조체 및 이의 제조 방법
KR20060127623A (ko) 패턴된 기판의 제조방법 및 이를 이용한 발광 다이오드의제조 방법
CN103681644A (zh) 具有改进的热耗散和光提取的高压led
US10622510B2 (en) Vertical type light emitting diode die and method for fabricating the same
CN111312800B (zh) 具有外延层的半导体结构及其制作方法
KR100765722B1 (ko) 나노 로드를 갖는 발광 소자 및 그의 제조 방법
US20090008657A1 (en) Semiconductor light-emitting device with low-density defects and method of fabricating the same
KR100335796B1 (ko) 사파이어 기판위에 질화갈륨계 반도체박막을 이용한 광소자의 칩분리 제작방법
JP7016032B2 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20151225

Address after: Taiwan, China Hsinchu Science Park Road, No. five, No. 5

Applicant after: Jingyuan Optoelectronics Co., Ltd.

Address before: Hsinchu, Taiwan, China

Applicant before: Tsmc Solid State Lighting Ltd.

RJ01 Rejection of invention patent application after publication

Application publication date: 20140326

RJ01 Rejection of invention patent application after publication