TW201411875A - 在基底成長ｉｉｉ－ｖ族化合物層的方法及具有該ｉｉｉ－ｖ族化合物層的半導體裝置與照明裝置 - Google Patents

在基底成長ｉｉｉ－ｖ族化合物層的方法及具有該ｉｉｉ－ｖ族化合物層的半導體裝置與照明裝置 Download PDF

Info

Publication number
TW201411875A
TW201411875A TW102133138A TW102133138A TW201411875A TW 201411875 A TW201411875 A TW 201411875A TW 102133138 A TW102133138 A TW 102133138A TW 102133138 A TW102133138 A TW 102133138A TW 201411875 A TW201411875 A TW 201411875A
Authority
TW
Taiwan
Prior art keywords
substrate
iii
layer
compound layer
pattern
Prior art date
Application number
TW102133138A
Other languages
English (en)
Inventor
Zhen-Yu Li
Chung-Pao Lin
Hsing-Kuo Hsia
Hao-Chung Kuo
Cindy Hui-Chun Shu
Hsin-Chieh Huang
Original Assignee
Tsmc Solid State Lighting Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsmc Solid State Lighting Ltd filed Critical Tsmc Solid State Lighting Ltd
Publication of TW201411875A publication Critical patent/TW201411875A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0218—Substrates comprising semiconducting materials from different groups of the periodic system than the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Led Devices (AREA)

Abstract

本發明是揭露一種半導體裝置。此半導體裝置包含一基底，此基底具有一前側以及與前側反向的一背側。此基底包含複數個開口部，上述開口部從此基底的背側形成。上述開口部在此基底的背側上共同定義從平面圖看來的一圖形。在某些實施例中，此基底是一矽基底或一碳化矽基底。此基底之垂直對準於上述開口部的部分的垂直尺寸是在約100μm~約300μm的範圍內變化。一III-V族化合物層是形成於此矽基底的前側的上方。此III-V族化合物層是下列元件之一的一構件：一發光二極體、一雷射二極體以及一高電子遷移率電晶體。

Description

在基底成長III-V族化合物層的方法及具有該III-V族化合物層的半導體裝置與照明裝置
本發明是關於III-V族化合物裝置，特別是關於在一基底上成長III-V族化合物層之改善。
近年來，半導體工業已歷經快速的成長。在半導體材料及設計的技術上的進步已製造出用於不同目的的各種形式的裝置。這些裝置的某些形式的製造會需要在一基底上形成一或多層的III-V族化合物層，例如在一基底上形成一氮化鎵層。使用III-V族化合物的裝置可包含發光二極體(light-emitting diode；LED)裝置、雷射二極體(laser diode；LD)裝置、射頻(radio frequency；RF)裝置、高電子遷移率電晶體(high-electron mobility transistor；HEMT)裝置及/或高功率半導體裝置。
傳統上，製造商已在一藍寶石基板上形成III-V族化合物層。然而，藍寶石基板的價格昂貴。因此，某些製造商試圖將III-V族化合物層形成在較便宜的矽基板上。然而，由於 III-V族化合物層與矽基板之間的晶格常數不匹配及熱膨脹係數的不同，現有的在矽基板上形成III-V族化合物層的方法可能會造成基板缺陷(例如龜裂的缺陷)或使III-V族化合物層的品級低劣。
因此，儘管現有的在矽基板上形成III-V族化合物層的方法總體而言已大致可滿足其設計上的目的，但仍無法完全在各方面令人滿意。業界仍持續尋求不會造成例如龜裂等缺陷之在矽基板上形成III-V族化合物層的方法。
有鑑於此，本發明的一實施例是提供一種半導體裝置，包含：一基底，具有一第一表面以及與上述第一表面反向的一第二表面，其中上述基底包含複數個凹陷部，上述凹陷部從上述第二表面向上述第一表面延伸，且上述凹陷部的底面到上述基底的上述第一表面的距離是在約100μm~約300μm的範圍內；以及一III-V族化合物層，形成於上述基底的上述第一表面的上方。
在上述之半導體裝置中，上述III-V族化合物層較好是下列元件之一的一部分：一發光二極體(light-emitting diode；LED)、一雷射二極體(laser diode；LD)以及一高電子遷移率電晶體(high-electron mobility transistor；HEMT)。
在上述之半導體裝置中，上述基底較好是一矽基底或一碳化矽基底。
在上述之半導體裝置中，上述III-V族化合物層較好是形成於緊接於上述基底的上述第一表面之上。
在上述之半導體裝置中，上述凹陷部較好是具有實質上相同的形狀或尺寸。
在上述之半導體裝置中，上述凹陷部的排列較好是使上述基底的上述第二表面從俯視圖看來具有一預定義(predefined)的圖形。
在上述之半導體裝置中，上述預定義的圖形較好是以下之一：排成十字交叉的數個矩形圖形、排成十字交叉的數個三角形圖形、一同心圓圖形、一多孔圖形、一多重棒狀圖形以及一放射狀圖形。
在上述之半導體裝置中，較好為：上述凹陷部包含伸長的溝槽，且每個溝槽的寬度為約10μm~約100μm。
本發明的另一實施例是提供一種照明裝置，包含：一矽基底，具有一前側以及與上述前側反向的一背側，其中上述矽基底包含複數個開口部，上述開口部從上述背側形成，且上述開口部在上述矽基底的上述背側上共同定義從平面圖看來的一圖形，且上述矽基底之垂直對準於上述開口部的部分的垂直尺寸是在約100μm~約300μm的範圍內變化；以及一III-V族化合物層，形成於上述矽基底的上述前側的上方，其中上述III-V族化合物層是下列元件之一的一構件：一發光二極體(light-emitting diode；LED)、一雷射二極體(laser diode；LD)以及一高電子遷移率電晶體(high-electron mobility transistor；HEMT)。
在上述之照明裝置中，上述III-V族化合物層較好是從上述背側與上述矽基底成物理性接觸。
在上述之照明裝置中，上述開口部較好是具有實質上相同的形狀或尺寸。
在上述之照明裝置中，上述開口部在上述矽基底的上述背側上定義的圖形較好是以下之一：排成十字交叉的數個矩形圖形、排成十字交叉的數個三角形圖形、一同心圓圖形、一多孔圖形、一多重棒狀圖形以及一放射狀圖形。
在上述之照明裝置中，較好為：上述照明裝置具有一發光模組，上述發光模組使用上述發光二極體作為其光源。
在上述之照明裝置中，每個上述開口部的水平尺寸較好是在約10μm~約100μm的範圍內。
本發明的又另一實施例是提供一種在基底成長III-V族化合物層的方法，包含：在一基底的一背側形成複數個開口部，其中上述開口部在上述基底的上述背側上共同定義從平面圖看來的一圖形；以及其後在一磊晶製程中在上述基底的一前側上方成長一III-V族化合物層。
在上述之在基底成長III-V族化合物層的方法中，較好為更包含在上述基底的上述前側的上方形成下列元件之一：一發光二極體(light-emitting diode；LED)、一雷射二極體(laser diode；LD)以及一高電子遷移率電晶體(high-electron mobility transistor；HEMT)，其中上述III-V族化合物層是上述發光二極體、上述雷射二極體以及上述高電子遷移率電晶體之一的一部分。
在上述之在基底成長III-V族化合物層的方法中， 較好為：上述基底是一矽基底，且施行上述III-V族化合物層的成長是使上述III-V族化合物層成長於緊接於上述基底的上述前側之上。
在上述之在基底成長III-V族化合物層的方法中，較好為在成長上述III-V族化合物層之前更包含：在一硫酸-過氧化氫(H2SO4：H2O2)溶液中加熱上述矽基底；以及其後將上述矽基底浸於一氫氟酸(HF)溶液中。
在上述之在基底成長III-V族化合物層的方法中，較好為形成上述開口部包含向上述基底內以蝕刻或雷射切割出上述開口部而成為以下樣態：上述基底之無開口部的殘留部的厚度是在約100μm~約300μm的範圍內、每個上述開口部的水平尺寸是在約10μm~約100μm的範圍內。
在上述之在基底成長III-V族化合物層的方法中，上述圖形較好是包含下列之一：排成十字交叉的數個矩形圖形、排成十字交叉的數個三角形圖形、一同心圓圖形、一多孔圖形、一多重棒狀圖形以及一放射狀圖形。
20‧‧‧基底(矽基底)
20E‧‧‧殘留部分20
20F‧‧‧扇形區
20A‧‧‧矩形
22‧‧‧前側(或前面)
24‧‧‧背側(或背面)
30‧‧‧凹陷部(開口)(溝槽)
40‧‧‧橫向尺寸(或寬度)
40A‧‧‧水平尺寸
40B‧‧‧垂直尺寸
40C‧‧‧間隔
40D‧‧‧間隔
40E‧‧‧直徑
40G‧‧‧最大尺寸
50‧‧‧垂直尺寸(厚度)
60‧‧‧尺寸(線寬)(直徑)(間隔)
65‧‧‧角度
70‧‧‧水平式發光二極體
72‧‧‧緩衝層
74‧‧‧第一氮化鎵層
76‧‧‧氮化鋁層
78‧‧‧第二氮化鎵層
80‧‧‧摻雜半導體層(n型氮化鎵層)
85‧‧‧預形成層
90‧‧‧多重量子井層
100‧‧‧電子阻擋層
110‧‧‧摻雜半導體層(p型氮化鎵層)
120‧‧‧導電接觸層
130‧‧‧金屬接點
131‧‧‧金屬接點
150‧‧‧垂直式發光二極體
152‧‧‧氮化銦鎵層
154‧‧‧接合金屬層
160‧‧‧底座
170‧‧‧p接觸層
175‧‧‧n接點
300‧‧‧照明器具
320‧‧‧基板
350‧‧‧散射器蓋
360‧‧‧空間
370‧‧‧反射結構
380‧‧‧散熱結構(散熱器)
390‧‧‧鰭片
400‧‧‧照明模組
410‧‧‧基座
420‧‧‧本體
430‧‧‧燈具
500‧‧‧雷射二極體
520‧‧‧III-V族化合物層
530‧‧‧III-V族化合物層
540‧‧‧III-V族化合物磊晶層
550‧‧‧氮化鋁層或氮化鋁鎵層
560‧‧‧III-V族化合物磊晶層
570‧‧‧n摻雜III-V族化合物層
580‧‧‧其他層
585‧‧‧多重量子井層
590‧‧‧電子阻擋層
600‧‧‧導引層
610‧‧‧披覆層
620‧‧‧p摻雜III-V族化合物層
700‧‧‧高電子遷移率電晶體裝置
710‧‧‧非摻雜的III-V族化合物層
720‧‧‧氮化鋁鎵(AlxGa1-xN)層
800‧‧‧方法
810‧‧‧步驟
820‧‧‧步驟
830‧‧‧步驟
第1圖是示意性的一剖面圖，顯示根據本發明各種面向而加工的一例示的基板的片段的剖面。
第2圖是示意性的一剖面圖，顯示根據本發明各種面向而加工的一例示的基板的片段的剖面。
第3圖是示意性的一平面圖，顯示根據本發明各種面向而加工的基板的平面視圖。
第4圖是示意性的一平面圖，顯示根據本發明各種面向而加工的基板的平面視圖。
第5圖是示意性的一平面圖，顯示根據本發明各種面向而加工的基板的平面視圖。
第6圖是示意性的一平面圖，顯示根據本發明各種面向而加工的基板的平面視圖。
第7圖是示意性的一平面圖，顯示根據本發明各種面向而加工的基板的平面視圖。
第8圖是示意性的一平面圖，顯示根據本發明各種面向而加工的基板的平面視圖。
第9圖是示意性的一剖面圖，顯示根據本發明各種面向的例示的發光二極體的片段的剖面。
第10圖是示意性的一片段剖面圖，顯示根據本發明各種面向的例示的發光二極體的剖面。
第11圖是示意性的一剖面圖，顯示根據本發明各種面向的例示的發光二極體(light-emitting diode；LED)的片段的剖面。
第12圖是示意性的一剖面圖，顯示根據本發明各種面向的例示的發光二極體照明裝置的片段的剖面。
第13圖是示意性的一剖面圖，顯示根據本發明各種面向的例示的照明模組，其包含第12圖的發光二極體照明裝置。
第14圖是示意性的一剖面圖，顯示根據本發明各種面向的例示的雷射二極體(laser diode；LD)的片段的剖面。
第15圖是示意性的一剖面圖，顯示根據本發明各種面向的例示的高電子遷移率電晶體(high-electron mobility transistor；HEMT)的片段的剖面。
第16圖是一流程圖，顯示根據本發明各種面向的加工一基底的方法，以改善在其上成長的一或多層的III-V族化合物層的品質。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：要瞭解的是本說明書以下的揭露內容提供許多不同的實施例或範例，以實施本發明的不同特徵。以下將配合所附圖式詳述本發明之實施例，其中同樣或類似的元件將盡可能以相同的元件符號表示。在圖式中可能誇大實施例的形狀與厚度以便清楚表面本發明之特徵。而本說明書以下的揭露內容是敘述各個構件及其排列方式的特定範例，以求簡化發明的說明。當然，這些特定的範例並非用以限定本發明。例如，若是本說明書以下的揭露內容敘述了將一第一特徵形成於一第一特徵之上或上方，即表示其包含了所形成的上述第一特徵與上述第二特徵是直接接觸的實施例，亦包含了尚可將附加的特徵形成於上述第一特徵與上述第二特徵之間，而使上述第一特徵與上述第二特徵可能未直接接觸的實施例。另外，本說明書以下的揭露內容可能在各個範例中使用重複的元件符號，以使說明內容更加簡化、明確，但是重複的元件符號本身並未指示不同的實施例及/或結構之間的關係。
隨著半導體製造技術的持續進步，III-V族化合物 材料已用於製造不同的裝置，例如發光二極體(light-emitting diode；LED)裝置、雷射二極體(laser diode；LD)裝置、射頻(radio frequency；RF)裝置、高電子遷移率電晶體(high-electron mobility transistor；HEMT)裝置以及高功率半導體裝置。一III-V族化合物是含有來自元素週期表的「III」族的一元素與來自元素週期表的「V」族的另一種元素。例如III族元素可包含硼、鋁、鎵、銦以及鉈；V族元素可包含氮、磷、砷、銻以及鉍。
傳統上，已在藍寶石基底上成長III-V族化合物材料。然而，藍寶石基底的價格昂貴。相較之下，矽基底較便宜且多年來早已用作在其上形成半導體裝置的基底。因此，希望將矽基底用來作為成長III-V族化合物材料的基底。不幸地，在III-V族化合物材料與矽基底之間存在龐大的晶格不匹配。此外，III-V族化合物材料與矽基底亦具有不同的熱膨脹係數(thermal expansion；CTE)。至少部分起因於晶格不匹配與熱膨脹係數的差異，會在基底與形成於其上的一III-V族化合物層之間造成應力或應變。這樣的應力或應變會導致在製造過程中III-V族化合物層的難以成長及/或龜裂的發生。某些現有的方法試圖去解決這些問題，但仍無法充分避免龜裂等缺陷的發生，且/或可能導致形成於矽基底上的III-V族化合物材料的品質的下降。
根據本發明的各種面向，以下是敘述在一基底上形成一高品質的III-V族化合物層之方法，實質減少缺陷的發生。
請參考第1圖，繪示一基底20之示意性的片段的剖面圖。在本實施例中，基底20是一矽基底；在另一實施例中，基底20可以是一碳化矽基底、一砷化鎵基底或是一複合物基底。為了以下的討論，將基底20稱為矽基底20，但是要瞭解的是根據本案發明的技術思想，亦可應用碳化矽基底、砷化鎵基底或複合物基底。
矽基底20是一晶圓的一部分。矽晶圓用於半導體製造業已有多年歷史且價格不貴。因此，希望能夠在一矽晶圓上成長III-V族化合物層。如第1圖所示，矽基底20具有一前側(或前面)22與一背側(或背面)24。III-V族化合物層(與其他層)會經由例如一磊晶成長製程，形成在矽基底20的前側22的上方。
請參考第2圖，在矽基底20的前側22上磊晶成長III-V族化合物層之前，使矽基底20的背側24歷經一些加工。在各種實施例中，矽基底20的背側加工包含在矽基底20的背側24中形成複數個凹陷部(亦稱之為開口或溝槽)30。此背側加工亦可稱為背側預切。在某些實施例中，是以雷射製程形成凹陷部30；在其他實施例中，可藉由一微影蝕刻製程來形成凹陷部30。隨著凹陷部30的形成，在俯視圖上則顯示出一圖形，例如一正方形圖形、一排成十字交叉的圖形(可包含排成十字交叉的數個矩形或排成十字交叉的數個三角形)、一同心圓圖形、一放射狀圖形、孔狀或棒狀圖形或其他適當的圖形。這些圖形的某一些圖形的俯視圖是繪示於第3-8圖。在某些實施例中，這些凹陷部30是具有實質上相同或相似的形狀或尺寸。
仍請參考第2圖，凹陷部30在用於在矽基底20的前側22上形成各層的各種磊晶成長的過程中，有效地形成用於矽基底20的膨脹或收縮的緩衝。這些製程可能會有不同的製程溫度，矽基底20亦可在上述製程的某些製程之間冷卻。這些不同溫度會使矽基底20膨脹或收縮，而會對形成於矽基底20的前側22上的各層引入應力。藉由凹陷部30的存在，此時矽基底20可以有較多的空間供膨脹或收縮，藉此減少作用於前側22上的各層的應力值。
矽基底20之位於相鄰的凹陷部30之間的部分具有一水平尺寸(或寬度)40。在某些實施例中，橫向尺寸40小於100微米(μm)。橫向尺寸40的範圍的選擇是使矽基底20的殘留部分(例如已在其內形成凹陷部30之後)仍具有空間供水平收縮或水平膨脹，而不會在後續對成長於矽基底20的前側22上的磊晶層造成不適當或過度的應力。
再者，矽基底20的殘留部分亦具有一垂直尺寸(厚度)50，垂直尺寸50的定義為從矽基底20的一前表面(面朝前側22的表面)到凹陷部30的一底部的距離。在某些實施例中，垂直尺寸50是在約100μm~約300μm的範圍內。藉由如此選擇垂直尺寸50的範圍，矽基底20的殘留部分仍可為在矽基底20的前側22上的磊晶層的成長提供足夠的支撐。
用於各種凹陷部圖形的凹陷部30與矽基底20適用的特定的幾何結構，將會根據第3-8圖來作進一步詳細的討論，其中第3-8圖是平面視圖(亦可稱之為俯視圖的鳥瞰圖(bird's-eye view))。在以下討論的實施例中，亦可將凹陷部30 作為切割線。
在第3圖所示的實施例中，凹陷部30是在矽基底20的背側24定義出排成十字交叉的數個矩形圖形。換句話說，複數個凹陷部30是在矽基底20的背側24上排列成綿延矽基底20的背側24之複數個交叉的溝槽或「線」。在本實施例中，交叉的凹陷部30是實質上彼此直交。因此，將矽基底20的背側24分割成複數個「島狀」的矩形20A。在第3圖所示的平面視圖中，這些矩形20A具有一橫向尺寸40A與一垂直尺寸40B。要瞭解的是水平尺寸40A與橫向尺寸40均是前文對第2圖所示內容討論中的橫向尺寸40的表現形式。在某些實施例中，水平尺寸40A與垂直尺寸40B的範圍均是約1μm-約100μm。凹陷部30亦具有一尺寸60，其是定義凹陷部30的「寬度」。在某些實施例中，凹陷部30的尺寸60是在約10μm-約100μm的範圍內。
在第4圖所示的實施例中，凹陷部30是在矽基底20的背側24定義出一同心圓圖形。換句話說，複數個凹陷部30是在矽基底20的背側24上排列成複數個圓，其中較小的圓是被圈在較大的圓中，此較大的圓又是被圈在更大的圓中，以此類推。這些圓與相鄰的圓相隔一間隔40C，間隔40C亦是前文對第2圖所示內容討論中的橫向尺寸40的表現形式。在某些實施例中，間隔40C的範圍是約1μm-約100μm。這些圓亦各自具有一「線寬」，此線寬是與前文討論中定義凹陷部30的「寬度」之尺寸60相同。在某些實施例中，凹陷部30的線寬60是在約10μm-約100μm的範圍內。
在第5圖所示的實施例中，凹陷部30是在矽基底20 的背側24定義出一孔洞圖形。換句話說，複數個凹陷部30是在矽基底20的背側24上排列成複數個孔，其中在某些實施例中，這些孔可以是實質上圓化的孔。這些孔與相鄰的孔相隔一間隔40D，間隔40D亦是前文對第2圖所示內容討論中的橫向尺寸40的表現形式。在某些實施例中，間隔40D的範圍是約1μm-約100μm。這些孔亦各自具有一「直徑」，此直徑是與前文討論中定義凹陷部30的「寬度」之尺寸60相同。在某些實施例中，這些孔的直徑60是在約10μm-約100μm的範圍內。
在第6圖所示的實施例中，凹陷部30是在矽基底20的背側24定義出一棒狀圖形。換句話說，複數個凹陷部30是以使矽基底20的殘留部分20E形成複數個棒狀物的形式，形成在矽基底20的背側24，其中在某些實施例中，這些棒狀物可以是實質上圓化的棒狀物。可說是第5圖所示的孔洞圖形是第6圖所示的棒狀圖形的反相圖形。換句話說，第5圖中的圓化的孔洞是由矽基底20中的凹陷部30形成；而第6圖中的圓化的棒狀物是由矽基底20的殘留部分20E本身形成。這些棒狀物與相鄰的棒狀物相隔一間隔60，間隔60亦與前文所述定義凹陷部30的「寬度」的橫向尺寸60相同。在某些實施例中，間隔60的範圍是約10μm-約100μm。這些棒狀物亦各自具有一「直徑40E」，此直徑40E亦是前文對第2圖所示內容討論中的橫向尺寸40的表現形式。在某些實施例中，這些棒狀物的直徑40E是在約1μm-約100μm的範圍內。
在第7圖所示的實施例中，凹陷部30是在矽基底20的背側24定義出一放射狀圖形。換句話說，凹陷部30是排列成 徑向向外延伸而跨越矽基底20的背側24之複數個溝槽。每個這些放射狀延伸的溝槽會與一個或更多的其他的放射狀延伸的溝槽交叉。因此，矽基底20的背側24被分割成複數個「扇形區」20F。這些扇形區20F具有角度65。在某些實施例中，角度65是在約1度-約90度的範圍內。每個上述放射狀延伸的溝槽均具有一「線寬」，此線寬亦與前文所述定義凹陷部30的「寬度」的橫向尺寸60相同。在某些實施例中，凹陷部30的線寬60是在約10μm-約100μm的範圍內。
在第8圖所示的實施例中，凹陷部30是在矽基底20的背側24定義出排成十字交叉的數個三角形圖形。換句話說，複數個凹陷部30是在矽基底20的背側24上排列成綿延矽基底20的背側24之複數個交叉的溝槽或「線」。上述三角形在第8圖所示的平面視圖中具有一最大尺寸40G。要瞭解的是最大尺寸40G是前文對第2圖所示內容討論中的橫向尺寸40的表現形式。在某些實施例中，最大尺寸40G的範圍是約1μm-約100μm。凹陷部30亦具有一尺寸60，其是定義凹陷部30的「寬度」。在某些實施例中，凹陷部30的尺寸60是在約10μm-約100μm的範圍內。
第9-11圖是示意性的剖面圖，顯示根據本發明各種面向的例示的數種裝置的片段的剖面，這些裝置可使用基底背側預切圖形來幫助在基底的前側上成長出更佳的III-V族化合物層。第9-11圖均被簡化，以期更容易瞭解本說明書所欲呈現的發明概念。
一水平式發光二極體70是示於第9圖中。水平式發 光二極體70具有基底20，如前所述，在此基底20的背側24已形成有複數個凹陷部30。基底20是一矽晶圓的一部分。在某些具體的實施例中，在施以任何的磊晶成長製程之前，藉由在一硫酸一過氧化氫(H2SO4：H2O2=3：1的比例)溶液中加熱基底20約15分鐘的時間來清潔基底20，然後將基底20浸於一氫氟酸(HF)溶液(HF：H2O=1：10的比例)中約15秒的時間，以移除形成於基底20的表面上的原生氧化物。在清潔製程之後，將基底20裝載於一磊晶成長反應室中，然後在一氫氣環繞的氣氛中將基底20加熱至約1000℃至約1500℃的溫度範圍持續約5-10分鐘，以移除一表面鈍化層。
然後，在矽基底20的前側22的上方形成一緩衝層72，緩衝層72是以一磊晶成長製程形成。在某些實施例中，磊晶成長製程的製程溫度是低於約1200℃。在一些具體的實施例中，緩衝層72可包含具有階級漸變的鋁成分的緩衝層，其可包含一氮化鋁(AlN)層與形成於上述氮化鋁層上的複數個氮化鋁鎵(AlGaN)層，其中上述氮化鋁鎵層距離上述氮化鋁層愈遠者具有愈大的厚度，而且鋁濃度隨著距離基底20愈遠而遞減。這樣的緩衝層在發明名稱為「METHOD OF GROWING A HIGH QUALITY III-V COMPOUND LAYER ON A SILICON SUBSTRATE」(在矽基底上成長高品質的III-V族化合物層的方法)之在2012年2月17日在美國提出專利申請之美國專利申請號13/398,954號案中有更詳盡的敘述，在此處以參照的形式將上述美國申請案的揭露內容併入本案說明書中。
一第一氮化鎵(GaN，其為III-V族化合物的一種) 層74是形成於緩衝層72的上方。然後，將一氮化鋁層76形成於第一氮化鎵層74的上方。然後，將一第二氮化鎵層78形成於氮化鋁層76的上方。以上各層可藉由一磊晶成長製程形成。
然後，在第二氮化鎵層78的上方形成一摻雜半導體層80。摻雜半導體層80是以本技術領域習知的一磊晶成長製程形成。在圖示的實施例中，摻雜半導體層80是被摻雜n型摻雜物，例如碳(C)或矽(Si)。摻雜半導體層80包含一III-V族化合物，在本實施例中，此III-V族化合物為氮化鎵。因此，摻雜半導體層80亦可稱之為n型氮化鎵層。在某些實施例中，n型氮化鎵層80的厚度是在約2μm-約6μm的範圍內。
一預形成層85是形成於n型氮化鎵層80的上方。預形成層85包含複數對的氮化銦鎵(InGaN)層與氮化鎵(GaN)層，例如有15-25對。化學式中的銦含量可以在約0.1至約0.2的範圍內。上述氮化銦鎵層的厚度是在約0.5nm-約2nm的範圍內，而上述氮化鎵層的厚度是在約1nm-約3nm的範圍內。
一多重量子井層(multiple-quantum well；MQW)90是形成於預形成層85的上方。多重量子井層90包含交互(或週期性)排列之活性材料與阻障材料的子層，例如為氮化鎵(GaN)與氮化銦鎵(InGaN)。例如，多重量子井層90可包含複數個氮化鎵子層與複數個氮化銦鎵子層，其中是以交互排列或週期性排列的形式形成上述氮化鎵子層與上述氮化銦鎵子層。在一實施例中，多重量子井層90包含10個氮化鎵子層與10個氮化銦鎵子層，其中一個氮化銦鎵子層是形成於一個氮化鎵子層上，另一個氮化鎵子層則形成於上述氮化銦鎵子層上，以此類推。多 重量子井層90中的每個子層與其相鄰的子層是被摻雜不同導電形式的摻雜物。亦即，多重量子井層90中的各個子層是被摻雜成交互的p-n樣式。發光效率是依存於交互排列層的層數與其厚度。在某些實施例中，多重量子井層90的厚度是在約90奈米(nm)至約200nm的範圍內。在多重量子井層90的頂部，具有一InAlGaN的最終緩衝層，其化學式中的鋁含量可為0至1，化學式中的銦含量可為0至1，且其厚度可為約7nm-約25nm。此InAlGaN的最終緩衝層可被視為多重量子井層90的一部分、亦可不被視為多重量子井層90的一部分，而為被具體繪示。
一電子阻擋層100可視需求形成於多重量子井層90的上方。電子阻擋層100會幫助將電子-電洞載體侷限在多重量子井層90的範圍內作再結合，而可改善多重量子井層90的量子效率並減少在不希望的頻寬中的輻射。在某些實施例中，電子阻擋層100可包含一摻雜的氮化銦鋁鎵(InAlGaN)材料，而摻雜物可包含例如鎂等的p型摻雜物。在某些實施例中，電子阻擋層100的上述化學式中的鋁含量可為0至1、銦含量可為0至1，電子阻擋層100的厚度可為約10nm-約25nm。
一摻雜半導體層110可形成於電子阻擋層100的上方(因此而在多重量子井層90的上方)。摻雜半導體層110的形成是藉由本技術領域中習知的一磊晶成長製程。在某些實施例中，用於摻雜此摻雜半導體層110的摻雜物的導電形式是與摻雜半導體層80的摻雜物的導電形式相反(或不同)。因此，在本實施例中，摻雜半導體層80是被摻雜n型的摻雜物，則摻雜半導體層110是被摻雜p型的摻雜物。摻雜半導體層110包含一 III-V族化合物，在繪示的實施例中為氮化鎵化合物。因此，亦可將摻雜半導體層110稱為一p型氮化鎵層110。在某些實施例中，p型氮化鎵層110的厚度可以在約150nm-約200nm的範圍內。
藉由將多重量子井層90置於n型氮化鎵層80與p型氮化鎵層110之間，成為水平式發光二極體70的一核心部分。當一電壓(或電荷)施加於水平式發光二極體70的各摻雜層時，多重量子井層90會發射出例如光線等的輻射線。多重量子井層90所發出的光線的顏色是對應於輻射線的波長。此輻射線可以是例如為藍光等的可見光、或是例如紫外光(UV光)等的不可見光。可藉由改變用來建構多重量子井層90的材料的成分與結構，而改變多重量子井層90所發出光線的波長(以及此波長對應的光線的顏色)。
可進行附加的步驟來完成水平式發光二極體70的製造。例如，可在p型氮化鎵層110的上方形成一導電接觸層120。藉由蝕刻將n型氮化鎵層80的一部分移除而暴露出n型氮化鎵層80的一部分。然後，可將金屬接點130、131分別形成於曝露的n型氮化鎵層80的表面上與導電接觸層120的表面上。金屬接點130、131的形成是藉由一或多道的沉積與圖形化製程。金屬接點130、131可使電流分別通至摻雜半導體層80與摻雜半導體層110。
前述根據第9圖討論的水平式發光二極體70，是屬於水平式的發光二極體。同樣地，亦可納入改良的多重量子井層90來製造一垂直式的發光二極體。例如，第3圖是繪示此一 垂直式發光二極體150的一例。基於一致性與明確性的理由，垂直式與水平式的發光二極體中的類似構件是被標以相同的元件符號。
請參考第10圖，垂直式發光二極體150是包含許多與第9圖所示的水平式發光二極體70相同的材料。因此，基於一致性與明確性，類似構件是被標以相同的元件符號。一氮化銦鎵層152是形成於p型氮化鎵層110的上方。氮化銦鎵層152可以是一p型摻雜層或一非摻雜層。一接合金屬層154是形成於氮化銦鎵層152的上方。之後，一底座(submount)160是接合於接合金屬層154。在各種實施例中，底座160可包含一陶瓷材料或矽材料。
現在請參考第11圖，一p接觸層170是形成於底座160的上方。p接觸層170可包含適用於導電的一金屬材料。亦可藉由濕蝕刻例如藉由含氟化氫(HF)、乙酸(acetic acid；CH3COOH)、或草酸(oxalic acid；HOOC-COOH)的溶液來移除矽基底20。亦可藉由例如一反應性離子蝕刻製程(reactive ion etching process)，移除形成於矽基底20與n型氮化鎵層80之間的各層。藉由形成在矽基底20的背側24的凹陷部30，而較容易地移除矽基底20。這有至少部分是歸因於凹陷部30會有效地增加矽基底20的表面積。因此，上述濕蝕刻溶液可更有效率地進入而接觸矽基底20，藉此更有效率地移除矽基底20。此外，凹陷部30是對應於矽基底20中的矽材料的消失，這意味著有較少的矽材料需要藉由蝕刻來移除。這亦使矽基底20的移除變得更容易。此後，從背側在n型氮化鎵層80的曝露的表面上形成一 個或更多的n接點175。p接觸層170與n接點175提供通至垂直式發光二極體150的導電通路。
為了完成水平式發光二極體70或垂直式發光二極體150的製造，亦可執行附加的製程例如切割、封裝與測試製程，但為了簡潔，這些製程均未繪示於圖式中。
前述的水平式發光二極體70(或垂直式發光二極體150)可裝配成為一照明裝置的一部分。例如，水平式發光二極體70(或垂直式發光二極體150)可裝配成為一應用發光二極體的照明器具300，此照明器具300的一簡化的剖面圖是示於第12圖。第12圖所示之應用發光二極體的照明器具300的實施例包含複數個發光二極體晶片。在其他實施例中，照明器具300可包含一單一的發光二極體晶片。
如前文討論，上述發光二極體晶片包含一n摻雜III-V族化合物層、一p摻雜III-V族化合物層以及在上述n摻雜III-V族化合物層與上述p摻雜III-V族化合物層之間的一多重量子井層。在某些實施例中，每個水平式發光二極體70的晶片上，都具有塗覆於其上的螢光體層(phosphor layer)。上述螢光體層可包含磷光性(phosphorescent)的材料及/或螢光性(fluorescent)的材料。上述螢光體層可使用一濃縮的黏滯流體介質(concentrated viscous fluid medium)(例如為液膠(liquid glue))而塗覆於水平式發光二極體70的晶片的表面上。當上述濃縮的黏滯流體介質凝結(set)或固化，螢光體材料就變為發光二極體封裝體的一部分。在實際的發光二極體應用中，上述螢光體層可用來轉換水平式發光二極體70的晶片所發出光線的 顏色。例如，上述螢光體層可將水平式發光二極體70的晶片所發出的藍光轉換成一不同波長的光線。藉由改變螢光體層的材料成分，可達成所指定的使水平式發光二極體70的晶片發出的光線顏色。
接下來將水平式發光二極體70的晶片安裝在一基板320上。在某些實施例中，基板320包含一金屬核心印刷電路板(Metal Core Printed Circuit Board；MCPCB)。上述金屬核心印刷電路板包含一金屬基材，此金屬基材可以由鋁(或是鋁合金)製造。上述金屬核心印刷電路板亦包含置於上述金屬基材上的導熱但電性絕緣的一介電層。金屬核心印刷電路板亦可包含一銅製的薄金屬層，此銅製的薄金屬層是置於上述介電層上。在取代上述實施例的其他實施例中，基板320可包含其他適當的導熱結構。基板320可包含、亦可不包含主動式的電路系統，並亦可用來建立互聯。
照明器具300包含一散射器蓋(diffuser cap)350。散射器蓋350是用來為其下方的水平式發光二極體70的晶片提供一覆蓋物。換句話說，水平式發光二極體70的晶片是被散射器蓋350與基板320一起密封。在某些實施例中，散射器蓋350具有一曲線形狀的表面或輪廓。在某些實施例中，上述曲線形狀的表面可實質上按照一半圓形的外廓，因此水平式發光二極體70的晶片所發出的每一道光線可以以實質上直角的入射角(例如含90度角的一些角度範圍)到達散射器蓋350的表面。散射器蓋350的曲線形狀對於水平式發光二極體70的晶片所發出光線的全內反射(Total Internal Reflection；TIR)的減少有幫助。
散射器蓋350可具有一織紋形狀的(textured)表面。例如，此織紋形狀表面可被粗糙化、或可包含複數個小圖形例如多邊形或圓形的小圖形。這些織紋形狀的表面有助於水平式發光二極體70的晶片所發出光線的散射，以使光線的擴散更均勻。在某些實施例中，散射器蓋350是被塗覆包含不同散射粒子的一散射層。
在某些實施例中，是以空氣填入水平式發光二極體70的晶片與散射器蓋350之間的一空間360；在其他實施例中，可以以一光學等級的聚矽氧類(silicone-based)的黏著劑材料(亦稱之為光學膠(optical gel))填入散射器蓋350。在上述實施例中，可將螢光體粒子混入上述光學膠中，以使水平式發光二極體70的晶片所發出的光線進一步散射。
雖然圖示的實施例是顯示所有的水平式發光二極體70的晶片是被密封於一單一的散射器蓋350內，要瞭解的是在其他實施例中可使用複數個散射器蓋350。例如每個水平式發光二極體70的晶片可被分別密封於複數個散射器蓋350的一個中。
照明器具300亦可視需求包含一反射結構370，可將此反射結構370安裝於基板320上。在某些實施例中，反射結構370的形狀可與一杯子類似，因此亦可將其稱為一反射杯。從一俯視來看，反射結構370是以360度包圍或環繞水平式發光二極體70的晶片與散射器蓋350。從上述俯視圖來看，反射結構370可具有一圓形的輪廓、一蜂巢狀六角形的輪廓或是包圍散射器蓋350之其他適當的胞狀輪廓。在某些實施例中，水平 式發光二極體70的晶片與散射器蓋350是位於反射結構370的底部的附近。換句話說，反射結構370的頂部或上部開口是位於水平式發光二極體70的晶片與散射器蓋350之上或上方。
反射結構370的作用是將行經方向為離開散射器蓋350的光線予以反射。在某些實施例中，是在反射結構370的內表面塗覆一反射膜，例如為鋁、銀或上述之合金。要瞭解的是在某些實施例中，反射結構370的側壁的表面可以是織紋形狀的表面，其形式是類似於散射器蓋350的織紋形狀的表面。因此，反射結構370可用來將水平式發光二極體70的晶片所發出的光線予以進一步散射，而減少照明器具300的輸出光線的眩光(glare)，並使光線的輸出對於人眼更加親和。在某些實施例中，反射結構370的側壁具有一傾斜或漸細的輪廓。反射結構370的傾斜或漸細的輪廓會強化反射結構370的光線反射效率。
照明器具300具有一散熱結構380，亦可稱之為散熱器(heat sink)380。散熱器380是經由基板320而導熱性地耦接於水平式發光二極體70的晶片(在操作過程中會產熱)。換句話說，散熱器380是貼合於基板320或是基板320是位於散熱器380的一表面。散熱器380的設置，是用來將熱量散逸至週遭的大氣中。散熱器380包含一導熱性材料，例如為一金屬材料。散熱器380的形狀及幾何配置是被設計來為與其親近的燈具提供一架構，並同時將熱量從水平式發光二極體70的晶片散出或導出。為了強化熱量的傳播，散熱器380可具有複數個鰭片390，這些鰭片390是從散熱器380的一本體向外突出。這些鰭 片390具有曝露於週遭大氣的實質的表面區域，以供熱量的傳播。
第13圖是顯示一照明模組400的一簡化的示意圖，照明模組400是包含前文討論的照明器具300的某些實施例。照明模組400具有一基座410、一本體420與一燈具430，其中本體420是貼合於基座410，而燈具430是貼合於本體420。在某些實施例中，燈具430是一筒燈(down lamp)(或是一向下照明的照明模組)。燈具430包含前文參考第12圖討論的照明器具300。燈具430是可以有效率地投射出光束440。此外，相較於傳統的白熾燈(incandescent lamp)，燈具430可提供較佳的耐久性與更長的使用壽命。
前文討論的內容是關於預切矽基底的表面是如何減少應力並可以在矽基底上作更佳的III-V族化合物層的磊晶成長。雖然發光二極體是用來作在矽基底上成長III-V族化合物(例如為GaN)的方案之一例，但相同的概念亦可應用於雷射二極體(laser diodes；LD)，因為雷射二極體亦會受惠於在一矽基底上的III-V族化合物的較佳的磊晶成長。第14圖是繪示一簡化的剖面圖，顯示根據本案發明各種面向的一雷射二極體500的一實施例的剖面側視圖。
雷射二極體500是包含一基底20，在本實施例所示的基底20是一矽基底。如前文所討論，在矽基底20的背側24上形成複數個凹陷部30來減少應力，所以可以在矽基底20的前側22上成長III-V族化合物層而具有較低的應力並減少龜裂的發生。
一III-V族化合物層520是在前側22上而形成於矽基底20的上方。在某些實施例中，III-V族化合物層520包含氮化鋁(AlN)。另一個III-V族化合物層530則形成於III-V族化合物層520的上方。在某些實施例中，III-V族化合物層530是包含複數個子層，例如為複數個氮化鋁鎵(AlGaN)子層。這些子層的厚度以及這些子層的鋁含量，可隨著位於愈上方的子層(例如距離矽基底20愈遠的子層)而增加。
然後，在III-V族化合物層530的上方形成一III-V族化合物磊晶層540。在某些實施例中，III-V族化合物磊晶層540可包含氮化鎵(GaN)。其後，在III-V族化合物磊晶層540的上方形成一氮化鋁(AlN)層或氮化鋁鎵(AlGaN)層550。然後，在氮化鋁層或氮化鋁鎵層550的上方，形成另一個III-V族化合物磊晶層560。
然後，在III-V族化合物磊晶層560的上方形成一n摻雜III-V族化合物層570。在某些實施例中，n摻雜III-V族化合物層570包含n型摻雜的GaN。在n摻雜III-V族化合物層570的上方可形成複數個其他層580，這些其他層580例如包含一n摻雜InGaN層、包含n摻雜InAlGaN的一披覆層(cladding layer)、以及包含n摻雜InGaN的一導引層(guiding layer)。
其後，可在其他層580的上方(並在n摻雜III-V族化合物層570的上方)形成一多重量子井層585。多重量子井層585包含交錯的複數個阻障層與複數個活性層，例如交錯的複數個InGaN層與複數個GaN層。
在多重量子井層585的上方形成一電子阻擋層 590。在某些實施例中，電子阻擋層590包含p摻雜InAlGaN。其後，在電子阻擋層590的上方形成一導引層600。在某些實施例中，導引層600是包含一p摻雜InGaN。然後，在導引層600的上方形成一披覆層610。在某些實施例中，披覆層610包含一p摻雜InAlGaN。然後，在披覆層610的上方形成一p摻雜III-V族化合物層620。在某些實施例中，p摻雜III-V族化合物層620包含p型摻雜的GaN。
前述且示於第14圖的雷射二極體500的各層僅為範例層。其他的雷射二極體亦可根據其設計需求而納入不同的材料層。此外，例如高電子遷移率電晶體(high-electron mobility transistor；HEMT)等的其他裝置亦可受惠於應力的降低，此應力的降低是藉由預切矽基底的背側造成的，因此III-V族化合物可更佳地成長於矽基底的前側上。為了提供一範例，第15圖是顯示一高電子遷移率電晶體裝置700的一簡化的剖面圖。高電子遷移率電晶體裝置700會使用與前文討論的雷射二極體500的一些類似的材料層。因此，為了明確性與一致性的理由，類似的材料層會賦予相同的元件符號。
請參考第15圖，高電子遷移率電晶體裝置700是包含一基底20，在本實施例所示的基底20是一矽基底。如前文所討論，在矽基底20的背側24上形成複數個凹陷部30來減少應力，所以可以在矽基底20的前側22上成長III-V族化合物層而具有較低的應力並減少龜裂的發生。
一III-V族化合物層520是在前側22上而形成於矽基底20的上方。在某些實施例中，III-V族化合物層520包含氮 化鋁(AlN)。另一個III-V族化合物層530則形成於III-V族化合物層520的上方。在某些實施例中，III-V族化合物層530是包含複數個子層，例如為複數個氮化鋁鎵(AlGaN)子層。這些子層的厚度以及這些子層的鋁含量，可隨著位於愈上方的子層(例如距離矽基底20愈遠的子層)而增加。
然後，在III-V族化合物層530的上方形成一III-V族化合物磊晶層540。在某些實施例中，III-V族化合物磊晶層540可包含氮化鎵(GaN)。其後，在III-V族化合物磊晶層540的上方形成一氮化鋁(AlN)層或氮化鋁鎵(AlGaN)層550。然後，在氮化鋁層或氮化鋁鎵層550的上方，形成另一個III-V族化合物磊晶層560。
然後，在III-V族化合物磊晶層560的上方形成一非摻雜的III-V族化合物層710。其後，在非摻雜的III-V族化合物層710的上方形成一氮化鋁鎵(AlxGa1-xN)層720。在某些實施例中，x大於0但小於1。可能還需要附加的製程來完成高電子遷移率電晶體裝置700的製造，但為了簡潔，這些製程未在本說明書中討論。
第16圖是一流程圖，顯示在一矽基底的上方成長一高品質的III-V族化合物層的一簡化的方法800。方法800包含一步驟810，在步驟810中，是提供一矽基底。上述矽基底具有一前側以及與上述前側反向的一背側。
方法800包含一步驟820。在步驟820中，是在上述矽基底的背側形成複數個開口部或凹陷部。上述開口部是從上述背側向上述前側延伸。上述開口部亦在上述矽基底的上述背 側上共同定義從平面圖看來的一圖形。在各種實施例中，上述圖形是包含以下之一：排成十字交叉的數個矩形圖形、排成十字交叉的數個三角形圖形、一同心圓圖形、一多孔圖形、一多重棒狀圖形以及一放射狀圖形。步驟820是在將上述矽基底載入一磊晶成長反應室之前施行。在某些實施例中，是藉由一蝕刻製程來形成上述開口部。在某些其他的實施例中，是藉由一雷射切割製程來形成上述開口部。在各種實施例中，上述矽基底之無開口部的一殘留部的厚度是在約100μm~約300μm的範圍內。在某些實施例中，每個上述開口部的橫向尺寸是在約10μm~約100μm的範圍內。
方法800包含一步驟830。在步驟830中，是以一磊晶成長步驟，在上述矽基底的上述前側的上方成長一III-V族化合物層。在某些實施例中，是從上述前側，在緊鄰於上述矽基底的一表面上磊晶成長上述III-V族化合物層。在各種實施例中，上述III-V族化合物層是一發光二極體(light-emitting diode；LED)的一部分、或是一雷射二極體(laser diode；LD)的一部分、或是一高電子遷移率電晶體(high-electron mobility transistor；HEMT)的一部分。上述發光二極體、雷射二極體、高電子遷移率電晶體可形成在上述矽基底的上述前側的上方，且每種裝置會包含複數個其他的III-V族化合物層。
可在此處敘述的步驟810-830之前、之過程中或之後執行附加的製程而完成此光學裝置的製造。例如在某些實施例中，可在成長上述III-V族化合物層之前，對上述矽基底施以一清潔製程。上述清潔製程可包含：在一硫酸-過氧化氫 (H2SO4：H2O2)溶液中加熱上述矽基底；以及其後將上述矽基底浸於一氫氟酸(HF)溶液中。為了簡潔的理由，其他附加的製程未在此處作詳細的討論。
相對於現有的技術，前述本發明的實施例是提供了若干功效。然而，要瞭解的是，在本說明書中並未敘述所有的功效，其他的實施例可能會提供不同的功效，並非所有的實施例都需要某個特定的功效。
本發明提供的功效之一是藉由從上述背側預切上述矽基底，形成於上述背側的凹陷部可以為在上述矽基底的上述背側上成長的上述III-V族化合物層而有效地減少應力。這至少一部分是歸因於上述凹陷部會使上述矽基底使用上述凹陷部作為膨脹或收縮的緩衝，藉此吸收較多應力。相較於使用未裁切的矽基底而在其上形成III-V族化合物層的許多傳統的製程，其相反地會導致III-V族化合物層的成長不良。在某些情況中，曾經試圖從上述前側預切上述矽基底。然而，這麼作的缺點包含：在後續的微影製程中發生難以對準的問題；需要製作特定的光罩，此特定的光罩無法適用於其他製程；以及由於在製程過程中的III-V族化合物層的曝露，有機會發生一回熔蝕刻(melt back etching)的現象。這些問題可藉由本案發明的各實施例來避免，這是因為本案發明的各實施例是包含從上述矽基底的上述背側來預切上述矽基底。
本案發明的另一個功效是藉由在上述背側上預切上述矽基底，在需要移除上述矽基底時(例如在第11圖所示的垂直式發光二極體150的情況)，會較容易藉由溼蝕刻來移除上 述矽基底。這至少有一部分是歸因於上述矽基底具有較大的表面積而可以與更多的蝕刻溶液接觸，且亦是在上述矽基底中的上述凹陷部使的需要移除的矽材料的量變得較少的緣故。
本案發明的又另一個功效是其可相容於標準的製程，而節省製造時間並降低製造成本。
本發明的一個面向是提供一種半導體裝置，包含：一基底，具有一第一表面以及與上述第一表面反向的一第二表面，其中上述基底包含複數個凹陷部，上述凹陷部從上述第二表面向上述第一表面延伸，且上述凹陷部的底面到上述基底的上述第一表面的距離是在約100μm~約300μm的範圍內；以及一III-V族化合物層，形成於上述基底的上述第一表面的上方。
在某些實施例中，上述III-V族化合物層較好是下列元件之一的一部分：一發光二極體(light-emitting diode；LED)、一雷射二極體(laser diode；LD)以及一高電子遷移率電晶體(high-electron mobility transistor；HEMT)。
在某些實施例中，上述基底較好是一矽基底或一碳化矽基底。
在某些實施例中，上述III-V族化合物層較好是形成於緊接於上述基底的上述第一表面之上。
在某些實施例中，上述凹陷部較好是具有實質上相同的形狀或尺寸。
在某些實施例中，上述凹陷部的排列較好是使上述基底的上述第二表面從俯視圖看來具有一預定義 (predefined)的圖形。
在某些實施例中，上述預定義的圖形較好是以下之一：排成十字交叉的數個矩形圖形、排成十字交叉的數個三角形圖形、一同心圓圖形、一多孔圖形、一多重棒狀圖形以及一放射狀圖形。
在某些實施例中，較好為：上述凹陷部包含伸長的溝槽，且每個溝槽的寬度為約10μm~約100μm。
本發明的另一個面向是提供一種照明裝置，包含：一矽基底，具有一前側以及與上述前側反向的一背側，其中上述矽基底包含複數個開口部，上述開口部從上述背側形成，且上述開口部在上述矽基底的上述背側上共同定義從平面圖看來的一圖形，且上述矽基底之垂直對準於上述開口部的部分的垂直尺寸是在約100μm~約300μm的範圍內變化；以及一III-V族化合物層，形成於上述矽基底的上述前側的上方，其中上述III-V族化合物層是下列元件之一的一構件：一發光二極體(light-emitting diode；LED)、一雷射二極體(laser diode；LD)以及一高電子遷移率電晶體(high-electron mobility transistor；HEMT)。
在某些實施例中，上述III-V族化合物層較好是從上述背側與上述矽基底成物理性接觸。
在某些實施例中，上述開口部較好是具有實質上相同的形狀或尺寸。
在某些實施例中，上述開口部在上述矽基底的上述背側上定義的圖形較好是以下之一：排成十字交叉的數個矩 形圖形、排成十字交叉的數個三角形圖形、一同心圓圖形、一多孔圖形、一多重棒狀圖形以及一放射狀圖形。
在某些實施例中，較好為：上述照明裝置具有一發光模組，上述發光模組使用上述發光二極體作為其光源。
在某些實施例中，每個上述開口部的水平尺寸較好是在約10μm~約100μm的範圍內。
本發明的又另一個面向是提供一種在基底成長III-V族化合物層的方法，包含：在一基底的一背側形成複數個開口部，其中上述開口部在上述基底的上述背側上共同定義從平面圖看來的一圖形；以及其後在一磊晶製程中在上述基底的一前側上方成長一III-V族化合物層。
在某些實施例中，上述之在基底成長III-V族化合物層的方法較好為更包含在上述基底的上述前側的上方形成下列元件之一：一發光二極體(light-emitting diode；LED)、一雷射二極體(laser diode；LD)以及一高電子遷移率電晶體(high-electron mobility transistor；HEMT)，其中上述III-V族化合物層是上述發光二極體、上述雷射二極體以及上述高電子遷移率電晶體之一的一部分。
在某些實施例中，較好為：上述基底是一矽基底，且施行上述III-V族化合物層的成長是使上述III-V族化合物層成長於緊接於上述基底的上述前側之上。
在某些實施例中，上述之在基底成長III-V族化合物層的方法較好為在成長上述III-V族化合物層之前更包含：在一硫酸-過氧化氫(H2SO4：H2O2)溶液中加熱上述矽基底；以及 其後將上述矽基底浸於一氫氟酸(HF)溶液中。
在某些實施例中，較好為形成上述開口部包含向上述基底內以蝕刻或雷射切割出上述開口部而成為以下樣態：上述基底之無開口部的殘留部的厚度是在約100μm~約300μm的範圍內、每個上述開口部的水平尺寸是在約10μm~約100μm的範圍內。
在某些實施例中，上述圖形較好是包含下列之一：排成十字交叉的數個矩形圖形、排成十字交叉的數個三角形圖形、一同心圓圖形、一多孔圖形、一多重棒狀圖形以及一放射狀圖形。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
20‧‧‧基底(矽基底)
22‧‧‧前側(或前面)
24‧‧‧背側(或背面)
30‧‧‧凹陷部(開口)(溝槽)
70‧‧‧水平式發光二極體
72‧‧‧緩衝層
74‧‧‧第一氮化鎵層
76‧‧‧氮化鋁層
78‧‧‧第二氮化鎵層
80‧‧‧摻雜半導體層(n型氮化鎵層)
85‧‧‧預形成層
90‧‧‧多重量子井層
100‧‧‧電子阻擋層
110‧‧‧摻雜半導體層(p型氮化鎵層)
120‧‧‧導電接觸層
130‧‧‧金屬接點
131‧‧‧金屬接點

Claims (10)

  1. 一種半導體裝置，包含：一基底，具有一第一表面以及與該第一表面反向的一第二表面，其中該基底包含複數個凹陷部，該些凹陷部從該第二表面向該第一表面延伸，且該些凹陷部的底面到該基底的該第一表面的距離是在約100μm~約300μm的範圍內；以及一III-V族化合物層，形成於該基底的該第一表面的上方。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該III-V族化合物層是下列元件之一的一部分：一發光二極體(light-emitting diode；LED)、一雷射二極體(laser diode；LD)以及一高電子遷移率電晶體(high-electron mobility transistor；HEMT)。
  3. 如申請專利範圍第1項所述之半導體裝置，其中該些凹陷部的寬度為約10μm~約100μm，且該些凹陷部的排列使該基底的該第二表面從俯視圖看來具有一預定義(predefined)的圖形，其中該預定義的圖形是以下之一：排成十字交叉的數個矩形圖形、排成十字交叉的數個三角形圖形、一同心圓圖形、一多孔圖形、一多重棒狀圖形以及一放射狀圖形。
  4. 一種照明裝置，包含：一矽基底，具有一前側以及與該前側反向的一背側，其中該矽基底包含複數個開口部，該些開口部從該背側形成，且該些開口部在該矽基底的該背側上共同定義從平面圖看來的一圖形，且該矽基底之垂直對準於該些開口部的部分 的垂直尺寸是在約100μm~約300μm的範圍內變化；以及一III-V族化合物層，形成於該矽基底的該前側的上方，其中該III-V族化合物層是下列元件之一的一構件：一發光二極體(light-emitting diode；LED)、一雷射二極體(laser diode；LD)以及一高電子遷移率電晶體(high-electron mobility transistor；HEMT)。
  5. 如申請專利範圍第4項所述之照明裝置，其中每個該些開口部的水平尺寸是在約10μm~約100μm的範圍內，且該些開口部在該矽基底的該背側上定義的圖形是以下之一：排成十字交叉的數個矩形圖形、排成十字交叉的數個三角形圖形、一同心圓圖形、一多孔圖形、一多重棒狀圖形以及一放射狀圖形。
  6. 如申請專利範圍第4項所述之照明裝置，其中該照明裝置具有一發光模組，該發光模組使用該發光二極體作為其光源。
  7. 一種在基底成長III-V族化合物層的方法，包含：在一基底的一背側形成複數個開口部，其中該些開口部在該基底的該背側上共同定義從平面圖看來的一圖形；以及其後在一磊晶製程中在該基底的一前側上方成長一III-V族化合物層。
  8. 如申請專利範圍第7項所述之在基底成長III-V族化合物層的方法，更包含在該基底的該前側的上方形成下列元件之一：一發光二極體(light-emitting diode；LED)、一雷射二極體(laser diode；LD)以及一高電子遷移率電晶體(high-electron mobility transistor；HEMT)，其中該III-V族 化合物層是該發光二極體、該雷射二極體以及該高電子遷移率電晶體之一的一部分。
  9. 如申請專利範圍第7項所述之在基底成長III-V族化合物層的方法，其中形成該些開口部包含向該基底內以蝕刻或雷射切割出該些開口部而成為以下樣態：該基底之無開口部的殘留部的厚度是在約100μm~約300μm的範圍內、每個該些開口部的水平尺寸是在約10μm~約100μm的範圍內。
  10. 如申請專利範圍第7項所述之在基底成長III-V族化合物層的方法，其中該圖形包含下列之一：排成十字交叉的數個矩形圖形、排成十字交叉的數個三角形圖形、一同心圓圖形、一多孔圖形、一多重棒狀圖形以及一放射狀圖形。
TW102133138A 2012-09-14 2013-09-13 在基底成長ｉｉｉ－ｖ族化合物層的方法及具有該ｉｉｉ－ｖ族化合物層的半導體裝置與照明裝置 TW201411875A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/616,415 US8981534B2 (en) 2012-09-14 2012-09-14 Pre-cutting a back side of a silicon substrate for growing better III-V group compound layer on a front side of the substrate

Publications (1)

Publication Number Publication Date
TW201411875A true TW201411875A (zh) 2014-03-16

Family

ID=50273556

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102133138A TW201411875A (zh) 2012-09-14 2013-09-13 在基底成長ｉｉｉ－ｖ族化合物層的方法及具有該ｉｉｉ－ｖ族化合物層的半導體裝置與照明裝置

Country Status (3)

Country Link
US (2) US8981534B2 (zh)
CN (1) CN103682007A (zh)
TW (1) TW201411875A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140022136A (ko) * 2012-08-13 2014-02-24 삼성전자주식회사 반도체 발광소자
CN104979440B (zh) * 2014-04-10 2019-01-18 传感器电子技术股份有限公司 复合衬底
CN107635453B (zh) * 2015-06-22 2019-07-26 奥林巴斯株式会社 内窥镜用摄像装置
US11025029B2 (en) 2015-07-09 2021-06-01 International Business Machines Corporation Monolithic III-V nanolaser on silicon with blanket growth
US11011555B2 (en) * 2016-10-12 2021-05-18 Shaoher Pan Fabricating integrated light-emitting pixel arrays for displays
CN106960871A (zh) * 2017-03-16 2017-07-18 浙江大学 一种带沟槽阵列和空腔的碳化硅衬底结构
JP6719424B2 (ja) * 2017-06-26 2020-07-08 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
CN107731757B (zh) * 2017-09-27 2019-11-08 开发晶照明（厦门）有限公司 光电装置及其基板
US10389090B2 (en) 2017-11-21 2019-08-20 International Business Machines Corporation Lateral growth of edge-emitting lasers
CN111082307B (zh) * 2019-12-31 2021-07-06 长春理工大学 一种低应力高导热半导体衬底及其制备方法
CN114868261A (zh) * 2020-01-09 2022-08-05 苏州晶湛半导体有限公司 半导体结构及其衬底、半导体结构及其衬底的制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7244663B2 (en) * 2004-08-31 2007-07-17 Micron Technology, Inc. Wafer reinforcement structure and methods of fabrication
CN100550444C (zh) * 2004-09-29 2009-10-14 奥斯兰姆奥普托半导体有限责任公司 用于制造薄膜半导体芯片的方法以及薄膜半导体芯片
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
KR100674829B1 (ko) * 2004-10-29 2007-01-25 삼성전기주식회사 질화물계 반도체 장치 및 그 제조 방법
JP2006179511A (ja) * 2004-12-20 2006-07-06 Sumitomo Electric Ind Ltd 発光装置
JP4766966B2 (ja) * 2005-09-07 2011-09-07 京セラ株式会社 発光素子
US8664747B2 (en) * 2008-04-28 2014-03-04 Toshiba Techno Center Inc. Trenched substrate for crystal growth and wafer bonding
US8981397B2 (en) 2010-02-12 2015-03-17 Tsmc Solid State Lighting Ltd. Light-emitting devices on textured substrates
CN101937967B (zh) * 2010-09-14 2012-07-04 映瑞光电科技(上海)有限公司 发光二极管、发光装置及制造方法
US20130140592A1 (en) * 2011-12-01 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light emitting diode with improved light extraction efficiency and methods of manufacturing same

Also Published As

Publication number Publication date
CN103682007A (zh) 2014-03-26
US20140077224A1 (en) 2014-03-20
US20150171266A1 (en) 2015-06-18
US8981534B2 (en) 2015-03-17

Similar Documents

Publication Publication Date Title
TW201411875A (zh) 在基底成長ｉｉｉ－ｖ族化合物層的方法及具有該ｉｉｉ－ｖ族化合物層的半導體裝置與照明裝置
US20170294301A1 (en) Method of growing a high quality iii-v compound layer on a silicon substrate
KR100724540B1 (ko) 레이저 빔 전달 시스템 및 그 방법과 레이저 리프트 오프방법
CN101194373B (zh) 移除半导体发光器件的生长基板的方法
US9966366B2 (en) Lighting device
JP6023660B2 (ja) 半導体発光素子及び半導体発光装置
KR100649769B1 (ko) 반도체 발광 다이오드 및 그 제조 방법
US20150364642A1 (en) Method for manufacturing nano-structured semiconductor light-emitting element
JP2015156522A (ja) 蛍光体コートｌｅｄのパッケージング方法と装置
US20080230793A1 (en) Patterned Substrate For Light Emitting Diode and Light Emitting Diode Employing the Same
TW201411877A (zh) 光學裝置以及發光裝置及其製造方法
KR20110128545A (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
JP5306779B2 (ja) 発光素子及びその製造方法
TWI559569B (zh) 光學裝置及照明設備
TWI606608B (zh) 發光裝置
KR100863804B1 (ko) 질화물 발광소자 및 그 제조 방법
TWI566432B (zh) 照明裝置
KR100716648B1 (ko) 복수개의 발광셀들을 갖는 발광소자 및 그 제조방법
TWI420704B (zh) 半導體發光晶片製造方法
KR101435512B1 (ko) 혼성 구조를 갖는 발광다이오드
TWI377707B (en) White light emitting device and method for making same
KR20070117808A (ko) 발광 다이오드 칩 제조방법
KR20120031344A (ko) 발광 다이오드 칩 및 그 제조 방법