JP2014057020A - 窒化物半導体装置及びその作製条件特定方法 - Google Patents

Abstract

【課題】クラックフリーの窒化物半導体層を有した安価で高品質な窒化物半導体装置、及び試行錯誤を低減する作製条件特定方法を提供する。
【解決手段】本発明の窒化物半導体装置は、結晶面方位が（１１１）であるシリコン単結晶基板１１と、シリコン単結晶基板１１上に積層されるバッファ層と、前記バッファ層上に積層される窒化物半導体層５１とを有して成り、前記バッファ層は、ＡｌＮから成る第１の層と、Ａｌ_ｘＧａ_１−ｘＮ（０．１≦ｘ≦０．４）から成る第２の層とが交互に所定のターン数で積層された超格子バッファ層４１〜４４が複数積層されて形成され、それぞれの超格子バッファ層４１〜４４を構成する前記第１の層の膜厚は、ＧａＮ基板上にＡｌＮ薄膜をエピタキシャル成長させる場合の臨界膜厚未満であってシリコン単結晶基板１１から離れるにつれて薄くなるものとした。
【選択図】図１

Description

本発明は、窒化物半導体装置及びその作製条件特定方法に係り、特に、表面が鏡面で割れのない窒化物半導体層をシリコン基板上に形成する技術に関する。

ＧａＮ系窒化物半導体装置は、高周波・高出力ＨＥＭＴ（High Electron Mobility Transistor）やＬＥＤ（Light Emitting Diode）、ＬＤ（Laser Diode）への応用が成功して以来、盛んに研究されている。これらの装置は、通常、サファイヤやシリコン、シリコンカーバイド基板上に窒化物半導体層をエピタキシャル成長させた積層構造を有している。このうち、特に、シリコン基板は、大面積である、高品質である、熱伝導性がよい、ダイシングや薄層化が容易である、プロセス技術が完成していて世界中に製造ラインが存在する、低価格である、など多くの魅力ある特長を備えている。

しかし、シリコン基板とＧａＮ系窒化物半導体とは、格子定数のみならず熱膨張係数も大きく異なるために、シリコン基板上にエピタキシャル成長させた窒化物半導体層には、内部応力によって反りや割れ（クラック）が生じたり、表面に貫通転位などの欠陥が発生したりするという問題があった。クラックが発生した窒化物半導体からは装置製造を行うことはできないし、多数の貫通転位が存在している場合は装置性能が劣化してしまう。そこで、クラックの発生を抑え、貫通転位を低減させる方法として、窒化物半導体層を成長させる前工程として、シリコン基板上に窒化物半導体との格子定数及び熱膨張係数の不整合を緩和するためのバッファ層を積層させることが通例となっている。

例えば、特許文献１には、このようなバッファ層として、化学式Ａｌ_ｘＧａ_１−ｘＮで示される材料から成る第１の層と、化学式Ａｌ_ａＧａ_１−ａＮで示される材料から成る第２の層との複合層が複数積層された超格子バッファ層が提案されている。また、特許文献２には、多層構造バッファ層の形成において、窒化物半導体の多層構造の膜厚最適化により、積層する薄膜にかかる応力を調整して反りを低減する技術が記載されている。

特開２００３−５９９４８号公報 特開２０１１−２１６８２３号公報

しかし、特許文献１に記載のＡｌＮ系超格子バッファ層において、Ａｌ_ｘＧａ_１−ｘＮから成る第１の層とＡｌ_ａＧａ_１−ａＮから成る第２の層とのＡｌ組成比率ｘとａとは、応力に大きな影響を及ぼすのにも関わらず、請求項における組成比率の範囲は広く規定されており、ｘとａとの値の組合せによっては、超格子バッファ層の界面や窒化物半導体層の表面が荒れたり、窒化物半導体層にクラックが発生したりしてしまうこともあるなど、その詳細が実施例において一部明らかになったもののみ再現可能であった。

また、特許文献２に記載の技術では、反りの低減のためには膜厚を最適化する必要があるのにも関わらず、開示されている値の範囲が広く規定されている。しかし、特許文献２には、特に、最上層に成長させる窒化物半導体層を予め定められた厚さで作製したい場合に、多層構造バッファ層を構成する材料の組成比率に応じて膜厚を決定するための具体的な方法が提示されていない。

一方で、シリコン基板上に窒化物半導体装置を形成する際に最も重要なクラック発生の有無に関しては、特許文献１及び２ともにクラックに係る記載はあるものの、クラックのない（クラックフリーの）試料を得るための具体的な手順や製造方法が明らかにされておらず、実施例に示された値そのものを用いるか、開示された値の範囲で試行錯誤を行うしかないという問題があった。

本発明は、前記の課題を解決するためになされたものであり、クラックフリーの窒化物半導体層を有した安価で高品質な窒化物半導体装置、及び試行錯誤を低減する作製条件特定方法を提供することを目的とする。

前記の課題を解決するために、本発明の窒化物半導体装置は、結晶面方位が（１１１）であるシリコン単結晶基板と、前記基板上に積層されるバッファ層と、前記バッファ層上に積層される窒化物半導体層とを有して成り、前記バッファ層は、ＡｌＮから成る第１の層と、Ａｌ_ｘＧａ_１−ｘＮ（０．１≦ｘ≦０．４）から成る第２の層とが交互に所定のターン数で積層された超格子バッファ層が複数積層されて形成され、それぞれの前記超格子バッファ層を構成する前記第１の層の膜厚は、ＧａＮ基板上にＡｌＮ薄膜をエピタキシャル成長させる場合の臨界膜厚未満であって前記シリコン単結晶基板から離れるにつれて薄くなるものとした。

また、本発明は、シリコン基板上に搭載すべき窒化物半導体層の目標厚さが与えられた場合の窒化物半導体装置の作製条件特定方法であって、前記窒化物半導体装置は、結晶面方位が（１１１）であるシリコン単結晶基板と、前記シリコン単結晶基板上に積層されるバッファ層と、前記バッファ層上に積層される前記目標厚さの窒化物半導体層とを有して成り、前記バッファ層は、ＡｌＮから成る第１の層と、Ａｌ_ｘＧａ_１−ｘＮ（０．１≦ｘ≦０．４）から成る第２の層とが、交互に所定のターン数で積層された超格子バッファ層が複数積層されて形成され、それぞれの前記超格子バッファ層を構成する前記第１の層の膜厚は、ＧａＮ基板上にＡｌＮ薄膜をエピタキシャル成長させる場合の臨界膜厚未満であって、前記シリコン単結晶基板から離れるにつれて薄くなっており、前記シリコン単結晶基板の主面上に、前記所定のターン数を変化させて前記バッファ層が積層される工程と、前記バッファ層上に前記窒化物半導体層が前記目標厚さにまで成長される工程と、前記窒化物半導体層の成長により作製された試料の表面に生じるクラックの発生状況に応じて前記所定のターン数が変更され、クラックフリーとなるまで前記２つの工程が繰り返されて、クラックフリーとなるターン数が特定される工程と、を含むものとした。

本発明によれば、クラックフリーの窒化物半導体層を有した安価で高品質な窒化物半導体装置、及び試行錯誤を低減する作製条件特定方法を提供することができる。

本発明の実施形態に係る窒化物半導体装置の積層構造図である。 超格子バッファ層の積層構造を例示した断面図である。 ＧａＮ上のＡｌＧａＮ層の臨界膜厚の計算結果を示すグラフである。 実施例１に係る窒化物半導体試料の積層構造図である。 実施例１に係る超格子バッファ層を形成する複合層の膜厚についての説明図である。 実施例１に係る窒化物半導体試料の表面の微分干渉顕微鏡写真である。 実施例２に係る窒化物半導体試料の表面の微分干渉顕微鏡写真である。

以下、本発明を実施するための形態について、適宜図面を参照して詳しく説明する。
図１は、本発明の実施形態に係る窒化物半導体装置の積層構造図である。図１に例示する窒化物半導体装置は、主面が（１１１）面であるシリコン単結晶基板１１（図１では「Ｓｉ（１１１）基板」と表記。以下、適宜「Ｓｉ基板」と略記。）の主面上に、基板側から順に、ＡｌＮ下地バッファ層２１、ＡｌＧａＮ下地バッファ層３１、超格子バッファ層Ａ〜Ｄ（４１〜４４）、窒化物半導体（例えばＧａＮ半導体）５１、が積層されて構成されている。

Ｓｉ基板１１は、例えば直径３インチ、厚さ６００μｍの単結晶シリコンから成り、主面の結晶方位が（１１１）である支持基板である。ＡｌＮ下地バッファ層２１とＡｌＧａＮ下地バッファ層３１とから成る下地バッファ層は、Ｓｉ基板１１とその上方に形成される超格子バッファ層Ａ（４１）との間の格子定数及び熱膨張係数の差分を緩和するために積層される。

格子定数（単位：１０^−１０ｍ）は、Ｓｉ（１１１）基板が３．８４であり、ＧａＮが３．１８であり、ＡｌＮが３．１１である。Ｓｉ（１１１）基板とＡｌＮとのドメイン不整合は約１％と小さいので、良質なヘテロエピタキシャル成長が可能である。また、室温での熱膨張係数（単位：１０^−６／Ｋ）は、シリコンが３．５９であり、ＧａＮが５．５９であり、ＡｌＮが４．１５である。室温での熱膨張係数は、ＧａＮ＞ＡｌＮであるが、結晶成長温度（１４００Ｋ）では、ＧａＮが５．３９６であり、ＡｌＮが６．９４２であるので、ＧａＮ＜ＡｌＮとなる。結晶成長温度においては、格子定数の違いから成長層には総じて圧縮応力が働いてウェハを凹方向に変形させる。一方、降温過程において熱膨張係数の違いから生じる圧縮歪によってウェハを凸方向に変形させる引っ張り応力が働くように、超格子バッファ層の特性を設定する。このように、結晶成長時に生じる圧縮応力と降温過程において生じる引っ張り応力とを相殺することで、反りの発生を抑止する。

ＡｌＧａＮ下地バッファ層３１のＡｌ組成比率は、超格子バッファ層Ａ〜Ｄ（４１〜４４）のＡｌＧａＮと同じ値（例えば０．２）を用いることができる。ＡｌＮ下地バッファ層２１の膜厚は、その基板反対側表面に積層されるＡｌＧａＮ下地バッファ層３１との間で決まる臨界膜厚（ＧａＮ上のＡｌＮ薄膜の臨界膜厚である６ｎｍよりも大きい値）未満でかつ厚いことが好ましいので、４〜６ｎｍ（例えば５ｎｍ）とする。ＡｌＧａＮ下地バッファ層３１の臨界膜厚は、ＡｌＮ下地バッファ層２１及び超格子バッファ層Ａ（４１）との間で決まる臨界膜厚（ＡｌＮ上のＧａＮの臨界膜厚として知られている１５ｎｍよりも大きい値）未満でかつ厚いことが好ましいので、１０〜１５ｎｍ（例えば１５ｎｍ）とする。なお、この下地バッファ層は省略してもよく、その場合には、最下位の超格子バッファ層Ａ（４１）が下地バッファ層としての役割を担うことになる。

超格子バッファ層Ａ〜Ｄ（４１〜４４）は、全体として、Ｓｉ基板１１とその上方に形成される窒化物半導体（ＧａＮ系半導体）５１との間の格子定数及び熱膨張係数の差分を緩和するためのバッファ層として機能する。

図２は、超格子バッファ層の積層構造を例示した断面図であり、超格子バッファ層Ａ（４１）の断面構造を例示している。図２に示すように、超格子バッファ層Ａ（４１）は、ＡｌＮから成る第１の層４１−１ａ，４１−２ａ，・・・と、ＡｌＧａＮから成る第２の層４１−１ｂ，４１−２ｂ，・・・とが、交互にＮ回繰り返して積層（Ｎターン）されている。これは、隣接するＡｌＮから成る第１の層とＡｌＧａＮから成る第２の層との組を単位とする複合層が、Ｎ段積層されたものであるとも言うことができる。図示は省略するが、超格子バッファ層Ｂ〜Ｄ（４２〜４４）の構造も図２と同様である。後記するように、超格子バッファ層Ａ〜Ｄ（４１〜４４）の違いは、それぞれの複合層を構成する第１の層の膜厚が異なる点にある。

ここで、超格子バッファ層Ａ〜Ｄ（４１〜４４）を構成する各複合層の膜厚の決定方法を説明する。まず、超格子バッファ層Ａ〜Ｄ（４１〜４４）を構成する第１の層（ＡｌＮ層）の臨界膜厚を求める。臨界膜厚とは、異種基板上の薄膜のエピタキシャル成長において、成長層内に蓄積された内部応力が格子不整合転位によって緩和される（格子緩和が発生する）最小の膜厚のことであり、それよりも薄い薄膜であれば格子不整合によって生じる内部応力は薄膜の弾性変形によってひずみとして蓄積され、コヒーレントな成長が可能となる。ここでは、よく知られたMatthews & Blakesleeらによる力学的平衡理論を用いて、ＧａＮ上のＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）から成る層の臨界膜厚を計算した。結晶に等方性を仮定し、Hookeの法則は考慮しないものとして計算した結果を図３に示す。

図３において、横軸はＡｌＧａＮ層中のＡｌ濃度比率を百分率（％）で表したものであり、０％（ｘ＝０）はＧａＮに相当し、１００％（ｘ＝１．０）はＡｌＮに相当する。縦軸は、ＧａＮ基板上で成長するＡｌＧａＮ層の臨界膜厚である。図３より、Ａｌ濃度が１００％のＡｌＧａＮ層、つまりＡｌＮ層の臨界膜厚は約６ｎｍであることが分かる。第２の層のＡｌＧａＮのＡｌ組成比率ｘは、格子不整合の緩和性能を確保するために０．５未満（好ましくは０．１〜０．４の範囲）とする必要があり、ｘが０．５未満の範囲では、ＡｌＮ層とＳｉ基板との間のドメイン不整合（約１％）よりも、ＡｌＮ層とＡｌＧａＮ層との間の格子不整合（約１．１〜２．２％）の方が大きいので、第１の層つまりＡｌＮ層の臨界膜厚は、第２の層つまりＡｌＧａＮとの関係で決まる。ＧａＮとの関係で決まるＡｌＮ層の臨界膜厚が６ｎｍであることから、ＡｌＮとの格子不整合がＧａＮよりも小さくなるＡｌＧａＮ上のＡｌＮ層の臨界膜厚は、６ｎｍよりも大きくなる。したがって、ＡｌＮから成る第１の層の膜厚を６ｎｍ未満に設定することで、超格子バッファ層Ａ〜Ｄ（４１〜４４）を構成するいずれの第１の層においても格子緩和は発生しないものと考えられる。また、膜厚が０．５ｎｍ未満であると結晶性や界面の平坦性が悪化するので、第１の層の膜厚は０．５ｎｍ以上６ｎｍ未満に設定する。

他方、超格子バッファ層Ａ〜Ｄ（４１〜４４）を構成する第２の層（ＡｌＧａＮ層）の臨界膜厚は、ＡｌＮ上のＧａＮ層の臨界膜厚として知られている１５ｎｍよりも大きくなることから、ＡｌＧａＮから成る第２の層の膜厚は１５ｎｍ未満に設定することで、格子緩和の発生を抑止できるものと考えられる。膜厚が１ｎｍ未満であると結晶性や界面の平坦性が悪化するので、第２の層の膜厚は１ｎｍ以上１５ｎｍ未満に設定する。

これに加えて、本実施形態においては、それぞれの超格子バッファ層Ａ〜Ｄ（４１〜４４）を構成する複合層の第１の層の膜厚は下記のように設定される。詳しくは、Ｓｉ基板１１に最も近い最下位層（図１の例では超格子バッファ層Ａ（４１））を構成する第１の層の膜厚を１００％とすると、超格子バッファ層Ｂ〜Ｄ（４２〜４４）を構成する第１の層の膜厚は、Ｓｉ基板１１から離れるにつれて一定の割合で順次減少していくようになっている。図１の例では、４つの超格子バッファ層が積層されているので、第１の層の膜厚は２５％ずつ減じられ、超格子バッファ層Ｂ（４２）が７５％、超格子バッファ層Ｃ（４３）が５０％、超格子バッファ層Ｄ（４４）が２５％に減じられる。また、積層される超格子バッファ層の総数が３である場合は、第１の層の膜厚は約３３％ずつ減じられて、１００％→６７％→３３％という構成となり、積層される超格子バッファ層の総数が５である場合は、第１の層の膜厚は２０％ずつ減じられて、１００％→８０％→６０％→４０％→２０％という構成となる。積層する超格子バッファ層の総数は特に限定されるものではないが、製造する窒化物半導体装置の品質や作業工数を勘案した場合、３〜５の範囲とすることが好ましい。

このように、超格子バッファ層Ａ〜Ｄ（４１〜４４）を構成する複合層の第１の層の膜厚を下側から順次減らしていくことにより、Ｓｉ基板とＧａＮ半導体層との格子不整合によって生じる内部応力を、バッファ層全体にほぼ均等になるように分散させることができるので、格子緩和によるクラックの発生や貫通転位の発生を抑止することが可能となる。

以下、実施例１について説明する。実施例１においては、第２の層を成すＡｌＧａＮのＡｌ組成比率を０．２とし、膜厚は７．３ｎｍとした。図４に、本実施例１に係る窒化物半導体装置の積層構成図を示す。この窒化物半導体装置においては、直径が２インチで主面の方位が（１１１）から±０．５度以内である単結晶シリコン基板上に、まずＡｌＮ系下地バッファ層が形成されている。この下地バッファ層は、膜厚が５ｎｍのＡｌＮ下地バッファ層２１と、膜厚が１５ｎｍのＡｌ_０．２Ｇａ_０．８Ｎ下地バッファ層３１とから構成されている。下地バッファ層の基板反対側表面には、基板側から順に、Ｎターン超格子バッファ層Ａ（４１）、Ｎターン超格子バッファ層Ｂ（４２）、Ｎターン超格子バッファ層Ｃ（４３）、Ｎターン超格子バッファ層Ｄ（４４）、が積層され、最上位に窒化物半導体層として不純物が添加されていないＵＩＤ（Unintentionally Doped）−ＧａＮ層５１が積層されている。

図５は、超格子バッファ層Ａ〜Ｄ（４１〜４４）のそれぞれを構成する複合層の膜厚の説明図である。図５に示すように、それぞれの複合層を構成する第２の層４１−ｉｂ〜４４−ｉｂはいずれもＡｌ_０．２Ｇａ_０．８Ｎから成り、膜厚は７．３ｎｍとなっている。また、ＡｌＮから成る第１の層の膜厚は、超格子バッファ層Ａ（４１）の５．２ｎｍを１００％として、Ｓｉ基板１１から離れるにつれて２５％ずつ減じられ、超格子バッファ層Ｂ（４２）が３．９ｎｍ（７５％）、超格子バッファ層Ｃ（４３）が２．６ｎｍ（５０％）、超格子バッファ層Ｄ（４４）が１．３ｎｍ（２５％）となっている。それにより、図４に示すように、Ｎターン超格子バッファ層Ａ〜Ｄ（４１〜４４）のそれぞれの厚さは、下から順に（１２．５×Ｎ）ｎｍ、（１１．２×Ｎ）ｎｍ、（９．９×Ｎ）ｎｍ、（８．６×Ｎ）ｎｍとなり、Ｓｉ基板１１から離れた層ほど薄くなる。因みに、１ターン当たりのバッファ層全体としての厚さの増分は、８．６＋９．９＋１１．２＋１２．５＝４２．２ｎｍであるので、ターン数が１０増えるとバッファ層の厚さは約４００ｎｍ（０．４μｍ）増大する。

本実施例１では、ＵＩＤ−ＧａＮ層５１の膜厚を２４００ｎｍ（２．４μｍ）に固定してターン数を３０，４０，５０，６０回と変化させてＧａＮ試料を作製し、ＵＩＤ−ＧａＮ層５１に発生するクラックを観察した。

ＧａＮ試料を作製するにあたっては、作製者（試作者）は、まず、洗浄した単結晶シリコン基板（主面方位（１１１））を成長装置（製造装置）に導入する。次に、成長装置は、内部を、常圧から５０〜２００Ｔｏｒｒの範囲、好ましくは１００Ｔｏｒｒに減圧したのちに、水素を１０ＳＬＭ程度流しながら１０００℃で１分間基板を加熱する。ここから、成長装置は、さらに１分間かけて１１００℃まで昇温し、成長室雰囲気に原料ガスを導入してＡｌＮ層を成長させる。実際のＡｌＮ層の成長においては、成長室雰囲気に、Ａｌの原料であるトリメチルアルミニウム（ＴＭＡ）を５μｍｏｌ／ｍｉｎ導入し、減圧雰囲気１００Ｔｏｒｒで成長させる。なお、キャリアガス流量条件は、有機金属のガス導入ラインを１２ＳＬＭ（有機金属プッシュライン１ＳＬＭ＋Ｈ_２キャリアガス１１ＳＬＭ）、アンモニアのガス導入ラインを８ＳＬＭ（アンモニア５ＳＬＭ＋Ｎ_２キャリアガス３ＳＬＭ）とした。このようにして、成長装置は、膜厚が５ｎｍのＡｌＮエピタキシャル層を形成した。

成長装置は、このＡｌＮ層の成長に続けて、次にＡｌＧａＮ層を成長させる。具体的には、前記したＡｌＮ層の成長条件にトリメチルガリウム（ＴＭＧ）を加える。実際には、成長室雰囲気に、Ａｌの原料であるＴＭＡ５μｍｏｌ／ｍｉｎに加えてＴＭＧを２０μｍｏｌ／ｍｉｎ導入し、減圧雰囲気１００Ｔｏｒｒで成長させる。キャリアガス流量条件は、有機金属のガス導入ラインを１２ＳＬＭ（有機金属プッシュライン１ＳＬＭ＋Ｈ_２キャリアガス１１ＳＬＭ）とし、アンモニアのガス導入ラインを８ＳＬＭ（アンモニア５ＳＬＭ＋Ｎ_２キャリアガス３ＳＬＭ）とした。このようにして、成長装置は、Ａｌ濃度が２０％で膜厚が１５ｎｍのＡｌＧａＮエピタキシャル層を形成して、下地バッファ層を作製した。

下地バッファ層の作製に続いて、成長装置は、超格子バッファ層を形成するために、ＡｌＮから成る第１の層と、ＡｌＧａＮから成る第２の層とを交互に繰り返して成長させることになる。これらの層は、前記した下地バッファ層としてのＡｌＮ層及びＡｌＧａＮ層と同様な成長条件で成長させることが可能である。ただし、本実施例では、成長装置は、第２の層の膜厚が一定（本実施例では７．３ｎｍ）に形成されるのに対して、第１の層の膜厚を、最初に積層する超格子バッファ層では５．２ｎｍとし、交互に所定回数（例えば３０回）成長させて最初の超格子バッファ層を形成したのち、次に積層する超格子バッファ層では第１の層の膜厚を２５％減じて３．９ｎｍとし、同じ回数だけ交互に成長させて２番目の超格子バッファ層を形成する。以後同様に、成長装置は、第１の層の膜厚を２５％ずつ減じてそれぞれ２．６ｎｍ、１．３ｎｍとした３番目及び４番目の超格子バッファ層を形成することで、シリコン基板１１上のバッファ層の積層を完了した。

次に、成長装置は、ＴＭＧを４４μｍｏｌ／ｍｉｎ導入し、ＧａＮエピタキシャル層を成長させる。この場合は、例えば水素を０．６３リットル／分、アンモニアを０．６３リットル／分、窒素を２．５３リットル／分に設定する。この条件であれば、成長装置は、１時間当たり２μｍ厚程度の成長速度でＧａＮ薄膜を得ることができる。本実施例では、この条件により、２４００ｎｍ（２．４μｍ）厚までＧａＮ薄膜を成長させた。成長後の降温は、アンモニアを導入したまま水素を窒素に切り換え、４００℃でアンモニアの供給を停止し、２００℃以下で試料を取り出す。以上の手順をターン数を変化させてシリコン基板１１上に搭載されたＧａＮ試料を作製した。

図６は、実施例１で作製したＧａＮ試料の最上面の微分干渉顕微鏡写真である。ターン数は、積層した全ての超格子バッファ層とも共通であり、例えば３０ターンであれば、４つの超格子バッファ層は、合計で１２０回の第１の層と第２の層との交互の積層が行われることになる。図６に示すように、３０ターン及び４０ターンの場合は、相対的に大きなクラックが発生し、５０ターンの場合はクラックが発生せず、６０ターンの場合は微小クラックが高密度で発生している。このように、ターン数が少なすぎる場合には相対的に大きなクラックが発生し、ターン数が多すぎる場合には微小クラックが発生することから、作製者（試作者）は、作製したＧａＮ試料の最上面の観測結果に基づいてターン数を増減したＧａＮ試料を再度作製してその最上面を観測する工程を繰り返すことにより、クラックフリーとなるターン数を特定することができる。したがって、窒化物半導体装置の製造者は、試作により特定されたターン数を実際の窒化物半導体基板の作製に使用することができる。さらに、作製者は、必要に応じて、クラックフリーとなったターン数の前後について、ターン数をもっと細かく変化させて試料を作製する工程を繰り返すものとしてもよい。これにより、クラックフリーとなるターン数の範囲が特定され、窒化物半導体装置の製造者は、その中心付近のターン数を実際の窒化物半導体基板の作製に使用することができる。

実施例２では、ＵＩＤ−ＧａＮ層５１の膜厚を１６００ｎｍ（１．６μｍ）に固定してターン数を２０回及び３０回に変化させたＧａＮ試料を作製し、ＵＩＤ−ＧａＮ層５１に発生するクラックを観察した。その他は全て実施例１と同一とした。

図７は、実施例２で作製したＧａＮ試料の最上面の微分干渉顕微鏡写真である。図７に示すように、ＧａＮ試料は、２０ターンの場合は、大きさが異なる多数のクラックが混在して発生し、３０ターンの場合はほぼクラックフリーとなっている。このように、ＧａＮ試料は、ターン数が少なすぎる場合には多数のクラックが発生し、ターン数が多くなるにつれてクラックの発生数が減少していく性質を有している。このことから、作製者は、作製したＧａＮ試料の最上面の観測結果に基づいてターン数を順次変化させて、発生するクラック数を観測する工程を繰り返すことにより、ほぼクラックフリーとなる最小のターン数を特定することができる。さらに、必要に応じて、作製者は、ほぼクラックフリーとなったターン数の前後について、ターン数をもっと細かく変化させて試料を作製する工程を繰り返し、クラックフリーとなるターン数の範囲を特定してもよい。これにより、窒化物半導体装置の製造者は、その中心付近のターン数を実際の窒化物半導体基板の作製に使用することができる。

以上説明したように、本実施形態によれば、Ｓｉ基板上と窒化物半導体との間に積層されるバッファ層を構成する超格子バッファ層群の材料組成と積層構成とを固定したまま、作製者（試作者）は、積層する複合層のターン数だけを変化させて試料を作製する工程を繰り返すことによって、所望の厚さを有するクラックフリーの窒化物半導体層の作製条件を容易に特定することができる。したがって、クラックフリーで高品質な窒化物半導体基板の生産性を高めることができ、安価で高品質な窒化物半導体装置の提供を可能とすることができる。

以上にて本発明を実施するための形態の説明を終えるが、本発明の実施の態様はこれに限られるものではなく、本発明の趣旨を逸脱しない範囲において各種の変形が可能である。

本発明は、主に、特に高周波・高出力ＨＥＭＴや、白色ＬＥＤ、青色ＬＤなどに用いられる、一般式Ａｌ_ｘＧａ_ｙＩｎ_ｚＮで表されるIII族窒化物半導体薄膜（ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮなど）に適用可能である。

１１ Ｓｉ基板（単結晶シリコン基板）
２１ ＡｌＮ下地バッファ層
３１ ＡｌＧａＮ下地バッファ層
４１，４２，４３，４４ 超格子バッファ層
４１−ｉａ，４２−ｉａ，４３−ｉａ，４４−ｉａ 第１の層（ＡｌＮ層）
４１−ｉｂ，４２−ｉｂ，４３−ｉｂ，４４−ｉｂ 第２の層（ＡｌＧａＮ層）
５１ 窒化物半導体（ＧａＮ系半導体、ＵＩＤ−ＧａＮ層）

Claims (8)

1. 結晶面方位が（１１１）であるシリコン単結晶基板と、前記シリコン単結晶基板上に積層されるバッファ層と、前記バッファ層上に積層される窒化物半導体層とを有して成り、
   前記バッファ層は、ＡｌＮから成る第１の層と、Ａｌ_ｘＧａ_１−ｘＮ（０．１≦ｘ≦０．４）から成る第２の層とが、交互に所定のターン数で積層された超格子バッファ層が複数積層されて形成され、
   それぞれの前記超格子バッファ層を構成する前記第１の層の膜厚は、ＧａＮ基板上にＡｌＮ薄膜をエピタキシャル成長させる場合の臨界膜厚未満であって、前記シリコン単結晶基板から離れるにつれて薄くなっている
   ことを特徴とする窒化物半導体装置。
2. 請求項１に記載の窒化物半導体装置において、
   前記第１の層の膜厚は、０．５ｎｍ以上６ｎｍ未満であり、
   前記第２の層の膜厚は、１ｎｍ以上１５ｎｍ以下である
   ことを特徴とする窒化物半導体装置。
3. 請求項１または請求項２に記載の窒化物半導体装置において、
   前記複数積層される前記超格子バッファ層の数Ｋは、３以上５以下であり、
   前記第１の層の膜厚は、前記シリコン単結晶基板から離れるにつれて１／Ｋの比率で薄くなっている
   ことを特徴とする窒化物半導体装置。
4. 請求項１から請求項３のいずれか一項に記載の窒化物半導体装置において、
   前記シリコン単結晶基板と前記バッファ層との間に、
   膜厚が０．５ｎｍ以上６ｎｍ未満であってＡｌＮから成る第１の層の上に、膜厚が１ｎｍ以上１５ｎｍ以下であってＡｌ_ｘＧａ_１−ｘＮ（０．１≦ｘ≦０．４）から成る第２の層が積層された、下地バッファ層が積層される
   ことを特徴とする窒化物半導体装置。
5. シリコン基板上に搭載すべき窒化物半導体層の目標厚さが与えられた場合の窒化物半導体装置の作製条件特定方法であって、
   前記窒化物半導体装置は、結晶面方位が（１１１）であるシリコン単結晶基板と、前記シリコン単結晶基板上に積層されるバッファ層と、前記バッファ層上に積層される前記目標厚さの窒化物半導体層とを有して成り、
   前記バッファ層は、ＡｌＮから成る第１の層と、Ａｌ_ｘＧａ_１−ｘＮ（０．１≦ｘ≦０．４）から成る第２の層とが、交互に所定のターン数で積層された超格子バッファ層が複数積層されて形成され、
   それぞれの前記超格子バッファ層を構成する前記第１の層の膜厚は、ＧａＮ基板上にＡｌＮ薄膜をエピタキシャル成長させる場合の臨界膜厚未満であって、前記シリコン単結晶基板から離れるにつれて薄くなっており、
   前記シリコン単結晶基板の主面上に、前記所定のターン数を変化させて前記バッファ層が積層される工程と、
   前記バッファ層上に前記窒化物半導体層が前記目標厚さにまで成長される工程と、
   前記窒化物半導体層の成長により作製された試料の表面に生じるクラックの発生状況に応じて前記所定のターン数が変更され、クラックフリーとなるまで前記２つの工程が繰り返されて、クラックフリーとなるターン数が特定される工程と、
   を含むことを特徴とする窒化物半導体装置の作製条件特定方法。
6. 請求項５に記載の窒化物半導体装置の作製条件特定方法において、
   前記第１の層の膜厚を、０．５ｎｍ以上６ｎｍ未満とし、
   前記第２の層の膜厚を、１ｎｍ以上１５ｎｍ以下とする
   ことを特徴とする窒化物半導体装置の作製条件特定方法。
7. 請求項５または請求項６に記載の窒化物半導体装置の作製条件特定方法において、
   前記複数積層される前記超格子バッファ層の数Ｋは、３以上５以下であり、
   前記第１の層の膜厚を、前記シリコン単結晶基板から離れるにつれて１／Ｋの比率で薄くする
   ことを特徴とする窒化物半導体装置の作製条件特定方法。
8. 請求項５から請求項７のいずれか一項に記載の窒化物半導体装置の作製条件特定方法において、
   前記シリコン単結晶基板と前記バッファ層との間に、
   膜厚が０．５ｎｍ以上６ｎｍ未満であってＡｌＮから成る第１の層の上に、膜厚が１ｎｍ以上１５ｎｍ以下であってＡｌ_ｘＧａ_１−ｘＮ（０．１≦ｘ≦０．４）から成る第２の層が積層された、下地バッファ層が積層される
   ことを特徴とする窒化物半導体装置の作製条件特定方法。