JP2002287653A - 表示装置およびその製造方法、ならびに携帯端末およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＩＣチップをＬＣＤパネルの裏面側に配し、
フレキシブルケーブルでＬＣＤパネル内の回路部と電気
的接続を行う構成を採った場合、ＩＣチップおよびフレ
キシブルケーブルの厚みの分だけ液晶表示装置全体の肉
厚が厚くなる。 【解決手段】 複数の画素が行列状に配置されてなる画
素部とこの画素部に対して画素信号を書き込むべく駆動
する駆動系とが形成された第１の基板６１と、第１の基
板６１に対向させる状態で画素部側に配置された第２の
基板６２と、第１の基板６１と第２の基板６２との間に
保持された電気光学効果を有する液晶層６３とを具備す
る表示装置であって、駆動系を制御するための制御系が
形成された半導体チップ６５を備え、この半導体チップ
６５が第１の基板６１における液晶層６３側に形成され
た窪み６１ａの内部に収納されていることを特徴とする
表示装置である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示装置およびこ
れを用いた携帯端末、さらにはこれらの製造方法に関
し、特に液晶ディスプレイ（ＬＣＤ；liquid crystal d
isplay）やエレクトロルミネセンス（ＥＬ；electrolum
inescence）ディスプレイなどの表示装置およびこれを
表示部として用いた携帯端末、さらにその製造方法に関
する。

【０００２】

【従来の技術】テレビジョン受像機、コンピュータある
いは携帯端末などの表示装置として、近年、薄型で低消
費電力のパネルディスプレイが多用されるようになって
きている。このパネルディスプレイとしては、ガラス基
板等の透明絶縁基板（パネル）上に、スイッチング素子
として例えばＴＦＴ(thin film transistor；薄膜トラ
ンジスタ）を用いた画素を行列状に多数配列し、液晶や
エレクトロルミネセンス等の電気光学効果を有する物質
と組み合わせたアクティブマトリクス型表示装置が知ら
れている。

【０００３】このアクティブマトリクス型表示装置とし
て、従来、例えば、画素部を駆動するために基板上に形
成される周辺回路のうちの少なくとも一部の周辺回路
を、画素に接続されたアクティブ素子と同様の相補型の
ＴＦＴで構成し、残りの周辺回路を半導体チップで構成
した液晶表示装置が知られている（特開平４−２４２７
２４号公報参照）。

【０００４】

【発明が解決しようとする課題】この従来技術の場合に
は、図１５に示すように、一部の周辺回路１０１が形成
された透明絶縁基板１０２と、これと対向配置された透
明絶縁基板（対向基板）１０３との間に液晶層１０４を
保持してなる液晶表示装置において、半導体チップで構
成した周辺回路、即ちＩＣチップ１０５を、透明絶縁基
板１０２の周辺回路１０１とは反対側の面に取り付け、
フレキシブルケーブル１０６を用いて周辺回路１０１と
の間の電気的接続をなす構成を採ることになる。

【０００５】しかしながら、かかる構成を採った場合
に、図１５から明らかなように、ＩＣチップ１０５およ
びフレキシブルケーブル１０６の厚みｔａ（例えば、１
ｍｍ程度）の分だけ液晶表示装置全体の肉厚ｔｂが厚く
なる。したがって、当該液晶表示装置を表示部として用
いる機器の厚みも厚くなってしまう。特に、携帯端末、
例えば携帯電話機では、装置本体の薄型化および小型化
が進められており、この携帯電話機の表示部として用い
られる液晶表示装置の肉厚ｔｂが厚いと、電話機本体の
薄型化の妨げとなる。またさらに、フレキシブルケーブ
ル１０６と周辺回路１０１との接続を図るための端子
を、周辺回路１０１から引き出して透明絶縁基板１０２
における周辺回路１０１側の面に設ける必要がある。こ
のため、この端子を設けるための表示領域の周縁部分、
いわゆる「額縁」が大きくなり、電話機本体の小型化の
妨げとなる。

【０００６】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、装置全体の薄型化を
可能とした表示装置およびこれを用いた携帯端末、さら
にこれらの製造方法を提供することにある。

【０００７】

【課題を解決するための手段】本発明による表示装置
は、複数の画素が行列状に配置されてなる画素部とこの
画素部に対して画素信号を書き込むべく駆動する駆動系
とが形成された第１の基板と、第１の基板に対向させる
状態で画素部側に配置された第２の基板と、第１の基板
と第２の基板との間に保持された電気光学効果を有する
物質層とを具備する表示装置であって、駆動系を制御す
るための制御系が形成された半導体チップを備え、この
半導体チップが第１の基板および第２の基板の少なくと
も一方における物質層側に形成された窪みの内部に収納
された構成となっている。この表示装置は、携帯電話機
などの携帯端末において、その表示部として用いられ
る。

【０００８】上記構成の表示装置およびこれを用いた携
帯端末において、半導体チップを第１の基板および第２
の基板の少なくとも一方における物質層側に形成された
窪みの内部に収納したことで、第１の基板と第２の基板
と半導体チップとが重ねられるため、第１の基板表面に
半導体チップを搭載するための特別なスペースを設ける
必要はなく、しかも、表示装置全体の厚さが半導体チッ
プの厚さに依存することがない。また、半導体チップに
設けられた制御系と第１の基板に設けられた駆動系と
は、フレキシブルケーブルなどを用いることなく、例え
ば、第１の基板上に形成された配線または制御系もしく
は駆動系の配線に設けられたバンプ等によって直接接続
されるため、ケーブル接続用の端子などを第１の基板上
に形成する必要はない。したがって、表示装置全体の薄
型化および小型化、ひいてはこれを表示部として用いる
携帯端末の薄型化および小型化が図れる。

【０００９】また、本発明による表示装置の製造方法
は、先ず、第１の基板の一主面上に、複数の画素が行列
状に配置されてなる画素部と、この画素部に画素信号を
書き込むべく駆動する駆動系とを形成する。一方、駆動
系を制御するための制御系が設けられた半導体チップを
形成する。その後、第１の基板および第２の基板の少な
くとも一方における一主面側に形成された窪み内に、制
御系の形成面を上方に向けた状態で半導体チップを嵌合
させるとともに、半導体チップに設けられた制御系と第
１の基板に設けられた駆動系とを接続し、第１の基板の
一主面側と第２の基板の一主面側とを対向配置させる。
そして、第１の基板と前記第２の基板との間に電気光学
効果を有する物質層を保持させる。

【００１０】半導体チップが第１の基板に形成された窪
みの内部に収納されている表示装置の製造方法において
は、先ず、第１の基板の一主面上に、複数の画素が行列
状に配置されてなる画素部と、この画素部に画素信号を
書き込むべく駆動する駆動系とを形成する。一方、駆動
系を制御するための制御系が設けられた半導体チップを
形成する。その後、第１の基板の一主面側に形成された
窪み内に、前記制御系の形成面を上方に向けた状態で前
記半導体チップを嵌合させ、次に半導体チップおよび駆
動系を覆う状態で第１の基板の一主面上に平坦化絶縁膜
を形成する。そして、この平坦化絶縁膜に、駆動系およ
び制御系に達するコンタクトホールを形成し、このコン
タクトホールを介して駆動系および制御系に接続される
配線を平坦化絶縁膜上に形成する。その後、第１の基板
の一主面側と第２の基板の一主面側とを対向配置し、第
２の基板と第１の基板との間に電気光学効果を有する物
質層を保持させる。

【００１１】また、半導体チップが第２の基板に形成さ
れた窪みの内部に収納されている表示装置の製造方法に
おいては、先ず、第１の基板の一主面上に、複数の画素
が行列状に配置されてなる画素部と、この画素部に画素
信号を書き込むべく駆動する駆動系とを形成し、この駆
動系に接続された配線を形成する。一方、駆動系を制御
するための制御系が設けられた半導体チップを形成す
る。その後、第２の基板の一主面側に形成された窪み内
に、制御系の形成面を上方に向けた状態で半導体チップ
を嵌合させる。次に、駆動系に接続された配線と半導体
チップに設けられた制御系を接続させる状態で、第１の
基板の一主面側と第２の基板の一主面側とを対向配置さ
せる。そして、第１の基板と第２の基板との間に電気光
学効果を有する物質層を保持させる。

【００１２】さらに、半導体チップが第２の基板に形成
された窪みの内部に収納されている表示装置におけるも
う１つの製造方法としては、上述した製造方法と同様に
半導体チップを形成する工程までを行い、その後、駆動
系に接続された配線と半導体チップに設けられた制御系
を接続させる状態で、第１の基板上に半導体チップを搭
載する。次に、駆動系に接続された半導体チップを第２
の基板の一主面側に形成された窪み内に嵌合させる状態
で、第１の基板の一主面側と第２の基板の一主面側とを
対向配置させる。その後、第１の基板と第２の基板との
間に電気光学効果を有する物質層を保持させる。

【００１３】上述したような製造方法は携帯電話機など
の携帯端末における表示部の製造にも適用される。ま
た、これらの製造方法によれば、上述した構成の表示装
置を得ることができる。

【００１４】

【発明の実施の形態】（第１実施形態）以下、本発明の
実施の形態について図面を参照して詳細に説明する。図
１は、本発明の第１実施形態に係る液晶表示装置の構成
例を示す概略構成図であり、アナログ点順次駆動方式の
アクティブマトリクス型液晶表示装置に適用された場合
を示している。

【００１５】図１において、本実施形態に係るアクティ
ブマトリクス型液晶表示装置は、画素１１が行列状に多
数配列されてなる画素部（有効画素領域）１２、画素部
１２の各画素１１を行単位で順次選択する垂直ドライバ
１３、行単位で選択された各画素１１に画素信号を書き
込む水平ドライバ１４およびこれらドライバ１３，１４
をコントロールする制御系１５がＬＣＤパネル１６上に
実装された構成となっている。

【００１６】ＬＣＤパネル１６は、２枚の透明絶縁基板
（例えば、ガラス基板）を有し、画素部１２において、
一方の基板上にｍ行分のゲートライン（垂直選択ライ
ン)１７-1〜１７-mとｎ列分の信号ライン（ソースライ
ン）１８-1〜１８-nとがマトリクス状に配線されるとと
もに、所定の間隔をもって対向配置された他方の基板と
の間に液晶層が保持された構造となっている。そして、
ゲートライン１７-1〜１７-mと信号ライン１８-1〜１８
-nとの各交叉部分に画素１１が配される。

【００１７】画素１１の各々は、ゲート電極がゲートラ
イン１７-1〜１７-mに接続され、ソース電極が信号ライ
ン１８-1〜１８-nに接続された画素トランジスタである
ポリシリコンＴＦＴ１９と、このＴＦＴ１９のドレイン
電極に画素電極が接続された液晶セル（液晶容量）２０
と、ＴＦＴ１９のドレイン電極に一方の電極が接続され
た補助容量２１とから構成されている。

【００１８】この画素構造において、液晶セル２０は、
ＴＦＴ１９で形成される画素電極とこれに対応して形成
される対向電極との間で発生する容量を意味する。この
液晶セル２０の対向電極は、補助容量２１の他方の電極
と共にコモン線２２に接続されている。コモン線２２に
は、所定の直流電圧がコモン電圧ＶＣＯＭとして与えら
れる

【００１９】ここで、液晶セル２０の駆動法として、例
えばコモン電圧ＶＣＯＭを１Ｈ（１水平期間）ごとに反
転するいわゆるコモン反転駆動法が採られる。このコモ
ン反転駆動法を用いることにより、コモン電圧ＶＣＯＭ
の極性が１Ｈごとに反転することから、各画素１１に画
素信号を書き込むための水平ドライバ１４の低電源電圧
化が図れ、デバイス全体の消費電力の低減に寄与できる
ことになる。

【００２０】垂直ドライバ１３は、例えば図２に示すよ
うに、シフトレジスタ３１、レベルシフタ３２およびゲ
ートバッファ３３を有する構成となっている。シフトレ
ジスタ３１は、垂直スタートパルスＶＳＴが入力される
と、この垂直スタートパルスＶＳＴを垂直クロックＶＣ
Ｋに同期して順次転送することによって各転送段からシ
フトパルスとして順次出力する。

【００２１】レベルシフタ３２は、シフトレジスタ３１
の各転送段から出力されるシフトパルスを昇圧してゲー
トバッファ３３に供給する。ゲートバッファ３３は、レ
ベルシフタ３２で昇圧されたシフトパルスを垂直走査パ
ルスとして画素部１２のゲートライン１７-1〜１７-mに
順次印加し、画素部１２の各画素１１を行単位で選択駆
動することによって垂直走査を行う。

【００２２】水平ドライブ１４は、例えば図３に示すよ
うに、シフトレジスタ３４、レベルシフタ、データラッ
チ回路３６、Ｄ／Ａコンバータ３７およびバッファ３８
を有する構成となっている。シフトレジスタ３４は、水
平スタートパルスＨＳＴが入力されると、この水平スタ
ートパルスＨＳＴを水平クロックＨＣＫに同期して順次
転送することによって各転送段からシフトパルスとして
順次出力し、水平走査を行う。

【００２３】レベルシフタ３５は、シフトレジスタ３４
の各転送段から出力されるシフトパルスを昇圧してデー
タラッチ回路３６に供給する。データラッチ回路３６
は、レベルシフタ３５を通してシフトレジスタ３４から
与えられるシフトパルスに応答して、入力される所定ビ
ットのデジタル画像データｄａｔａを順次ラッチする。
Ｄ／Ａコンバータ３７は例えば基準電圧選択型の構成を
とり、データラッチ回路３６にラッチされたデジタル画
像データをアナログ画像信号に変換し、バッファ３８を
通して画素部１２の信号ライン１８-1〜１８-nに与え
る。

【００２４】再び図１において、垂直ドライバ１３およ
び水平ドライバ１４を制御する制御系１５は、タイミン
グコントローラ（ＴＣ）２３、基準電圧発生源２４およ
びＤＣ-ＤＣコンバータ２５などを有し、これら回路が
画素部１２と同一の基板、即ちＬＣＤパネル１６上に垂
直ドライバ１３および水平ドライバ１４と共に実装され
た構成となっている。

【００２５】この制御系１５において、タイミングコン
トローラ２３には、例えば、外部の電源部（図示せず）
から電源電圧ＶＤＤが、外部のＣＰＵ（図示せず）から
デジタル画像データｄａｔａが、外部のクロック発生器
（図示せず）からクロックＣＬＫがそれぞれ図示せぬＴ
ＣＰ(tape carrier package)を通して入力される。

【００２６】なお、本例では、ＣＰＵ、画像データを格
納するメモリあるいはクロック発生器をＬＣＤパネル１
６の外部に設けるとしたが、それらの少なくとも１つを
制御系１５の一部としてＬＣＤパネル１６上に実装する
ことも可能である。

【００２７】タイミングコントローラ２３は、タイミン
グ制御しつつ、垂直スタートパルスＶＳＴ、垂直クロッ
クＶＣＫなどのクロック信号および各種のコントロール
信号を垂直ドライバ１３に、水平スタートパルスＨＳ
Ｔ、水平クロックＨＣＫなどのクロック信号、各種のコ
ントロール信号およびデジタル画像データｄａｔａを水
平ドライバ１４にそれぞれ供給する。

【００２８】基準電圧発生源２４は、互いに電圧値の異
なる複数の基準電圧を発生し、これら複数の基準電圧を
水平ドライバ１４の基準電圧選択型Ｄ／Ａコンバータ３
７に対してその基準電圧として与える。ＤＣ-ＤＣコン
バータ２５は、低い電圧の直流電圧（低電圧)を２種類
以上の高い直流電圧（高電圧）に変換して垂直ドライバ
１３、水平ドライバ１４、基準電圧発生源２４などの各
回路部に与える。

【００２９】上記構成の点順次駆動方式のアクティブマ
トリクス型液晶表示装置において、垂直ドライバ１３お
よび水平ドライバ１４を構成するトランジスタは、ＴＦ
Ｔ、特に画素部１２の画素トランジスタと同じポリシリ
コンＴＦＴにより、画素部１２と同じ透明絶縁基板上で
かつ液晶層がシール部材によって封止される領域内に形
成される。この場合、ポリシリコンの移動度の関係で、
垂直ドライバ１３および水平ドライバ１４の駆動周波数
の動作範囲は１０ＭＨｚ以下に限定される。

【００３０】画素部１２の画素トランジスタおよび駆動
系を構成とするトランジスタとして用いられるポリシリ
コンＴＦＴには、ゲート電極が酸化膜の下に配置される
ボトムゲート構造のものと、ゲート電極が酸化膜の上に
配置されるトップゲート構造のものとがある。これらポ
リシリコンＴＦＴの断面構造を図４（ａ），（ｂ)に示
す。

【００３１】図４（ａ）に示すボトムゲート構造のＴＦ
Ｔでは、ガラス基板４１の上にゲート電極４２が形成さ
れ、その上にゲート酸化膜４３を介してポリシリコン
（Ｐｏｌｙ−Ｓｉ）層４４が形成され、さらにその上に
層間絶縁膜４５が形成されている。また、ゲート電極４
２の側方のゲート絶縁膜４３上には、Ｎ⁺拡散層からな
るソース領域４６およびドレイン領域４７が形成され、
これら領域４６，４７にはソース電極４８およびドレイ
ン電極４９がそれぞれ接続されている。

【００３２】図４（ｂ）に示すトップゲート構造のＴＦ
Ｔでは、ガラス基板５１の上にポリシリコン層５２が形
成され、その上にゲート酸化膜５３を介してゲート電極
５４が形成され、さらにその上に層間絶縁膜５５が形成
されている。また、ポリシリコン層５２の側方のガラス
基板５１上には、Ｎ⁺拡散層からなるソース領域５６お
よびドレイン領域５７が形成され、これら領域５６，５
７にはソース電極５８およびドレイン電極５９がそれぞ
れ接続されている。

【００３３】一方、制御系１５のタイミングコントロー
ラ２３、基準電圧発生源２４およびＤＣ-ＤＣコンバー
タ２５は、単結晶シリコンによってＩＣ化される。そし
て、このシリコンＩＣは、垂直ドライバ１３および水平
ドライバ１４が形成された基板（透明絶縁基板）の同一
面側に実装される。この単結晶シリコンによって形成さ
れたシリコンＩＣは、１００ＭＨｚでも駆動することが
可能である。

【００３４】上述したように、低速駆動で特性バラツキ
が大きい回路部分、即ち垂直ドライバ１３および水平ド
ライバ１４に関してポリシリコンＴＦＴを用いて構成す
ることにより、信頼性の面において、ポリシリコンＴＦ
Ｔによる回路部分は画素部１２の密閉された空間で封印
された構造になるため、ＴＦＴのＶｔｈ（閾値電圧）シ
フトの原因となるＮａ⁺イオン等の混入がなくなる。こ
のとき、液晶表示装置の厚さの面においては、ＴＦＴは
液晶セル（液晶層）に比べて無視できるほど薄いため、
液晶表示装置自体の厚さを増加させる要因とはならな
い。

【００３５】一方、高速駆動する回路部分、もしくは特
性バラツキが小さい回路部分、即ち制御系１５のタイミ
ングコントローラ２３、基準電圧発生源２４およびＤＣ
-ＤＣコンバータ２５に関しては単結晶シリコンでＩＣ
化し、垂直ドライバ１３および水平ドライバ１４と同一
基板上に配置する構成を採る。この場合の液晶表示装置
の横断面を図５に示す。

【００３６】図５において、先述したように、垂直ドラ
イバ１３などが形成された透明絶縁基板６１と、これと
対向配置された透明絶縁基板（対向基板）６２との間に
液晶層６３を保持し、かつシール部材６４で封止してな
る液晶表示装置において、制御系１５をＩＣ化してなる
ＩＣチップ６５は、透明絶縁基板６１において垂直ドラ
イバ１３などが設けられた表面側に形成された窪み６１
ａ内に収納され、その上部にシール部材６４が設けられ
る。ただし、ＩＣチップ６５が、完全に窪み６１ａ内に
収納される必要はなく、一部が透明絶縁基板６１の表面
から突出していても良い。この際、突出高さは、透明絶
縁基板６１，６２間の間隔よりも十分に小さく、かつシ
ール部材６４による封止を妨げることのない高さである
こととする。さらに、ＩＣチップ６５をこのような状態
で収納可能なように、ＩＣチップ６５の厚みは、透明絶
縁基板６１よりも薄く形成されていることとする。

【００３７】図６に、透明絶縁基板６１の窪み６１ａ内
に収納されたＩＣチップ６５の断面図を示す。図６にお
いて、透明絶縁基板６１に形成された窪み６１ａは、内
部収納されるＩＣチップ６５の収まりを確保するため
に、好ましくは側壁が順テーパ形状に成形されている。
そして、ＩＣチップ６５の機能面側を上方に向けて透明
絶縁基板６１の窪み６１ａ内に嵌め込む状態で、ＩＣチ
ップ６５が透明絶縁基板６１に実装されている。なお、
透明絶縁基板６１とＩＣチップ６５とは、接着部材６６
により接着固定されている。

【００３８】また、透明絶縁基板６１上には、このＩＣ
チップ６５と、図４（ａ），図４（ｂ）を用いて説明し
たポリシリコンＴＦＴ（ここでの図示は省略した）を用
いて構成された駆動系とを覆う状態で、平坦化絶縁膜６
７が設けられている。この平坦化絶縁膜６７にはコンタ
クトホール６８が形成されていると共に、この平坦化絶
縁膜６７上には、コンタクトホール６８を介して、駆動
系およびＩＣチップ６５に形成された制御系に接続され
た配線６９が設けられている。つまり、この配線６９に
よって、透明絶縁基板６１上に形成された駆動系の回路
とＩＣチップ６５に形成された制御系の回路とが接続さ
れるのである。

【００３９】以下、ＩＣチップ６５の詳しい構成およ
び、このＩＣチップ６５の形成から配線６９の形成まで
の製造工程を、図７および図８の製造工程図を用いて順
次説明する。

【００４０】先ず、図７（１）に示すように、シリコン
ウエハ６０１の表面側をパターンエッチングし、側壁テ
ーパ形状の窪み６０２を形成する。この際、リソグラフ
ィー法によって形成したマスクパターン上から、例えば
ウェットエッチングまたは等方性のドライエッチングを
行うことで、側壁テーパ形状の窪み６０２を形成する。

【００４１】次に、図７（２）に示すように、窪み６０
２の内壁を覆う状態で、シリコンウエハ６０１の表面上
に、例えばポーラスシリコンからなる選択エッチング層
６０３を形成する。この際、フッ酸溶液中における陽極
酸化法により、シリコンウエハ６０１の表面層に空洞を
有するシリコン層、すなわちポーラスシリコン層を形成
してこれを選択エッチング層６０３とする。

【００４２】その後、この選択エッチング層６０３上に
単結晶シリコンをエピタキシャル成長させてシリコン層
６０４を形成し、シリコンウエハ６０１表面のシリコン
層６０４を研磨除去して窪み６０２の内部にのみ島状の
シリコン層６０４を残す。なお、選択エッチング層６０
３は、後の工程でシリコンウエハ６０１上に形成した単
結晶シリコンからなるシリコン層を分離させるための膜
であり、ポーラスシリコンに限定されることはないが、
この選択エッチング層６０３上に単結晶シリコン膜を生
成可能でかつ単結晶シリコンに対して選択的にエッチン
グが可能な材料で構成されることとする。

【００４３】その後、図７（３）に示すように、通常の
ＭＯＳプロセスによって、シリコン層６０４の表面上に
ゲート絶縁膜を介して形成されたゲート電極、およびゲ
ート電極脇のシリコン層６０４表面に形成されたソース
・ドレイン拡散層を備えたトランジスタ６０５を形成す
る。その後、このトランジスタ６０５を覆う状態で層間
絶縁膜６０６を形成し、この層間絶縁膜６０６にトラン
ジスタ６０５に達するコンタクトホール６０７を形成
し、このコンタクトホール６０７を介してトランジスタ
６０５に接続された配線６０８を形成する。この配線６
０８は、コンタクトホール６０７内に形成されたプラグ
部分とこれに接続された配線部分とで形成することもで
きる。以上によって、シリコン層６０４の表面側に、制
御系の回路を形成する。

【００４４】次に、図７（４）に示すように、この配線
６０８を覆う状態で、層間絶縁膜６０６上に保護膜６０
９を形成し、さらにシリコン層６０４の周囲の保護膜６
０９、層間絶縁膜６０６をエッチング除去して選択エッ
チング層６０３を露出させる。その後、シリコンウエハ
６０１およびシリコン層６０４に対して選択的に、選択
エッチング層（６０３）をエッチング除去する。この
際、選択エッチング層（６０３）がポーラスシリコンか
ら成る場合には、このエッチングは、フッ酸と硝酸との
混酸をエッチング溶液として用いたウェットエッチング
によって行われる。これによって、シリコンウエハ６０
１に対してトランジスタ６０５および配線６０８が形成
されたシリコン層６０４を分離し、これをＩＣチップ６
５とする。これによって、特に膜厚の薄いＩＣチップ６
５を得ることができる。

【００４５】なお、ＩＣチップ６５の形成方法は、以上
のような形成方法に限定されることはなく、例えばシリ
コンウエハの表面側に機能部分（トランジスタおよび配
線）を形成した後、このシリコンウエハを裏面側から研
磨することによって薄型化し、これを分割して各ＩＣチ
ップとしても良い。

【００４６】一方、上記ＩＣチップ６５の形成とは別
に、図８（１）に示すように、透明絶縁基板６１の表面
側をパターンエッチングし、側壁テーパ形状の窪み６１
ａを形成する。この窪み６１ａは、透明絶縁基板６１の
周縁部分に形成されることとする。また、窪み６１ａの
大きさおよび内壁形状は、少なくとも上述したＩＣチッ
プ６５のシリコン層６０４を嵌合させることが可能な大
きさを有し、例えば図７（１）を用いて説明したシリコ
ンウエハ６０１の窪み６０２と同一であるか、これより
も大きいこととする。なお、ＩＣチップ６５におけるシ
リコン層６０４の側壁がテーパ形状でない場合には、こ
の窪み６１ａの側壁もテーパ形状にする必要はない。

【００４７】次に、図８（２）に示すように、透明絶縁
基板６１の窪み６１ａ内に、接着部材６６を介してＩＣ
チップ６５を嵌合させ、接着部材６６によってＩＣチッ
プ６５を透明絶縁基板６１に接着固定する。この際、ト
ランジスタ６０５や配線６０８等が形成され保護膜６０
９で保護された面側を上方に向け、シリコン層６０４側
を窪み６１ａ内に嵌合させる。

【００４８】その後、図８（３）に示すように、保護膜
６０９に、配線６０８に達するコンタクトホール６１０
を形成する。

【００４９】次いで、図８（４）に示すように、ＩＣチ
ップ６５および、図４（ａ），図４（ｂ）を用いて説明
したポリシリコンＴＦＴ（ここでの図示は省略した）を
用いて構成された駆動系、さらには画素部を覆う状態
で、透明絶縁基板６１上に平坦化絶縁膜６７を形成す
る。この平坦化絶縁膜６７に、ＩＣチップ６５の配線６
０８に達するコンタクトホール６８を形成する。この際
同時に、ここでの図示を省略した駆動系の回路に接続さ
れるコンタクトホールも形成する。なお、コンタクトホ
ール６８は、コンタクトホール６１０を介して配線６０
８に達することになる。また、平坦化絶縁膜６７は、例
えば感光性ポリイミドのような感光性樹脂からなるもの
であっても良く、この場合にはリソグラフィー処理によ
って直接平坦化絶縁膜６７にコンタクトホール６８を形
成する。

【００５０】その後、先に示した図６のように、コンタ
クトホール６８を介して、ＩＣチップ６５の制御系、お
よび透明絶縁基板６１上に形成した駆動系に接続される
配線６９を、平坦化絶縁膜６７上に形成する。この配線
６９は、例えばアルミニウムで形成する。これによっ
て、配線６９によって制御系および駆動系を接続する。

【００５１】また以上のようにして配線６９を形成した
後、ここでの図示は省略したが、例えばこの配線６９を
覆う状態でさらに保護膜を形成し、この保護膜をパター
ニングして画素部の電極を開口させる。

【００５２】その後、先の図５に示したように、透明絶
縁基板６１に対して透明絶縁基板６２を対向して配置
し、透明絶縁基板６１と透明絶縁基板６２との間のＩＣ
チップ６５上を含む周縁部分に充填したシール部材６４
によって、透明絶縁基板６１と透明絶縁板６２とを封止
する。その後、封止部内に液晶層６３を封入し、封入口
を完全密封することで、液晶表示装置を完成させる。

【００５３】このように、ＩＣチップ６５を透明絶縁基
板６１の窪み６１ａ内に実装した場合、ＩＣチップ６５
自体については、ＩＣ作製時に保護層６０９によってそ
の機能面側が覆われるため、信頼性の面で問題になるこ
とはない。

【００５４】以上の様にして得られた上記実装構造にお
いて、ＩＣチップ６５は、透明絶縁基板６１に形成され
た窪み６１ａ内に収納され、シール部材６４を介して透
明絶縁基板６１と透明絶縁基板６２とに挟まれた位置に
設けられる。これにより、液晶表示装置全体の厚さ（肉
厚）ｔ２がＩＣチップ６５の厚さｔ１に依存することが
ないため、液晶表示装置の薄型化が図れる。すなわち、
透明絶縁基板６１、透明絶縁基板６２およびシール部材
６４のトータルの厚さが液晶表示装置自体の厚さｔ２と
なる。

【００５５】さらに加えて、透明絶縁基板６１の表面に
ＩＣチップ６５を搭載するための特別なスペースを設け
る必要はなく、ＩＣチップ６５に設けられた制御系と駆
動系とを、フレキシブルケーブルなどを用いることな
く、透明絶縁基板６１上に形成された配線６９によって
直接接続されるため、ケーブル接続用の端子などを透明
絶縁基板６１上に形成する必要もない。したがって、シ
ール部材６４でシールされた領域が液晶表示装置自体の
大きさとなる。

【００５６】また、周辺回路をＩＣ化し、このＩＣチッ
プ６５を透明絶縁基板６１上に実装することにより、Ｌ
ＣＤパネル１６の外部回路と電気的に接続する箇所を少
なくすることができるため、ＬＣＤパネル１６の機械振
動などに対する信頼性を向上できるとともに、製造工程
での電気的な接続不良の発生も少なくなる。

【００５７】しかも、ＩＣチップ６５が透明絶縁基板６
１の窪み６１ａに収納され、シール部材６４で封止され
た状態で透明絶縁基板６２の間に挟持されるため、ＩＣ
チップ６５に対して外部から力が加わりにくい構造とす
ることができる。

【００５８】また、本実施形態に係る液晶表示装置にお
いては、装置自体の薄型化を図ることに加えて、装置自
体の軽量化を図るために、透明絶縁基板６１，６２の基
板材料としてＰＥＴ(polyethylene telephtalete)やＰ
ＥＳ(polyethersulfone)などの有機材料を用いるように
する。

【００５９】透明絶縁基板６１，６２の基板材料の組み
合わせとしては、次の４つのケースが考えられる。ケー
ス１では、透明絶縁基板６１，６２の基板材料として共
にシリコン酸化物を用いる。ケース２では、透明絶縁基
板６１の基板材料としてシリコン酸化物を用い、透明絶
縁基板６２の基板材料としてＰＥＴやＰＥＳなどの有機
材料を用いる。ケース３では、透明絶縁基板６１，６２
の基板材料として共にＰＥＴやＰＥＳなどの有機材料を
用いる。ケース４では、透明絶縁基板６１の基板材料と
してＰＥＴやＰＥＳなどの有機材料を用い、透明絶縁基
板６２の基板材料としてシリコン酸化物を用いる。

【００６０】ケース１〜ケース４の基板材料の組み合わ
せのうち、ケース３の組み合わせ、即ち透明絶縁基板６
１，６２の基板材料として共にＰＥＴやＰＥＳなどの有
機材料を用いるのが、当該材料が非常に軽量であること
から、液晶表示装置自体の薄型化および軽量化を図る上
で一番有利である。

【００６１】なお、上記実施形態においては、アナログ
点順次駆動方式のアクティブマトリクス型液晶表示装置
に適用した場合について説明したが、これに限られるも
のではなく、以下に説明するいわゆる時分割駆動方式
（セレクタ方式）のアクティブマトリクス型液晶表示装
置にも適用可能である。

【００６２】(第２実施形態)図９は本実施形態における
液晶表示装置の断面図である。図９に示す液晶表示装置
は、垂直ドライバ１３などの駆動系が形成された透明絶
縁基板６１と、これと対向配置された透明絶縁基板（対
向基板）６２との間に液晶層６３を保持し、かつシール
部材６４で封止して構成されている。本実施形態は、図
１を用いて説明した制御系１５をＩＣ化してなるＩＣチ
ップ６５が、透明絶縁基板（対向基板）６２の液晶層６
３側に形成された窪み６２ａ内に収納されている点で、
第１実施形態の液晶表示装置と異なるが、その他の構成
は同一であることとし、同一な構成についての説明は省
略する。

【００６３】本実施形態においてＩＣチップ６５は、透
明絶縁基板６１に設けられた垂直ドライバ１３などの駆
動系に対向配置される位置、さらに詳しくはこの駆動系
に接続された配線に対向配置される位置に形成された透
明絶縁基板６２の窪み６２ａ内に収納される。図１０に
示したように、窪み６２ａは、第１実施形態の窪み６１
ａと同様に順テーパ形状に成形されており、ＩＣチップ
６５は透明絶縁基板６２の窪み６２ａ内に嵌め込む状態
で、透明絶縁基板６２に実装されている。なお、透明絶
縁基板６２とＩＣチップ６５とは、接着部材１１１で接
着固定されている。このような状態において、ＩＣチッ
プ６５は制御系１５の形成面側、具体的には、トランジ
スタ６０５や配線６０８等が形成された面側を透明絶縁
基板６１側に向けて配置されている。また、配線６０８
には保護膜層６０９に形成されたコンタクトホール６１
０を介して金等の材料で形成されたバンプ１１２が設け
られている。

【００６４】一方、透明絶縁基板６１上には、第１実施
形態において図４（ａ），図４（ｂ）を用いて説明した
ポリシリコンＴＦＴ（図示省略）を用いて構成された駆
動系が設けられている。ここで、この駆動系に接続され
た配線１１３が透明絶縁基板６１上に設けられており、
その上部には配線１１３を覆う状態で、平坦化絶縁膜１
１４が設けられている。平坦化絶縁膜１１４には配線１
１３の一部に達するコンタクトホール１１５が形成され
ている。この配線１１３の一部は、コンタクトホール１
１５を介して、前述したバンプ１１２に接続される。つ
まり、駆動系に接続された配線１１３と、ＩＣチップ６
５に形成された制御系１５の回路とがバンプ１１２によ
り接続されているのである。この際、ＩＣチップ６５が
透明絶縁基板６２の表面から突出する高さは、透明絶縁
基板６１，６２間の間隔よりも小さく、かつ、バンプ１
１２を介して駆動系に接続された配線１１３と接続可能
な高さに調整されるものとする。

【００６５】対向配置された透明絶縁基板６１，６２の
周縁部はシール部材６４によって封止されており、ＩＣ
チップ６５と駆動系に接続された配線１１３とが接続さ
れている外側が封止されている。しかし、これより内側
にシール部材６４が浸入した場合においても、配線１１
３とバンプ１１２の接続状態が確保されていれば問題な
い。

【００６６】このような液晶表示装置の製造方法におい
ては、図１１に示したように透明絶縁基板６２の窪み６
２ａ内に接着部材１１１を介してＩＣチップ６５を嵌合
させ、接着部材１１１によりＩＣチップ６５と透明絶縁
基板６２とを接着固定させる。この場合、ＩＣチップ６
５のシリコン層６０４側を窪み６２ａ内に嵌合させて、
トランジスタ６０５や配線６０８等が形成され保護膜６
０９で保護された面側を透明絶縁基板６１側に対向配置
できるようにする。

【００６７】ここで、ＩＣチップ６５の形成において、
第１実施形態では図８で示したように、ＩＣチップ６５
を透明絶縁基板６１の窪み６１ａに嵌合させた後、配線
６０８を覆う保護膜６０９に配線６０８に達するコンタ
クトホール６１０を形成した。しかし、本実施形態にお
いては、コンタクトホール６１０の形成までをシリコン
ウエハ６０１上で行い、さらに、コンタクトホール６１
０内の配線６０８に保護膜６０９から突出させてバンプ
１１２を形成する（図示省略）。その後、図７を用いて
説明したように、シリコン層６０４の周囲の保護膜６０
９、層間絶縁膜６０６をエッチング除去して選択エッチ
ング層６０３を露出させて、シリコンウエハ６０１およ
びシリコン層６０４に対して選択的に、選択エッチング
層６０３をエッチング除去する。これによって、シリコ
ンウエハ６０１に対してトランジスタ６０５および配線
６０８が形成されたシリコン層６０４を分離し、ＩＣチ
ップ６５を得る。

【００６８】一方、図４（ａ）、図４（ｂ）を用いて説
明したポリシリコンＴＦＴを用いて構成された垂直ドラ
イバ１３等の駆動系に、駆動系に接続された配線１１３
を形成する。そして、この駆動系および配線１１３を覆
うように、透明絶縁基板６１上に平坦化絶縁膜１１４を
形成する。そして、この平坦化絶縁膜１１４に配線１１
３の一部に達するコンタクトホール１１５を形成する。

【００６９】次に、透明絶縁基板６１の周縁部分に、シ
ール部材６４をスクリーン印刷等により塗付する。この
とき、コンタクトホール１１５により露出した配線１１
３の一部にシール部材６４を塗付しないように注意す
る。そして、ポリシリコンＴＦＴに接続された配線１１
３と、ＩＣチップ６５の配線６０８に設けられたバンプ
１１２を接続させる状態で、透明絶縁基板６１と透明絶
縁基板６２とを対向配置させる。そして、透明絶縁基板
６１の周縁部分に塗布されたシール部材６４によって、
透明絶縁基板６１と透明絶縁基板６２とを封止する。そ
の後、封止部内に液晶層６３を封入し、封入口を完全密
封することで、液晶表示装置を完成させる。

【００７０】尚、本実施形態の液晶表示装置は図１２に
示すような製造方法によっても得ることが可能である。
先ず、上述した方法と同様に、配線６０８にバンプ１１
２が設けられたＩＣチップ６５を得る。

【００７１】一方、透明絶縁基板６１には上述したよう
にポリシリコンＴＦＴから構成される駆動系に接続され
た配線１１３を平坦化絶縁膜１１４で覆い、この平坦化
絶縁膜１１４に配線１１３の一部に達するコンタクトホ
ール１１５を形成する。ここで、図１２に示すように、
この配線１１３の一部とＩＣチップ６５の配線６０８に
設けられたバンプ１１２を接続させる状態で、ＩＣチッ
プ６５を透明絶縁基板６１上に搭載する。次に、透明絶
縁基板６１の周縁部分に、シール部材６４をスクリーン
印刷等により塗付する。

【００７２】その後、ＩＣチップ６５を透明絶縁基板６
２に形成された窪み６２ａ内に嵌合させる状態で、透明
絶縁基板６１と透明絶縁基板６２とを対向配置させる。
そして、透明絶縁基板６１の周縁部分に塗布されたシー
ル部材６４によって、透明絶縁基板６１と透明絶縁基板
６２とを封止する。その後、封止部内に液晶層６３を封
入し、封入口を完全密閉することで、液晶表示装置を完
成させる。尚、この方法においては、透明絶縁基板６１
上に搭載されたＩＣチップ６５を埋め込む状態でシール
部材６４を塗布することにより、ＩＣチップ６５と透明
絶縁基板６２の間に介在する接着部材１１１とシール部
材６４を兼ねさせることができる。また、これにより、
ＩＣチップ６５をシール部材６４により封止することも
可能である。

【００７３】また、本実施形態においては、バンプ１１
２がＩＣチップ６５に設けられている例について説明し
たが、本実施形態はこれに限定されることなく、ポリシ
リコンＴＦＴ側の配線１１３におけるコンタコトホール
１１５により開口された部分にバンプ１１２が形成され
ていてもよい。

【００７４】以上のようにして得られた図９に示した液
晶表示装置において、ＩＣチップ６５は、透明絶縁基板
６２に形成された窪み６２ａ内に収納され、透明絶縁基
板６１と透明絶縁基板６２とに挟まれた位置に設けられ
る。これにより、液晶表示装置全体の厚さ（肉厚）ｔ２
がＩＣチップ６５の厚さｔ１に依存することがない。ま
た、ＩＣチップ６５を搭載するための特別なスペースを
設ける必要はなく、透明絶縁基板６１上に形成された配
線１１３によってバンプ１１２を介して接続される。し
たがって、第１実施形態と同様の効果を得ることができ
る。さらに、ＩＣチップ６５を垂直ドライバ１３などの
駆動系に重ねて設けられることから、表示領域の周縁部
分、いわゆる「額縁」を小さくすることができ、第１実
施形態における液晶表示装置よりもさらなる小型化が可
能である。

【００７５】また、第１実施形態および第２実施形態に
おいては、それぞれ、ＩＣチップ６５が１つ配置されて
いる例について説明したが、ＩＣチップ６５は複数であ
っても構わない。さらに、これらの実施形態ではＩＣチ
ップ６５が透明絶縁基板６１、６２のどちらか一方に形
成されている例について説明したが、透明絶縁基板６
１、６２の両方に形成されていてもよい。この場合は、
例えば、第１実施形態と同様に第１のＩＣチップ６５と
駆動系とが平坦化絶縁膜６７上に形成された配線６９で
接続される。そして、配線６９はさらなる平坦化絶縁膜
で覆われており、配線６９の一部に達成するコンタクト
ホールが形成される。一方、透明絶縁基板６２の窪み６
２ａにはバンプ１１２が設けられた第２のＩＣチップ６
５が嵌合固定されており、バンプ１１２がコンタクトホ
ールを介して配線６９に接続されることとする。

【００７６】図１３は、本発明が適用された時分割駆動
方式のアクティブマトリクス型液晶表示装置の構成例を
示す概略構成図である。

【００７７】図１３において、時分割駆動方式のアクテ
ィブマトリクス型液晶表示装置は、画素７１が行列状に
多数配列されてなる画素部７２、画素部７２の各画素７
１を行単位で順次選択する垂直ドライバ７３、行単位で
選択された各画素７１に画素信号を書き込む水平ドライ
バ７４、時分割駆動のための時分割スイッチ部７５およ
び垂直、水平ドライバ７３，７４や時分割スイッチ部７
５をコントロールする制御系７６がＬＣＤパネル７７上
に実装された構成となっている。

【００７８】画素７１の各々は、ゲート電極がゲートラ
イン７８-1〜７８-mに接続され、ソース電極が信号ライ
ン７９-1〜７９-nに接続されたポリシリコンＴＦＴ８０
と、このＴＦＴ８０のドレイン電極に画素電極が接続さ
れた液晶セル８１と、ＴＦＴ２０のドレイン電極に一方
の電極が接続された補助容量８２とから構成されてい
る。かかる構成の画素７１の各々において、液晶セル８
１の対向電極は、補助容量８２の他方の電極と共にコモ
ン線８３に接続されている。コモン線８３には、所定の
直流電圧がコモン電圧ＶＣＯＭとして与えられる

【００７９】ここで、時分割駆動法について説明する。
時分割駆動法とは、画素部７２の互いに隣り合う複数本
の信号ラインを１単位（ブロック）として分割し、この
１分割ブロック内の複数本の信号ラインに与える信号電
圧を時系列で水平ドライバ７４の各出力端子から出力す
る一方、複数本の信号ラインを１単位として時分割スイ
ッチ部７５を設け、この時分割スイッチ部７５によって
水平ドライバ７４から出力される時系列の信号電圧を時
分割でサンプリングして複数本の信号ラインに順次与え
る駆動方法である。

【００８０】この時分割駆動を実現するために、水平ド
ライバ７４は、複数本の信号ラインを１単位とし、これ
ら複数本の信号ラインに与える信号電圧を時系列で出力
する構成となっている。この水平ドライバ７４の構成の
一例を図１４に示す。

【００８１】図１４から明らかなように、水平ドライバ
７４は、シフトレジスタ８４、サンプルスイッチ群８
５、レベルシフタ８６、データラッチ回路８７およびＤ
／Ａコンバータ８８を有し、本例では、例えば５ビット
のデジタル画像データｄａｔａ１〜ｄａｔａ５や電源電
圧Ｖｄｄ，Ｖｓｓをシフトレジスタ８４のシフト方向に
おける両側から取り込む構成となっている。

【００８２】上記構成の水平ドライバ７４において、シ
フトレジスタ８４は、水平スタートパルスＨＳＴが入力
されると、この水平スタートパルスＨＳＴを水平クロッ
クＨＣＫに同期して順次転送することによって各転送段
からシフトパルスとして順次出力し、水平走査を行う。
サンプルスイッチ群８５におけるサンプルスイッチの各
々は、シフトレジスタ８４から順次出力されるシフトパ
ルス（サンプリングパルス）に応答して、入力されるデ
ジタル画像データｄａｔａ１〜ｄａｔａ５を順次サンプ
リングする。

【００８３】レベルシフタ８６は、サンプルスイッチ群
８５でサンプリングされた例えば５Ｖのデジタルデータ
を液晶駆動電圧のデジタルデータに昇圧する。データラ
ッチ回路８７は、レベルシフタ８６で昇圧されたデジタ
ルデータを１Ｈ分蓄積するメモリである。Ｄ／Ａコンバ
ータ８８は例えば基準電圧選択型の構成をとり、データ
ラッチ回路８７から出力される１Ｈ分のデジタル画像デ
ータをアナログ画像信号に変換して出力する。

【００８４】そして、水平ドライバ７４として、いわゆ
るカラム反転駆動方式のものが用いられる。この水平ド
ライバ７４は、カラム反転駆動を実現するために、各出
力端子の奇数、偶数ごとに電位が反転する信号電圧を出
力し、かつその信号電圧の極性を１フィールドごとに反
転する。ここで、カラム反転駆動方式とは、垂直方向に
隣接する画素間では同極性となり、しかもこの画素極性
の状態を１フィールドごとに反転させる駆動方式であ
る。なお、水平ドライバ７４は、１Ｈコモン（ＶＣＯ
Ｍ）反転駆動にも対応可能である。

【００８５】一方、時分割スイッチ部７５は、水平ドラ
イバ７４から出力される時系列の信号電圧を時分割でサ
ンプリングするアナログスイッチ（トランスミッション
スイッチ）によって構成されている。この時分割スイッ
チ部７５の具体的な構成例を図１５に示す。なお、この
時分割スイッチ部７５は、水平ドライバ７４の各出力に
対して１個ずつ設けられるものである。また、ここで
は、Ｒ（赤），Ｇ（緑），Ｂ（青）に対応して３時分割
駆動を行う場合を例に採って示している。

【００８６】この時分割スイッチ部７５は、ＰｃｈＭＯ
ＳトランジスタおよびＮｃｈＭＯＳトランジスタが並列
に接続されてなるＣＭＯＳ構成のアナログスイッチ７５
-1，７５-2，７５-3によって構成されている。なお、本
例では、アナログスイッチ７５-1，７５-2，７５-3とし
て、ＣＭＯＳ構成のものを用いるとしたが、ＰＭＯＳあ
るいはＮＭＯＳ構成のものを用いることも可能である。

【００８７】この時分割スイッチ部７５において、３個
のアナログスイッチ７５-1，７５-2，７５-3の各入力端
が共通に接続され、各出力端が３本の信号ライン７９-
1，７９-2，７９-3の各一端にそれぞれ接続されてい
る。そして、これらアナログスイッチ７５-1，７５-2，
７５-3の各入力端には、水平ドライバ７４から時系列で
出力される信号電位が与えられる。

【００８８】また、１個のアナログスイッチにつき２本
ずつ、合計６本の制御ライン８９-1〜８９-6が配線され
ている。そして、アナログスイッチ７５-1の２つ制御入
力端（即ち、ＣＭＯＳトランジスタの各ゲート）が制御
ライン８９-1，８９-2に、アナログスイッチ７５-2の２
つ制御入力端が制御ライン８９-3，８９-4に、アナログ
スイッチ７５-3の２つ制御入力端が制御ライン８９-5，
８９-6にそれぞれ接続されている。

【００８９】６本の制御ライン８９-1〜８９-6に対し
て、３個のアナログスイッチ７５-1，７５-2，７５-3を
順に選択するためのゲート選択信号Ｓ１〜Ｓ３，ＸＳ１
〜ＸＳ３が、後述するタイミングコントローラ（ＴＣ）
９０（図１３を参照）から与えられる。ただし、ゲート
選択信号ＸＳ１〜ＸＳ３は、ゲート選択信号Ｓ１〜Ｓ３
の反転信号である。

【００９０】ゲート選択信号Ｓ１〜Ｓ３，ＸＳ１〜ＸＳ
３は、水平ドライバ７４から出力される時系列の信号電
位に同期して、３個のアナログスイッチ７５-1，７５-
2，７５-3を順次オンさせる。これにより、アナログス
イッチ７５-1，７５-2，７５-3は、水平ドライバ７４か
ら出力される時系列の信号電位を、１Ｈ期間に３時分割
でサンプリングしつつ、対応する信号ライン７９-1，７
９-2，７９-3にそれぞれ供給する。

【００９１】再び図１３において、垂直ドライバ７３、
水平ドライバ７４および時分割スイッチ部７５を制御す
る制御系７６は、タイミングコントローラ（ＴＣ）９
０、基準電圧発生源９１およびＤＣ-ＤＣコンバータ９
２などを有し、これら回路が画素部７２と同一の基板、
即ちＬＣＤパネル７７上に垂直ドライバ７３、水平ドラ
イバ７４および時分割スイッチ部７５と共に実装された
構成となっている。

【００９２】この制御系７６において、タイミングコン
トローラ９０には、例えば、外部の電源部（図示せず）
から電源電圧ＶＤＤが、外部のＣＰＵ（図示せず）から
デジタル画像データｄａｔａが、外部のクロック発生器
（図示せず）からクロックＣＬＫがそれぞれＴＣＰ（図
示せず）を通して入力される。

【００９３】なお、本例では、ＣＰＵ、画像データを格
納するメモリあるいはクロック発生器をＬＣＤパネル７
７の外部に設けるとしたが、それらの少なくとも１つを
制御系７６の一部とし、この制御系７６を単結晶シリコ
ンＩＣ化してＬＣＤパネル７７上に実装することも可能
である。

【００９４】また、ＣＰＵ、メモリあるいはクロック発
生器以外にも、ＬＣＤ用光源制御回路やＬＣＤ（ＥＬ）
表示用のグラフィックコントローラ、さらには本表示装
置を後述するように例えば携帯電話機の表示部として用
いる場合にはトランシーバ回路やバッテリ制御回路等の
各種の制御回路について、それらの少なくとも１つを制
御系７６の一部として単結晶シリコンＩＣ化し、ＬＣＤ
パネル７７上に実装することも可能である。

【００９５】ここで、ＬＣＤ用光源制御回路は、ＬＣＤ
のバックライトあるいはフロントライトを制御する回路
であり、携帯電話機の待機時は、光源（発光ダイオー
ド、蛍光表示管）に電源を供給しないが、携帯電話機の
入力操作時に電源を供給する機能を持っている。ＬＣＤ
（ＥＬ）表示用のグラフィックコントローラは、トラン
シーバ回路から供給される画像データをＬＣＤ，ＥＬの
画像領域で表示できるような画像フォーマットに変換す
る回路であり、例えば、水平１６０画素×垂直１６０画
素の表示方式に変換する。

【００９６】トランシーバ回路は通信用の回路であり、
電磁波で到来するデジタル信号やアナログ信号を受信
し、これを電気信号のデジタル信号やアナログ信号に変
換して出力する。バッテリ制御回路は、使用していない
ときに、一定時間経過後に自動的にＣＰＵ、ＬＣＥ（Ｅ
Ｌ）パネル、グラフィックコントローラのクロックを低
速動作にして低消費電力化を図る。なお、携帯電話機の
表示部として用いた場合は、ＣＰＵは、携帯電話で言う
ボタン操作時の入力情報をデジタルデータに変換する機
能をも持つことになる。

【００９７】タイミングコントローラ９０は、タイミン
グ制御しつつ、垂直スタートパルスＶＳＴ、垂直クロッ
クＶＣＫなどのクロック信号および各種のコントロール
信号を垂直ドライバ７３に、水平スタートパルスＨＳ
Ｔ、水平クロックＨＣＫなどのクロック信号、各種のコ
ントロール信号およびデジタル画像データｄａｔａを水
平ドライバ７４に、先述したゲート選択信号Ｓ１〜Ｓ
３，ＸＳ１〜ＸＳ３を時分割スイッチ部７５にそれぞれ
供給する。

【００９８】基準電圧発生源９１は、互いに電圧値の異
なる複数の基準電圧を発生し、これら複数の基準電圧を
水平ドライバ７４の基準電圧選択型Ｄ／Ａコンバータ８
７に対してその基準電圧として与える。ＤＣ-ＤＣコン
バータ９２は、低い電圧の直流電圧（低電圧)を２種類
以上の高い直流電圧（高電圧）に変換して垂直ドライバ
７３、水平ドライバ７４、基準電圧発生源９１などの各
回路部に与える。

【００９９】上記構成の時分割駆動方式のアクティブマ
トリクス型液晶表示装置において、垂直ドライバ７３、
水平ドライバ７４を構成するトランジスタ、および時分
割スイッチ部７５を構成する各アナログスイッチは、Ｔ
ＦＴ、特に画素部７２の画素トランジスタと同じポリシ
リコンＴＦＴにより、画素部７２と同じ透明絶縁基板上
でかつ液晶層がシール部材によって封止される領域内に
形成される。

【０１００】一方、制御系７６のタイミングコントロー
ラ９０、基準電圧発生源９１およびＤＣ-ＤＣコンバー
タ９２は、単結晶シリコンを用いてＩＣ化される。そし
て、このＩＣチップは、垂直ドライバ７３および水平ド
ライバ７４と同一平面上、即ちこれらドライバ７３，７
４が形成された基板の窪み内に収納され、固定される。

【０１０１】上述したように、低速駆動で特性バラツキ
が大きい回路部分、即ち垂直ドライバ７３、水平ドライ
バ７４および時分割スイッチ部７５に関してポリシリコ
ンＴＦＴを用いて構成する一方、高速駆動する回路部
分、もしくは特性バラツキが小さい回路部分、即ち制御
系７６のタイミングコントローラ９０、基準電圧発生源
９１よびＤＣ-ＤＣコンバータ９２に関しては単結晶シ
リコンでＩＣ化し、垂直ドライバ７３および水平ドライ
バ７４と同一基板上に配置する構成を採ることにより、
先述した実施形態の場合と同様の作用効果を得ることが
できる。

【０１０２】なお、本実施形態では、タイミングコント
ローラ９０、基準電圧発生源９１およびＤＣ-ＤＣコン
バータ９２を垂直ドライバ７２側に実装するとしたが、
図１６に示すように、タイミングコントローラ９０、基
準電圧発生源９１およびＤＣ-ＤＣコンバータ９２を水
平ドライバ７３と一体にＩＣ化し、当該ＩＣチップ９８
をＬＣＤパネル７７に実装することも可能である。

【０１０３】これによれば、垂直ドライバ７２の横に
は、タイミングコントローラ９０、基準電圧発生源９１
およびＤＣ-ＤＣコンバータ９２が占有していた面積分
の領域が不要になり、その占有面積分だけＬＣＤパネル
７７の水平方向の額縁幅を削減できるため、水平方向の
額縁を狭くしたい仕様の表示装置に適用した場合に有用
なものとなる。

【０１０４】その際、図１７に示すように、タイミング
コントローラ９０、基準電圧発生源９１およびＤＣ-Ｄ
Ｃコンバータ９２以外にも、先述したように、ＣＰＵ
ａ、メモリあるいはクロック発生器ｂ、さらにはＬＣＤ
用光源制御回路ｃ、ＬＣＤ（ＥＬ）表示用のグラフィッ
クコントローラｄ、電話用のトランシーバ回路ｅ、バッ
テリ制御回路ｆ等の各種の制御回路の少なくとも一つを
水平ドライバ７４と一体にＩＣ化し、当該ＩＣチップ９
８’をＬＣＤパネル７７に実装するようにしても良いこ
とは勿論である。

【０１０５】また、上記各実施形態では、電気光学効果
を有する物質として液晶を用いたアクティブマトリクス
型液晶表示装置に適用した場合を例に採って説明した
が、エレクトロルミネセンス（ＥＬ）を用いたＥＬ表示
装置などの他のアクティブマトリクス型表示装置にも同
様に適用可能である。この場合、各画素部には、ＥＬ発
光素子が設けられ、このＥＬ発光素子が２つの基板間に
保持されることになる。

【０１０６】また、本発明に係る表示装置は、パーソナ
ルコンピュータ、ワードプロセッサ等のＯＡ機器やテレ
ビジョン受像機などのディスプレイとして用いられる
外、特に装置本体の薄型化が進められている携帯電話機
やＰＤＡ(personal digital assistants)などの携帯端
末の表示部として用いて好適なものである。

【０１０７】図１８は、本発明が適用される携帯端末、
例えば携帯電話機の構成の概略を示す外観図である。

【０１０８】本例に係る携帯電話機は、装置筐体９３の
前面側に、スピーカ部９４、表示部９５、操作部９６お
よびマイク部９７が上部側から順に配置された構成とな
っている。かかる構成の携帯電話機において、表示部９
５には例えば液晶表示装置が用いられ、この液晶表示装
置として先述した本発明に係る液晶表示装置が用いられ
る。

【０１０９】このように、携帯電話機などの携帯端末に
おいて、本発明に係る液晶表示装置を表示部９５として
用いることにより、当該液晶表示装置は装置本体を薄型
化および小型化できる構成となっていることから、携帯
端末の装置本体の薄型化および小型化に大きく寄与でき
る利点がある。

【０１１０】

【発明の効果】以上説明したように、本発明によれば、
駆動系が形成された基板、またはその対向基板の窪み内
に、当該駆動系を制御する制御系を半導体チップで形成
するようにしたことにより、表示装置全体の厚さおよび
大きさが半導体チップの厚さおよび大きさに依存するこ
とがないため、表示装置全体の薄型化および小型化、ひ
いてはこれを表示部として用いる携帯端末の薄型化およ
び小型化を図ることができる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る液晶表示装置の構成
例を示す概略構成図であり、アナログ点順次駆動方式の
アクティブマトリクス型液晶表示装置に適用された場合
を示している。

【図２】アナログ点順次駆動方式のアクティブマトリク
ス型液晶表示装置における垂直ドライバの構成の一例を
示すブロック図である。

【図３】アナログ点順次駆動方式のアクティブマトリク
ス型液晶表示装置における水平ドライバの構成の一例を
示すブロック図である。

【図４】ポリシリコンＴＦＴの断面構造を示す断面図で
あり、（ａ）はボトムゲート構造の場合を、（ｂ）はト
ップゲート構造の場合をそれぞれ示している。

【図５】本発明の第１実施形態に係る液晶表示装置の横
断面図である。

【図６】第１実施形態における透明絶縁基板上の回路部
分とＩＣチップとの電気的な接続部分の構造を示す断面
図である。

【図７】本発明の一実施例に係る液晶表示装置の製造方
法を示す断面工程図（その１）である。

【図８】本発明の一実施例に係る液晶表示装置の製造方
法を示す断面工程図（その２）である。

【図９】本発明の第２実施形態に係る液晶表示装置の横
断面図である。

【図１０】第２実施形態における透明絶縁基板上の回路
部分とＩＣチップとの電気的な接続部分の構造を示す断
面図である。

【図１１】第２実施形態に係る液晶表示装置の製造方法
を示す断面図（その１）である。

【図１２】第２実施形態に係る液晶表示装置の製造方法
を示す断面図（その１）である。

【図１３】本発明が適用された時分割駆動方式のアクテ
ィブマトリクス型液晶表示装置の構成例を示す概略構成
図である。

【図１４】時分割駆動方式のアクティブマトリクス型液
晶表示装置における水平ドライバの構成の一例を示すブ
ロック図である。

【図１５】時分割スイッチ部の構成の一例を示す回路図
である。

【図１６】本発明の応用例を示す概略構成図である。

【図１７】本発明の他の応用例を示す概略構成図であ
る。

【図１８】本発明に係る携帯電話機の構成の概略を示す
外観図である。

【図１９】従来例に係る液晶表示装置を示す横断面図で
ある。

【符号の説明】

１１，７１…画素、１２，７２…画素部、１３，７３…
垂直ドライバ、１４，７４…水平ドライバ、１５，７６
…制御系、１６，７７…ＬＣＤパネル、１９，８０…ポ
リシリコンＴＦＴ、２０，８１…液晶セル、２３，９０
…タイミングコントローラ、２４，９１…基準電圧発生
源、２５，９２…ＤＣ-ＤＣコンバータ、６１，６２…
透明絶縁基板、６１ａ，６２ａ…窪み、６５，９８，９
８’…ＩＣチップ、６７…平坦化絶縁膜、６８…コンタ
クトホール、６９，１１３…配線

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０２Ｆ 1/1368 Ｇ０２Ｆ 1/1368 ５Ｇ４３５ Ｇ０９Ｆ 9/30 ３３０ Ｇ０９Ｆ 9/30 ３３０Ｚ ３３８ ３３８ ３６５ ３６５Ｚ 9/35 9/35 Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 27/12 Ｂ 27/12 29/78 ６２６Ｃ 29/786 ６２７Ｄ Ｆターム(参考） 2H088 EA22 HA01 HA06 2H090 JB04 JC03 2H092 GA59 GA60 JB41 MA17 PA01 PA04 5C094 AA15 AA31 AA43 AA47 AA48 AA53 AA56 BA03 BA27 BA43 CA19 DA07 DA09 DA12 DA13 DB01 DB02 DB05 EA02 EA04 EA05 EA07 EB02 FA01 FA02 FB12 FB14 FB15 GB10 5F110 AA30 BB01 BB02 BB04 CC02 CC07 CC08 DD01 DD21 DD25 GG02 GG12 GG13 NN73 NN74 NN78 QQ16 5G435 AA07 AA14 AA17 AA18 BB05 BB12 CC09 EE32 EE37 EE41 HH12 HH13 HH14 KK05 KK09

Claims (26)

【特許請求の範囲】
1. 【請求項１】 複数の画素が行列状に配置されてなる画
   素部とこの画素部に対して画素信号を書き込むべく駆動
   する駆動系とが形成された第１の基板と、前記第１の基
   板に対向させる状態で前記画素部側に配置された第２の
   基板と、前記第１の基板と前記第２の基板との間に保持
   された電気光学効果を有する物質層とを具備する表示装
   置であって、 前記駆動系を制御するための制御系が形成された半導体
   チップを備え、この半導体チップが前記第１の基板およ
   び前記第２の基板の少なくとも一方における前記物質層
   側に形成された窪みの内部に収納されていることを特徴
   とする表示装置。
2. 【請求項２】 前記画素部の画素トランジスタおよび前
   記駆動系を構成するトランジスタが薄膜トランジスタで
   あることを特徴とする請求項１記載の表示装置。
3. 【請求項３】 前記半導体チップは前記第１の基板にお
   ける窪みの内部に収納されており、 前記半導体チップと前記駆動系とを覆う状態で前記第１
   の基板上に形成された平坦化絶縁膜の上部に配線が形成
   され、この配線により前記平坦化絶縁膜に形成されたコ
   ンタクトホールを介して前記駆動系と前記半導体チップ
   に設けられた制御系とが接続されていることを特徴とす
   る請求項１記載の表示装置。
4. 【請求項４】 前記半導体チップは前記第２の基板にお
   ける窪みの内部に収納されており、 前記第１の基板上に前記駆動系に接続された配線が形成
   され、この配線と前記半導体チップに設けられた制御系
   とが接続されていることを特徴とする請求項１記載の表
   示装置。
5. 【請求項５】 前記第１の基板と前記第２の基板との周
   縁部分に充填されたシール部材によって、前記半導体チ
   ップが封止されていることを特徴とする請求項１記載の
   表示装置。
6. 【請求項６】 前記物質層が液晶層であることを特徴と
   する請求項１記載の表示装置。
7. 【請求項７】 前記物質層がエレクトロルミネセンス層
   であることを特徴とする請求項１記載の表示装置。
8. 【請求項８】 第１の基板の一主面上に、複数の画素が
   行列状に配置されてなる画素部と、この画素部に画素信
   号を書き込むべく駆動する駆動系とを形成する工程と、 前記駆動系を制御するための制御系が設けられた半導体
   チップを形成する工程と、 前記第１の基板および第２の基板の少なくとも一方にお
   ける一主面側に形成された窪み内に、前記制御系の形成
   面を上方に向けた状態で前記半導体チップを嵌合させる
   とともに、前記半導体チップに設けられた制御系と前記
   第１の基板に設けられた駆動系とを接続し、前記第１の
   基板の一主面側と前記第２の基板の一主面側とを対向配
   置させる工程と、 前記第１の基板と前記第２の基板との間に電気光学効果
   を有する物質層を保持させる工程とを行うことを特徴と
   する表示装置の製造方法。
9. 【請求項９】 前記第１の基板の一主面側に形成された
   窪み内に前記半導体チップを嵌合させ、 前記半導体チップおよび前記駆動系を覆う状態で前記第
   １の基板の一主面上に平坦化絶縁膜を形成し、 この平坦化絶縁膜に前記駆動系および前記半導体チップ
   に設けられた制御系に達するコンタクトホールを形成し
   て、 このコンタクトホールを介して前記平坦化絶縁膜上に形
   成した配線により前記駆動系と前記制御系とを接続する
   ことを特徴とする請求項８記載の表示装置の製造方法。
10. 【請求項１０】 前記第１の基板の一主面上に前記画素
    部と前記駆動系を形成した後、この駆動系に接続された
    配線を形成し、 前記第２の基板の一主面側に形成された窪み内に、前記
    制御系の形成面を上方に向けた状態で前記半導体チップ
    を嵌合させて、 前記配線と前記半導体チップに設けられた制御系を接続
    させる状態で、前記第１の基板の一主面側と前記第２の
    基板の一主面側とを対向配置させることを特徴とする請
    求項８記載の表示装置の製造方法。
11. 【請求項１１】 前記第１の基板の一主面上に前記画素
    部と前記駆動系を形成した後、この駆動系に接続された
    配線を形成し、 この配線と前記半導体チップに設けられた制御系を接続
    させる状態で、前記第１の基板上に前記半導体チップを
    搭載して、 この半導体チップを前記第２の基板の一主面側に形成さ
    れた窪み内に嵌合させる状態で、前記第１の基板の一主
    面側と前記第２の基板の一主面側とを対向配置させるこ
    とを特徴とする請求項８記載の表示装置の製造方法。
12. 【請求項１２】 前記第１の基板と前記第２の基板との
    間に前記半導体チップを挟み込むことを特徴とする請求
    項８記載の表示装置の製造方法。
13. 【請求項１３】 前記第１の基板と前記第２の基板との
    周縁部分にシール部材を充填し、当該シール部材によっ
    て前記半導体チップを封止することを特徴とする請求項
    ８記載の表示装置の製造方法。
14. 【請求項１４】 複数の画素が行列状に配置されてなる
    画素部とこの画素部に対して画素信号を書き込むべく駆
    動する駆動系とが形成された第１の基板と、前記第１の
    基板に対向させる状態で前記画素部側に配置された第２
    の基板と、前記第１の基板と前記第２の基板との間に保
    持された電気光学効果を有する物質層とを具備し、前記
    駆動系を制御するための制御系が形成された半導体チッ
    プを備え、この半導体チップが前記第１の基板および前
    記第２の基板の少なくとも一方における前記物質層側に
    形成された窪みの内部に収納されている表示装置を表示
    部として用いたことを特徴とする携帯端末。
15. 【請求項１５】 前記画素部の画素トランジスタおよび
    前記駆動系を構成するトランジスタが薄膜トランジスタ
    であることを特徴とする請求項１４記載の携帯端末。
16. 【請求項１６】 前記半導体チップは前記第１の基板に
    おける窪みの内部に収納されており、 前記半導体チップと前記駆動系とを覆う状態で前記第１
    の基板上に形成された平坦化絶縁膜の上部に配線が形成
    され、この配線により前記平坦化絶縁膜に形成されたコ
    ンタクトホールを介して前記駆動系と前記半導体チップ
    に設けられた制御系とが接続されていることを特徴とす
    る請求項１４記載の携帯端末。
17. 【請求項１７】 前記半導体チップは前記第２の基板に
    おける窪みの内部に収納されており、 前記第１の基板上に前記駆動系に接続された配線が形成
    され、この配線と前記半導体チップに設けられた制御系
    とが接続されていることを特徴とする請求項１４記載の
    携帯端末。
18. 【請求項１８】 前記第１の基板と前記第２の基板との
    周縁部分に充填されたシール部材によって、前記半導体
    チップが封止されていることを特徴とする請求項１４記
    載の携帯端末。
19. 【請求項１９】 前記物質層が液晶層であることを特徴
    とする請求項１４記載の携帯端末。
20. 【請求項２０】 前記物質層がエレクトロルミネセンス
    層であることを特徴とする請求項１４記載の携帯端末。
21. 【請求項２１】 表示部を備えた携帯端末の製造方法で
    あって、 第１の基板の一主面上に、複数の画素が行列状に配置さ
    れてなる画素部と、この画素部に画素信号を書き込むべ
    く駆動する駆動系とを形成する工程と、 前記駆動系を制御するための制御系が設けられた半導体
    チップを形成する工程と、 前記第１の基板および第２の基板の少なくとも一方にお
    ける一主面側に形成された窪み内に、前記制御系の形成
    面を上方に向けた状態で前記半導体チップを嵌合させる
    とともに、前記半導体チップに設けられた制御系と前記
    第１の基板に設けられた駆動系とを接続し、前記第１の
    基板の一主面側と前記第２の基板の一主面側とを対向配
    置させる工程と、 前記第１の基板と前記第２の基板との間に電気光学効果
    を有する物質層を保持させる工程とを行うことを特徴と
    する携帯端末の製造方法。
22. 【請求項２２】 前記第１の基板の一主面側に形成され
    た窪み内に前記半導体チップを嵌合させ、 前記半導体チップおよび前記駆動系を覆う状態で前記第
    １の基板の一主面上に平坦化絶縁膜を形成し、 この平坦化絶縁膜に前記駆動系および前記半導体チップ
    に設けられた制御系に達するコンタクトホールを形成し
    て、 このコンタクトホールを介して前記平坦化絶縁膜上に形
    成した配線により前記駆動系と前記制御系とを接続する
    ことを特徴とする請求項２１記載の携帯端末の製造方
    法。
23. 【請求項２３】 前記第１の基板の一主面上に前記画素
    部と前記駆動系を形成した後、この駆動系に接続された
    配線を形成し、 前記第２の基板の一主面側に形成された窪み内に、前記
    制御系の形成面を上方に向けた状態で前記半導体チップ
    を嵌合させて、 前記配線と前記半導体チップに設けられた制御系を接続
    させる状態で、前記第１の基板の一主面側と前記第２の
    基板の一主面側とを対向配置させることを特徴とする請
    求項２１記載の携帯端末の製造方法。
24. 【請求項２４】 前記第１の基板の一主面上に前記画素
    部と前記駆動系を形成した後、この駆動系に接続された
    配線を形成し、 この配線と前記半導体チップに設けられた制御系を接続
    させる状態で、前記第１の基板上に前記半導体チップを
    搭載して、 この半導体チップを前記第２の基板の一主面側に形成さ
    れた窪み内に嵌合させる状態で、前記第１の基板の一主
    面側と前記第２の基板の一主面側とを対向配置させるこ
    とを特徴とする請求項２１記載の携帯端末の製造方法。
25. 【請求項２５】 前記第１の基板と前記第２の基板との
    間に前記半導体チップを挟み込むことを特徴とする請求
    項２１記載の携帯端末の製造方法。
26. 【請求項２６】 前記第１の基板と前記第２の基板との
    周縁部分にシール部材を充填し、当該シール部材によっ
    て前記半導体チップを封止することを特徴とする請求項
    ２１記載の携帯端末の製造方法。