JP5416790B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5416790B2
JP5416790B2 JP2011550729A JP2011550729A JP5416790B2 JP 5416790 B2 JP5416790 B2 JP 5416790B2 JP 2011550729 A JP2011550729 A JP 2011550729A JP 2011550729 A JP2011550729 A JP 2011550729A JP 5416790 B2 JP5416790 B2 JP 5416790B2
Authority
JP
Japan
Prior art keywords
thin film
substrate
semiconductor
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011550729A
Other languages
English (en)
Other versions
JPWO2011089670A1 (ja
Inventor
一秀 冨安
裕 ▲高▼藤
康守 福島
憲史 多田
晋 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011550729A priority Critical patent/JP5416790B2/ja
Publication of JPWO2011089670A1 publication Critical patent/JPWO2011089670A1/ja
Application granted granted Critical
Publication of JP5416790B2 publication Critical patent/JP5416790B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に、薄膜素子が形成された基板に半導体素子が接合された半導体装置及びその製造方法に関するものである。
アクティブマトリクス駆動方式の液晶表示装置は、例えば、画像の最小単位である各画素毎にスイッチング素子として設けられた薄膜トランジスタ（Thin Film Transistor、以下、「ＴＦＴ」とも称する）等の薄膜素子と、各画素のＴＦＴを駆動するための駆動回路等の半導体素子とを備えている。
近年、液晶表示装置では、例えば、連続粒界結晶シリコン（Continuous Grain Silicon）を用いて、駆動回路等の周辺回路がモノリシックに形成されたシステム液晶が注目されている。このシステム液晶では、低消費電力化や高精細化等を図るために、周辺回路にサブミクロンオーダーのデザインルール、すなわち、ＩＣ（Integrated Circuit）レベルの微細なパターン精度が求められているものの、使用するガラス基板に対応するステッパ等の製造技術がないので、サブミクロンオーダーの高性能な半導体素子をガラス基板上に直接形成することが困難である。そこで、シリコン基板を用いて高性能な半導体素子を形成した後に、その形成された半導体素子のチップをガラス基板上に転写により接合して、高性能な半導体素子をガラス基板上に形成する方法が提案されている。
例えば、特許文献１には、シリコン層及び金属層が積層された構造を有する半導体素子を基板上に転写し、加熱により、シリコン層中の金属層側の部分を構成するシリコンと、金属層中のシリコン層側の部分を構成する金属とから金属シリサイドを形成する、半導体装置の製造方法が開示されている。
国際公開第２００８／０８４６２８号パンフレット
ところで、ＴＦＴ等の薄膜素子が形成されたガラス基板にＩＣチップ等の半導体素子が転写された従来の半導体装置では、半導体素子に一体に形成された回路パターンの占有面積を抑制して、回路パターンの電気抵抗を低くするために、半導体素子において、複数の回路パターンを絶縁膜を介して互いに重なるように形成し、各層の回路パターンを絶縁膜のコンタクトホールを介して互いに接続する多層配線構造を取ることが多い。ここで、半導体素子は、シリコン基板をダイシングして形成されるので、半導体素子の各側壁は、被接合基板であるガラス基板の表面に対して直立している。そのため、ガラス基板に形成された薄膜素子と、そのガラス基板に接合された多層配線構造を有する半導体素子との間には、大きな段差ができてしまう。そして、ガラス基板上の薄膜素子及び半導体素子を樹脂層で覆って、その樹脂層上に接続配線を形成して、その接続配線を介して薄膜素子と半導体素子とを接続する場合には、薄膜素子と多層配線構造を有する半導体素子との間に形成された大きな段差により、接続配線が断線するおそれがある。
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、被接合基板上に設けられた薄膜素子と多層配線構造を有する半導体素子とを確実に接続することにある。
上記目的を達成するために、本発明は、半導体素子の薄膜素子側の端部が階段状に設けられていると共に樹脂層で被覆され、薄膜素子及び半導体素子本体が樹脂層上に設けられた接続配線を介して互いに接続されるようにしたものである。
具体的に本発明に係る半導体装置は、被接合基板と、上記被接合基板上に形成された薄膜素子と、上記被接合基板上に接合され、各々、絶縁層及び該絶縁層に積層された回路パターンを有し、該各回路パターンが該各絶縁層に形成されたコンタクトホールを介して互いに接続された複数の下地層が半導体素子本体の上記被接合基板側に積層された半導体素子とを備えた半導体装置であって、上記半導体素子の上記薄膜素子側の端部は、上記各下地層の上記薄膜素子側の端部が上記被接合基板側に行くに従って次第に突出するように、階段状に設けられていると共に、樹脂層で被覆され、上記薄膜素子と上記半導体素子本体とは、上記樹脂層上に設けられた接続配線を介して互いに接続されていることを特徴とする。
上記の構成によれば、半導体素子本体の被接合基板側に積層された各下地層の薄膜素子側の端部が被接合基板側に行くに従って次第に突出するように、被接合基板上に接合された半導体素子の薄膜素子側の端部が階段状に設けられているので、薄膜素子と多層配線構造を有する半導体素子との間に大きな段差があるものの、例えば、半導体素子の各側壁が被接合基板に対して直立している場合よりも、半導体素子の薄膜素子側の側壁の全体的な傾斜が緩くなる。そして、その半導体素子の薄膜素子側の全体的な傾斜が緩くなった側壁、すなわち、半導体素子の薄膜素子側の端部が樹脂層で被覆されているので、例えば、半導体素子の各側壁が被接合基板に対して直立している場合よりも、樹脂層の表面が平坦になる。これにより、薄膜素子と多層配線構造を有する半導体素子との間に大きな段差があっても、樹脂層上に設けられた接続配線が断線し難くなるので、薄膜素子及び半導体素子本体が接続配線を介して確実に接続されることになり、被接合基板上に設けられた薄膜素子と多層配線構造を有する半導体素子とが確実に接続される。
上記被接合基板は、ガラス基板であってもよい。
上記の構成によれば、被接合基板がガラス基板であるので、例えば、液晶表示装置を構成するガラス製のアクティブマトリクス基板において、半導体装置が具体的に構成される。
上記薄膜素子は、薄膜トランジスタであり、上記半導体素子本体は、ＭＯＳトランジスタであってもよい。
上記の構成によれば、薄膜素子が薄膜トランジスタであり、半導体素子本体がＭＯＳ（Metal Oxide Semiconductor）トランジスタであるので、例えば、液晶表示装置を構成するガラス製のアクティブマトリクス基板において、薄膜素子により各画素のスイッチング素子やゲートドライバ等が具体的に構成され、半導体素子本体によりソースドライバやコントローラーのＩＣ等が具体的に構成される。
また、本発明に係る半導体装置の製造方法は、半導体素子本体を形成した後に、各々、絶縁層及び該絶縁層に積層された回路パターンを有し、該各回路パターンが該各絶縁層に形成されたコンタクトホールを介して互いに接続された複数の下地層を形成する際に、該各下地層の外端部に上記各回路パターンと同一層に同一材料により金属層を所定の大きさに形成することにより、半導体チップを形成する半導体チップ形成工程と、被接合基板上に薄膜素子を形成する薄膜素子形成工程と、上記薄膜素子が形成された被接合基板上に上記半導体チップを上記半導体素子本体側が上方になるように接合する接合工程と、上記被接合基板上に接合された半導体チップにおける上記各下地層の外端部の金属層をエッチングすることにより、上記各下地層の上記薄膜素子側の端部が上記被接合基板側に行くに従って次第に突出するように、上記半導体チップの上記薄膜素子側の端部を階段状に加工して、半導体素子を形成するエッチング工程と、上記半導体素子の上記薄膜素子側の端部を樹脂層で被覆した後に、該樹脂層上に接続配線を形成して、上記薄膜素子と上記半導体素子本体とを互いに接続する接続工程とを備えることを特徴とする。
上記の方法によれば、エッチング工程において、被接合基板上に接合された半導体チップにおける各下地層の外端部の金属層をエッチングすることにより、半導体素子本体の被接合基板側に積層された各下地層の薄膜素子側の端部が被接合基板側に行くに従って次第に突出するように、被接合基板上に接合された半導体チップの薄膜素子側の端部を階段状に加工して、半導体素子を形成するので、薄膜素子と多層配線構造を有する半導体素子との間に大きな段差があるものの、例えば、半導体素子の各側壁が被接合基板に対して直立している場合よりも、半導体素子の薄膜素子側の側壁の全体的な傾斜が緩くなる。そして、接続工程において、その半導体素子の薄膜素子側の全体的な傾斜が緩くなった側壁、すなわち、半導体素子の薄膜素子側の端部を樹脂層で被覆するので、例えば、半導体素子の各側壁が被接合基板に対して直立している場合よりも、樹脂層の表面が平坦になる。これにより、薄膜素子と多層配線構造を有する半導体素子との間に大きな段差があっても、接続工程で樹脂層上に形成する接続配線が断線し難くなるので、薄膜素子及び半導体素子本体が接続配線を介して確実に接続されることになり、被接合基板上に設けられた薄膜素子と多層配線構造を有する半導体素子とが確実に接続される。
本発明によれば、半導体素子の薄膜素子側の端部が階段状に設けられていると共に樹脂層で被覆され、薄膜素子及び半導体素子本体が樹脂層上に設けられた接続配線を介して互いに接続されているので、被接合基板上に設けられた薄膜素子と多層配線構造を有する半導体素子とを確実に接続することができる。
図１は、本発明の一実施形態に係る半導体装置の断面図である。 図２は、本発明の一実施形態に係る半導体装置の製造工程を断面で示す第１の説明図である。 図３は、図２に続く半導体装置の製造工程を断面で示す第２の説明図である。 図４は、図３に続く半導体装置の製造工程を断面で示す第３の説明図である。 図５は、図４に続く半導体装置の製造工程を断面で示す第４の説明図である。 図６は、図５に続く半導体装置の製造工程を断面で示す第５の説明図である。 図７は、図６に続く半導体装置の製造工程を断面で示す第６の説明図である。 図８は、図７に続く半導体装置の製造工程を断面で示す第７の説明図である。 図９は、図８に続く半導体装置の製造工程を断面で示す第８の説明図である。 図１０は、図９に続く半導体装置の製造工程を断面で示す第９の説明図である。 図１１は、図１０に続く半導体装置の製造工程を断面で示す第１０の説明図である。 図１２は、図１１に続く半導体装置の製造工程を断面で示す第１１の説明図である。 図１３は、図１２に続く半導体装置の製造工程を断面で示す第１２の説明図である。 図１４は、図１３に続く半導体装置の製造工程を断面で示す第１３の説明図である。 図１５は、図１４に続く半導体装置の製造工程を断面で示す第１４の説明図である。 図１６は、図１５に続く半導体装置の製造工程を断面で示す第１５の説明図である。 図１７は、本発明の一実施形態に係る半導体装置の製造工程で用いる中間基板の製造工程を説明する平面図である。 図１８は、図１７中のXVIII−XVIII線に沿った断面図である。 図１９は、図１７に続く中間基板の製造工程を説明する平面図である。 図２０は、図１９中のXX−XX線に沿った断面図である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の実施形態に限定されるものではない。
図１〜図２０は、本発明に係る半導体装置及びその製造方法の一実施形態を示している。具体的に、図１は、本実施形態の半導体装置１３０の断面図である。
半導体装置１３０は、図１に示すように、被接合基板として設けられたガラス基板１００と、ガラス基板１００上に形成された薄膜素子８０と、ガラス基板１００上に接合された半導体素子９０と、薄膜素子８０及び半導体素子９０を覆うように設けられた樹脂層１２０と、樹脂層１２０上に設けられ、薄膜素子８０（の後述するソース電極１１８ａ）及び半導体素子９０（の後述する接続電極１１８ｃ）を互いに接続するための第１接続配線１２１ａ、並びに薄膜素子８０（の後述するドレイン電極１１８ｂ）に接続するための第２接続配線１２１ｂとを備えている。
薄膜素子８０は、図１に示すように、ガラス基板１００上に第１ベースコート膜１１１及び第２ベースコート膜１１２を介して設けられた半導体層１１３と、半導体層１１３を覆うように設けられたゲート絶縁膜１１４と、ゲート絶縁膜１１４上に設けられたゲート電極１１５と、ゲート電極１１５を覆うように順に設けられた第１層間絶縁膜１１６及び第２層間絶縁膜１１７ａとを備えている。ここで、半導体層１１３は、ゲート電極１１５に重なるように設けられたチャネル領域（不図示）と、そのチャネル領域の一方の外側及び他方の外側にそれぞれ設けられたソース領域（不図示）及びドレイン領域（不図示）とを備え、ポリシリコン膜により構成されている。なお、半導体層１１３において、チャネル領域とソース領域及びドレイン領域との間には、ＬＤＤ（Lightly Doped Drain）領域が設けられていてもよい。そして、第２層間絶縁膜１１７ａ上には、図１に示すように、ゲート絶縁膜１１４、第１層間絶縁膜１１６及び第２層間絶縁膜１１７ａの積層膜に形成された各コンタクトホールを介して半導体層１１３のソース領域及びドレイン領域にそれぞれ接続されたソース電極１１８ａ及びドレイン電極１１８ｂが設けられている。
半導体素子９０は、図１に示すように、半導体素子本体５０と、半導体素子本体５０のガラス基板１００側に順に積層された第１下地層５１、第２下地層５２、第３下地層５３、第４下地層５４及び第５絶縁層４８とを備え、各下地層５１、５２、５３及び５４の薄膜素子８０側の端部がガラス基板１００側に行くに従って次第に突出するように、その薄膜素子８０側の端部が階段状に設けられている。ここで、各下地層５１、５２、５３及び５４の厚さは、例えば、０．５μｍ程度であり、下層の下地層（５２、５３及び５４）の端は、その上層の下地層（５１、５２及び５３）の端よりも、例えば、１μｍ程度それぞれ突出している。
半導体素子本体５０は、図１に示すように、単結晶シリコン膜２１の図中左側の領域に設けられたＮ型のＮＭＯＳトランジスタＴａと、単結晶シリコン膜２１の図中右側の領域に設けられたＰ型のＰＭＯＳトランジスタＴｂと、ＮＭＯＳトランジスタＴａ及びＰＭＯＳトランジスタＴｂを分離するためのゲート酸化膜８と、ＮＭＯＳトランジスタＴａ及びＰＭＯＳトランジスタＴｂを覆うように設けられた平坦化膜１８とを備えている。なお、半導体素子本体５０の構成については、相対的に小さく図示された図１を用いて詳細に説明し難いので、後述する半導体装置１３０の製造方法の半導体チップ形成工程の説明において、相対的に大きく図示された図面を用いて詳細に説明する。
第１下地層５１は、図１に示すように、第１層間絶縁膜２２及び第２層間絶縁膜２３からなる第１絶縁層４４と、第１絶縁層４４に積層された第１回路パターン２５ａａ、２５ａｂ、２５ａｃ及び２５ａｄとを備えている。ここで、第１回路パターン２５ａａは、図１に示すように、第１絶縁層４４に形成された第１コンタクトホール４４ａを介してＮＭＯＳトランジスタＴａの単結晶シリコン膜２１のＮ型高濃度不純物領域の一方に接続されている。また、第１回路パターン２５ａｂは、図１に示すように、第１絶縁層４４に形成された第１コンタクトホール４４ｂを介してＮＭＯＳトランジスタＴａの単結晶シリコン膜２１のＮ型高濃度不純物領域の他方に接続されていると共に、第１絶縁層４４及びゲート酸化膜８に形成された第１コンタクトホール４４ｃ等を介して、接続電極１１８ｃに接続されている。さらに、図１に示すように、第１回路パターン２５ａｃは、第１絶縁層４４に形成された第１コンタクトホール４４ｄを介してＰＭＯＳトランジスタＴｂの単結晶シリコン膜２１のＰ型高濃度不純物領域の一方に接続され、第１回路パターン２５ａｄは、第１絶縁層４４に形成された第１コンタクトホール４４ｅを介してＰＭＯＳトランジスタＴｂの単結晶シリコン膜２１のＰ型高濃度不純物領域の他方に接続されている。
第２下地層５２は、図１に示すように、第１平坦化膜２６、第１層間絶縁膜２７及び第２層間絶縁膜２８からなる第２絶縁層４５と、第２絶縁層４５に積層された第２回路パターン３０ａａ及び３０ａｂとを備えている。ここで、図１に示すように、第２回路パターン３０ａａは、第２絶縁層４５に形成された第２コンタクトホール４５ａを介して第１回路パターン２５ａｂに接続され、第２回路パターン３０ａｂは、第２絶縁層４５に形成された第２コンタクトホール４５ｂを介して第１回路パターン２５ａｄに接続されている。
第３下地層５３は、図１に示すように、第２平坦化膜３１、第１層間絶縁膜３２及び第２層間絶縁膜３３からなる第３絶縁層４６と、第３絶縁層４６に積層された第３回路パターン３５ａａ及び３５ａｂとを備えている。ここで、図１に示すように、第３回路パターン３５ａａは、第３絶縁層４６に形成された第３コンタクトホール４６ａを介して第２回路パターン３０ａａに接続され、第３回路パターン３５ａｂは、第３絶縁層４６に形成された第３コンタクトホール４６ｂを介して第２回路パターン３０ａｂに接続されている。
第４下地層５４は、図１に示すように、第３平坦化膜３６、第１層間絶縁膜３７及び第２層間絶縁膜３８からなる第４絶縁層４７と、第４絶縁層４７に積層された第４回路パターン４０ａａ及び４０ａｂとを備えている。ここで、図１に示すように、第４回路パターン４０ａａは、第４絶縁層４７に形成された第４コンタクトホール４７ａを介して第３回路パターン３５ａａに接続され、第４回路パターン４０ａｂは、第４絶縁層４７に形成された第４コンタクトホール４７ｂを介して第３回路パターン３５ａｂに接続されている。
第５絶縁層４８は、図１に示すように、第４平坦化膜４１、第１層間絶縁膜４２及び第２層間絶縁膜４３により構成されている。
上記構成の半導体装置１３０は、例えば、薄膜素子８０が画像の最小単位である各画素のスイッチング素子やゲートドライバ等を構成すると共に、半導体素子本体５０がソースドライバやコントローラーのＩＣ等を構成することにより、液晶表示装置を構成するものである。
次に、本実施形態の半導体装置１３０の製造方法について、図２〜図２０を用いて一例を挙げて説明する。ここで、図２〜図１６は、半導体装置１３０の製造工程を断面で示す一連の説明図である。また、図１７は、半導体装置１３０の製造工程で用いる中間基板６０の製造工程を説明する平面図であり、図１８は、図１７中のXVIII−XVIII線に沿った断面図である。さらに、図１９は、図１７に続く中間基板６０の製造工程を説明する平面図であり、図２０は、図１９中のXX−XX線に沿った断面図である。なお、本実施形態の製造方法は、半導体チップ形成工程、薄膜素子形成工程、接合工程、エッチング工程及び接続工程を備える。
＜半導体チップ形成工程＞
まず、図２（ａ）に示すように、シリコン基板（単結晶シリコン基板）１上に、例えば、３０ｎｍ程度の熱酸化膜２を形成する。ここで、熱酸化膜２は、後のイオン注入において、シリコン基板１の表面の汚染を防ぐためのものであり、必ずしも必須でないので、省略することができる。
続いて、図２（ｂ）に示すように、熱酸化膜２上にレジスト３を形成した後に、レジスト３をマスクにして、レジスト３の開口領域であるＮウェル形成領域に、例えば、イオン注入法により、Ｎ型不純物元素Ｉｎ（例えば、リン）を注入する。ここで、イオン注入の条件としては、注入エネルギーを５０ｋｅＶ〜１５０ｋｅＶ程度に設定すると共に、ドーズ量を１×１０１２ｃｍ−２〜１×１０１３ｃｍ−２程度とすることが好ましい。また、後の工程において、Ｐ型不純物元素をシリコン基板１の全面に注入するので、このＰ型不純物元素によって打ち消される量を考慮して、Ｎ型不純物元素の注入量を設定することが好ましい。
そして、図２（ｃ）に示すように、レジスト３を除去した後、シリコン基板１全面に、例えば、イオン注入法により、Ｐ型不純物元素Ｉｐ（例えば、ボロン）を注入する。ここで、イオン注入の条件としては、注入エネルギーを１０ｋｅＶ〜５０ｋｅＶ程度にすると共に、ドーズ量を１×１０１２ｃｍ−２〜１×１０１３ｃｍ−２程度とすることが好ましい。また、リンは、ボロンに比べて熱処理に対するシリコン中の拡散係数が小さいので、ボロン元素を注入する前に熱処理を行い、予めリンをシリコン基板中に適度に拡散させてもよい。さらに、Ｎウェル形成領域においてＰ型不純物によるＮ型不純物の打ち消しを避けたい場合には、Ｎウェル形成領域上にレジストを形成した後に、Ｐ型不純物元素を注入してもよい。そして、この場合には、Ｎウェル形成領域でのＮ型不純物注入時におけるＰ型不純物による打ち消しを考慮する必要がない。
さらに、熱酸化膜２を除去した後に、図２（ｄ）に示すように、酸化雰囲気中で９００℃〜１０００℃程度の熱処理を行うことにより、厚さ３０ｎｍ程度の熱酸化膜４を形成すると共に、不純物元素を拡散させて、Ｎウェル領域５及びＰウェル領域６を形成する。
引き続いて、Ｎウェル領域５及びＰウェル領域６が形成された基板全体に、例えば、ＣＶＤ（Chemical Vapor Deposition）法等により、厚さ２００ｎｍ程度の窒化シリコン膜を成膜した後に、その窒化シリコン膜及びその下層の熱酸化膜４をフォトリソグラフィ等を用いてパターニングして、図３（ａ）に示すように、窒化シリコン膜１６ａ及び熱酸化膜４ａを形成する。
その後、図３（ｂ）に示すように、酸素雰囲気中で９００℃〜１０００℃程度の熱処理によりＬＯＣＯＳ（LOCal Oxidation of Silicon）酸化を行うことにより、厚さ２００ｎｍ〜５００ｎｍ程度のＬＯＣＯＳ酸化膜７及び窒化シリコン膜１６ｂを形成する。ここで、ＬＯＣＯＳ酸化膜７は、素子分離を行うためのものであるが、ＬＯＣＯＳ酸化膜７の他に、例えば、ＳＴＩ（Shallow Trench Isolation）等で素子分離を行ってもよい。
さらに、窒化シリコン膜１６ｂを除去した後、酸素雰囲気中で１０００℃程度の熱処理を行うことにより、図３（ｃ）に示すように、ＬＯＣＯＳ酸化膜７により、厚さ１０ｎｍ〜２０ｎｍ程度のゲート酸化膜８を形成する。ここで、窒化シリコン膜１６ｂを除去した後に、トランジスタの閾値電圧をコントロールするため、ＮＭＯＳトランジスタＴａ又はＰＭＯＳトランジスタＴｂを形成する領域に、イオン注入法によってＮ型不純物又はＰ型不純物を注入してもよい。
引き続いて、図４（ａ）に示すように、ゲート酸化膜８が形成された基板全体に、例えば、ＣＶＤ法等により、厚さ３００ｎｍ程度のポリシリコン膜を堆積させた後、そのポリシリコン膜をフォトリソグラフィ等を用いてパターニングして、ＮＭＯＳトランジスタＴａのゲート電極９ａ、ＰＭＯＳトランジスタＴｂのゲート電極９ｂ、及び中継電極９ｃを形成する。
そして、ＬＤＤ領域を形成するために、図４（ｂ）に示すように、ＮＭＯＳトランジスタ形成領域が開口するようにレジスト１０を形成した後に、例えば、イオン注入法により、ゲート電極９ａをマスクとして、Ｎ型不純物元素Ｉｎ（例えば、リン）を注入することにより、Ｎ型低濃度不純物領域１１を形成する。ここで、イオン注入の条件としては、例えばドーズ量を５×１０１２ｃｍ−２〜５×１０１３ｃｍ−２程度とすることが好ましい。このとき、Ｎ型低濃度不純物領域１１の不純物濃度は、例えば、１×１０１７／ｃｍ３〜５×１０１７／ｃｍ３となる。また、このとき、短チャネル効果を抑制するために、ボロン等のＰ型不純物元素の斜め注入（ＨＡＬＯ注入）を行ってもよい。
さらに、レジスト１０を除去し、図４（ｃ）に示すように、ＰＭＯＳトランジスタ形成領域が開口するようにレジスト１２を形成した後に、例えば、イオン注入法により、ゲート電極９ｂをマスクとして、Ｐ型不純物元素Ｉｐ（例えば、ボロン）を注入することにより、Ｐ型低濃度不純物領域１３を形成する。ここで、イオン注入の条件としては、例えば、ドーズ量を５×１０１２ｃｍ−２〜５×１０１３ｃｍ−２程度とすることが好ましい。このとき、Ｐ型低濃度不純物領域１３の不純物濃度は、例えば、１×１０１７／ｃｍ３〜５×１０１７／ｃｍ３となる。また、このとき、短チャネル効果を抑制するために、リン等のＮ型不純物元素の斜め注入（ＨＡＬＯ注入）を行ってもよい。なお、ボロンは、熱拡散係数が大きいので、後工程でのＰＭＯＳトランジスタへのＰ型高濃度不純物注入により注入されたボロンの熱拡散のみでＰＭＯＳの低濃度不純物領域が形成できる場合には、必ずしもＰ型低濃度不純物領域を形成するための不純物注入を行わなくてもよい。
引き続いて、図５（ａ）に示すように、レジスト１２を除去し、例えば、ＣＶＤ法等により、酸化シリコン膜を形成した後に、その酸化シリコン膜に対して異方性ドライエッチングを行うことにより、ゲート電極９ａ及び９ｂ並びに中継電極９ｃの各側壁にサイドウォール１４ａ、１４ｂ及び１４ｃをそれぞれ形成する。
そして、図５（ｂ）に示すように、ＮＭＯＳトランジスタ形成領域が開口するようにレジスト１５を形成し、例えば、イオン注入法により、ゲート電極９ａ及びサイドウォール１４ａをマスクとして、Ｎ型不純物元素Ｉｎ（例えば、リン）を注入することにより、Ｎ型高濃度不純物領域１１ａを形成する。ここで、Ｎ型高濃度不純物領域１１ａの不純物濃度は、例えば、１×１０１９／ｃｍ３〜１×１０２１／ｃｍ３である。
さらに、レジスト１５を除去し、図５（ｃ）に示すように、ＰＭＯＳトランジスタ形成領域が開口するようにレジスト１７を形成した後に、例えば、イオン注入法により、ゲート電極９ｂ及びサイドウォール１４ｂをマスクとして、Ｐ型不純物元素Ｉｐ（例えば、ボロン）を注入することにより、Ｐ型高濃度不純物領域１３ａを形成する。ここで、Ｐ型高濃度不純物領域１３ａの不純物濃度は、例えば、１×１０１９／ｃｍ３〜５×１０２０／ｃｍ３である。その後、例えば、９００℃１０分間の熱処理を行うことにより、注入した不純物元素の活性化を行って、ＮＭＯＳトランジスタＴａ及びＰＭＯＳトランジスタＴｂを形成する。
引き続いて、レジスト１７を除去した後に、ＮＭＯＳトランジスタＴａ及びＰＭＯＳトランジスタＴｂが形成された基板全体に、酸化シリコン膜等の絶縁膜を成膜し、その絶縁膜に対して、ＣＭＰ（Chemical Mechanical Polishing）等により平坦化を行うことにより、図６（ａ）に示すように、平坦化膜１８を形成する。
そして、図６（ｂ）で示すように、シリコン基板１に対して、例えば、イオン注入法により、水素、Ｈｅ又はＮｅ等の不活性元素の少なくとも１つを含む剥離用物質Ｉｈを注入することにより、剥離層１９を形成して、半導体基板２０を形成する。ここで、剥離用物質の注入条件としては、例えば、水素を用いる場合、ドーズ量を２×１０１６ｃｍ−２〜２×１０１７ｃｍ−２とし、注入エネルギーを１００ｋｅＶ〜２００ｋｅＶ程度とする。
さらに、剥離層１９が形成された半導体基板２０の被接合表面、及び中間基板６０の被接合表面に対して、アンモニア−過酸化水素系のＳＣ１洗浄により親水化処理を行った後に、半導体基板２０の被接合表面と中間基板６０の被接合表面とを重ね合わせて、例えば、２００℃〜３００℃で約２時間、熱処理することにより、図６（ｃ）に示すように、半導体基板２０及び中間基板６０を接合する。ここで、中間基板６０は、図６（ｃ）、図１９及び図２０に示すように、複数の開口部６２ａがマトリクス状に形成された熱酸化層６２と、熱酸化層６２の下層に設けられ、熱酸化層６２の各開口部６２ａにそれぞれ繋がる複数の凹状部６３ａが形成されたシリコン基板６１ｂとを備えている。また、中間基板６０には、図２０に示すように、上述した熱酸化層６２と、熱酸化層６２を複数箇所で支持する柱状のシリコン構造６４とにより構成され、シリコン基板６１ｂと熱酸化層６２とが分離可能な分離構造６５が設けられている。そして、中間基板６０は、まず、シリコン基板６１ａを熱酸化して、厚さ１００〜３００ｎｍ程度の熱酸化膜を形成した後に、その熱酸化膜をフォトリソグラフィ等を用いてパターニングすることにより、図１７及び図１８に示すように、例えば、一辺が０．５μｍ程度の正方形状に開口し、その開口ピッチが１．５μｍ程度である複数の開口部６２ａを有する熱酸化層６２を形成し、続いて、シリコン基板６１ａの上層部を各開口部６２ａを介して二フッ化キセノン等のガスによりエッチングして、図１９及び図２０に示すように、凹状部６３ａを形成することにより、製造することができる。なお、シリコン基板６１ａのエッチングには、ＴＭＡＨ（TetraMethyl Ammonium Hydroxide）等のアルカリ性溶液を用いてもよい。また、柱状のシリコン構造６４の径及び高さを適切に設定することにより、後で行うＣＭＰ工程に耐え、且つ、ねじれ応力による分離が可能な中間基板６０を設計することができる。
引き続いて、互いに接合された半導体基板２０及び中間基板６０を５５０℃〜６００℃程度に昇温することにより、図７（ａ）に示すように、シリコン基板１を剥離層１９に沿ってシリコン基板１ａ及び１ｂに分離して、中間基板６０上にＮＭＯＳトランジスタＴａ及びＰＭＯＳトランジスタＴｂを一旦転写する。
そして、図７（ｂ）に示すように、剥離層１９を研磨（上述のＣＭＰ工程）又はエッチング等で除去した後に、ゲート酸化膜８が露出するまでシリコン基板１ｂを研磨又はエッチングすることにより、単結晶シリコン膜２１を形成すると共に、素子分離を行う。
その後、図７（ｃ）に示すように、単結晶シリコン膜２１の表面を保護するために、酸化シリコン膜等の第１層間絶縁膜２２を厚さ１００ｎｍ程度に形成した後に、６５０℃〜８００℃程度で３０分〜２時間程度、熱処理を行うことにより、単結晶シリコン膜２１中の水素を除去すると共に、サーマルドナーや格子欠陥を完全に取り除き、且つ、Ｐ型不純物の再活性化、トランジスタ特性の再現性の向上、及びトランジスタ特性の安定化を図り、さらに、トランジスタ特性に影響を与えず、充分な配線間容量を保つために、酸化シリコン膜等の第２層間絶縁膜２３を厚さ７００ｎｍ程度に形成する。なお、熱処理の温度については、トランジスタの不純物プロファイルが乱れないように、８５０℃以下にすることが好ましい。
引き続いて、図８（ａ）に示すように、単結晶シリコン膜２１、第１層間絶縁膜２２及び第２層間絶縁膜２３を部分的にエッチングすることにより、ＮＭＯＳトランジスタＴａのソース領域及びドレイン領域を構成するＮ型高濃度不純物領域１１ａまで到達する第１コンタクトホール４４ａ及び４４ｂ、ＰＭＯＳトランジスタＴｂのソース領域及びドレイン領域を構成するＰ型高濃度不純物領域１３ａまで到達する第１コンタクトホール４４ｄ及び４４ｅ、並びにＰＭＯＳトランジスタＴｂのＰ型高濃度不純物領域１３の端部が露出する第１開口部４４ｆを形成すると共に、ゲート酸化膜８、第１層間絶縁膜２２及び第２層間絶縁膜２３を部分的にエッチングして、中継電極９ｃまで到達する第１コンタクトホール４４ｃを形成する。
そして、第１コンタクトホール４４ａ〜４４ｅ及び第１開口部４４ｆが形成された基板全体に、低抵抗の金属膜を成膜した後に、その金属膜をフォトリソグラフィ等を用いてパターニングすることにより、図８（ｂ）に示すように、第１回路パターン２５ａａ〜２５ａｄ及び第１金属層２５ｂを形成する。ここで、第１回路パターン２５ａａ〜２５ａｄ及び第１金属層２５ｂは、例えば、バリアメタル層２４ａ及び２４ｂとなるチタン膜及び窒化チタン膜等を順に成膜した後に、低抵抗の金属膜としてＡｌ−Ｃｕ合金膜等を成膜して、それらの積層膜をパターニングすることにより形成される。また、Ｎ型高濃度不純物領域１１ａ及びＰ型高濃度不純物領域１３ａの不純物濃度は、１×１０１９／ｃｍ３〜１×１０２１／ｃｍ３及び１×１０１９／ｃｍ３〜１×１０２０／ｃｍ３となっているので、各第１回路パターン２５ａａ〜２５ａｄと単結晶シリコン膜２１とを確実に低抵抗に接続することができる。さらに、第１コンタクトホール４４ａ、４４ｂ、４４ｄ及び４４ｄを形成する際には、酸化膜とシリコン膜との選択比が高いエッチング条件でシリコン表面を露出させた後に、高濃度不純物領域までのシリコン膜厚を考慮して、単結晶シリコン膜をエッチングすることが好ましい。なお、本実施形態では、単結晶シリコン膜２１中の水素を除去すると共に、サーマルドナーや格子欠陥を取り除くために、熱処理を既に行っているので、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ｃｕ等の金属材料を回路パターンとして用いても、金属材料の拡散を抑制することができる。
さらに、第１回路パターン２５ａａ〜２５ａｄ及び第１金属層２５ｂが形成された基板全体に、ＰＥ（Plasma Enhanced）ＣＶＤ等によりＴＥＯＳ（Tetraethoxysilane）及び酸素の混合ガスを用いて酸化シリコン膜を成膜した後に、その酸化シリコン膜に対して、ＣＭＰ等により平坦化を行うことにより、図８（ｃ）に示すように、第１平坦化膜２６を形成する。
最後に、上述した第１層間絶縁膜、第２層間絶縁膜、コンタクトホール、回路パターン、金属層及び平坦化膜を形成する工程を繰り返すことにより、図９に示すように、第１層間絶縁膜２７、第２層間絶縁膜２８、第２コンタクトホール４５ａ及び４５ｂ、第２開口部４５ｃ、バリアメタル層２９ａ及び２９ｂ、第２回路パターン３０ａａ及び３０ａｂ、第２金属層３０ｂ、第２平坦化膜３１、第１層間絶縁膜３２、第２層間絶縁膜３３、第３コンタクトホール４６ａ及び４６ｂ、第３開口部４６ｃ、バリアメタル層３４ａ及び３４ｂ、第３回路パターン３５ａａ及び３５ａｂ、第３金属層３５ｂ、第３平坦化膜３６、第１層間絶縁膜３７、第２層間絶縁膜３８、第４コンタクトホール４７ａ及び４７ｂ、第４開口部４７ｃ、バリアメタル層３９ａ及び３９ｂ、第４回路パターン４０ａａ及び４０ａｂ、第４金属層４０ｂ、第４平坦化膜４１、第１層間絶縁膜４２、並びに第２層間絶縁膜４３を順に形成した後に、中間基板６０を所定のサイズに分断する。
以上のようにして、中間基板６０に、半導体素子本体５０、第１金属層２５ｂが外端部に設けられた第１下地層５１、第２金属層３０ｂが外端部に設けられた第２下地層５２、第３金属層３５ｂが外端部に設けられた第３下地層５３、第４金属層４０ｂが外端部に設けられた第４下地層５４、及び第５絶縁層４８が順に積層された半導体チップ７０ａを形成することができる。
＜薄膜素子形成工程（図１０等参照）＞
まず、ガラス基板１００上の基板全体に、ＰＥＣＶＤ等により、酸化シリコン膜（厚さ１００ｎｍ程度）及び窒化シリコン膜（厚さ１００ｎｍ程度）を順に成膜した後に、酸化シリコン膜及び窒化シリコン膜の積層膜をフォトリソグラフィ等を用いてパターニングすることにより、第１ベースコート膜１１１及び第２ベースコート膜１１２をそれぞれ形成する。
続いて、第１ベースコート膜１１１及び第２ベースコート膜１１２が形成された基板全体に、ＰＥＣＶＤ等により、アモルファスシリコン膜（厚さ５０ｎｍ程度）を成膜し、加熱処理によりアモルファスシリコン膜をポリシリコン膜に変成した後に、そのポリシリコン膜をフォトリソグラフィ等を用いてパターニングすることにより、半導体層１１３を形成する。
そして、半導体層１１３が形成された基板全体に、ＰＥＣＶＤ等により、酸化シリコン膜（厚さ１００ｎｍ程度）を成膜した後に、その酸化シリコン膜をフォトリソグラフィ等を用いてパターニングすることにより、ゲート絶縁膜１１４を形成する。
その後、ゲート絶縁膜１１４が形成された基板全体に、スパッタリング法により、窒化タンタル膜（厚さ５０ｎｍ程度）及びタングステン膜（厚さ３５０ｎｍ程度）を順に成膜した後に、その窒化タンタル膜及びタングステン膜の積層膜をフォトリソグラフィ等を用いてパターニングすることにより、ゲート電極１１５を形成する。
さらに、ゲート電極１１５をマスクとして、ゲート絶縁膜１１４を介して半導体層１１３に、不純物元素として、例えば、リンを注入することにより、ゲート電極１１５に重なる部分にチャネル領域（不図示）、その外側にソース領域（不図示）及びドレイン領域（不図示）を形成した後に、加熱処理を行い、注入したリンの活性化処理を行うことにより、Ｎチャネル型のＴＦＴを形成する。なお、本実施形態では、リンを注入してＮチャネル型のＴＦＴを形成する方法を例示したが、例えば、ボロンを注入してＰチャネル型のＴＦＴを形成してもよい。
最後に、ゲート電極１１５が形成された基板全体に、ＰＥＣＶＤ等により、酸化シリコン膜（厚さ５０ｎｍ程度）を成膜した後に、その酸化シリコン膜をフォトリソグラフィ等を用いてパターニングすることにより、第１層間絶縁膜１１６を形成する。
以上のようにして、薄膜素子８０を形成することができる。
＜接合工程＞
まず、上記半導体チップ形成工程で形成された半導体チップ７０ａの被接合表面、及び上記薄膜素子形成工程で薄膜素子８０が形成されたガラス基板１００の被接合表面に対して、アンモニア−過酸化水素系のＳＣ１洗浄により親水化処理を行った後に、半導体チップ７０ａの被接合表面とガラス基板１００の被接合表面とを重ね合わせることにより、図１０に示すように、薄膜素子８０が形成されたガラス基板１００上に半導体チップ７０ａを接合する。ここで、良好な接合を行うためには、被接合表面の平均表面粗さＲａが０．２ｎｍ〜０．３ｎｍ以下の条件を満たすことが好ましい。なお、平均表面粗さＲａについては、原子間力顕微鏡（Atomic Force Microscopy：ＡＦＭ）を用いて測定することができる。また、半導体チップ７０ａの被接合表面とガラス基板１００の被接合表面とは、ファンデルワールス力及び水素結合で接合されているが、その後、４００℃〜６００℃程度で熱処理することにより、
−Ｓｉ−ＯＨ（ガラス基板１００の被接合表面）＋−Ｓｉ−ＯＨ（半導体チップ７０ａ（第２層間絶縁膜４３）の被接合表面）→−Ｓｉ−Ｏ−Ｓｉ−＋Ｈ２Ｏ
の反応により原子同士の強固な結合に変化させる。ここで、アルミニウム、タングステン、モリブデン等の低抵抗の金属材料を回路パターンとして用いた場合には、より低い温度で熱処理することが望ましい。なお、本実施形態では、被接合基板として、ガラス基板を例示したが、ガラス基板の代わりに、表面を絶縁性の材料（酸化シリコン膜、窒化シリコン膜等）で被覆したステンレス等の金属基板を用いてもよい。そして、このような基板は、耐衝撃性に優れ、例えば、有機ＥＬ（Electro Luminescence）表示装置等においては、基板の透明性を必要としないので好適である。また、表面を酸化シリコン膜で被覆したプラスチック基板であってもよい。このような形態は、より軽量な表示装置に好適である。この場合には、接着剤等により中間基板とプラスチック基板とを貼り合わせてもよい。
続いて、半導体チップ７０ａが接合されたガラス基板１００における中間基板６０に対して、捻り、横滑り又は引き剥がし等の力を加えることによって、図１１に示すように、分離構造６５の部分で中間基板６０を分離する。
その後、図１２に示すように、半導体素子本体５０上に残ったシリコン基板６１ｂの柱状部分の一部及び熱酸化層６２をエッチングで除去することにより、半導体チップ７０ｂを形成する。
さらに、図１３に示すように、半導体チップ７０ｂが形成された基板全体に、ＴＥＯＳ及び酸素によるＣＶＤ等により、第２層間絶縁膜１１７を５００ｎｍ程度に形成した後に、ゲート絶縁膜１１４、第１層間絶縁膜１１６及び第２層間絶縁膜１１７の積層膜、並びに平坦化膜１８及び第２層間絶縁膜１１７の積層膜にコンタクトホールをそれぞれ形成し、続いて、アルミニウム膜等の金属膜を成膜した後に、その金属膜をフォトリソグラフィ等を用いてパターニングすることにより、ソース電極１１８ａ、ドレイン電極１１８ｂ及び接続電極１１８ｃを形成する。
＜エッチング工程＞
まず、上記接合工程でソース電極１１８ａ、ドレイン電極１１８ｂ及び接続電極１１８ｃが形成されたガラス基板１００上に、図１４に示すように、レジスト１１９を形成する。
さらに、レジスト１１９から露出する第２層間絶縁膜１１７及び平坦化膜１８等の絶縁膜をウエットエッチングにより除去し、続いて、金属層２５ｂ、３０ｂ、３５ｂ及び４０ｂ、並びにバリアメタル層２４ｂ、２９ｂ、３４ｂ及び３９ｂ等の金属膜を上記絶縁膜のウエットエッチングに用いたエッチャントとは異なるエッチャントによるウエットエッチングにより除去して、図１５に示すように、各下地層５１〜５４の薄膜素子８０側の端部がガラス基板１００側に行くに従って次第に突出するように、半導体チップ７０ｂの薄膜素子８０側の端部を階段状に加工することにより、半導体素子９０を形成する。
＜接続工程＞
まず、上記エッチング工程で用いたレジスト１１９を除去し、続いて、薄膜素子８０及び半導体素子９０を覆うように、感光性樹脂膜を成膜した後に、その感光性樹脂膜を露光及び現像することにより、図１６に示すように、半導体素子９０の少なくとも薄膜素子８０側の端部を被覆する樹脂層１２０を形成する。
さらに、樹脂層１２０が形成された基板全体に、例えば、ＩＴＯ（Indium Tin Oxide）膜等の透明導電膜を成膜した後に、その透明絶縁膜をフォトリソグラフィ等を用いてパターニングすることにより、図１に示すように、第１接続配線１２１ａ及び第２接続配線１２１ｂを形成して、薄膜素子８０と半導体素子本体５０とを接続する。
以上のようにして、半導体装置１３０を製造することができる。
以上説明したように、本実施形態の半導体装置１３０及びその製造方法によれば、エッチング工程において、ガラス基板１００上に接合された半導体チップ７０ｂにおける各下地層５１〜５４の外端部の金属層２５ｂ、３０ｂ、３５ｂ及び４０ｂをエッチングすることにより、半導体素子本体５０のガラス基板１００側に積層された各下地層５１〜５４の薄膜素子８０側の端部がガラス基板１００側に行くに従って次第に突出するように、ガラス基板１００上に接合された半導体チップ７０ｂの薄膜素子８０側の端部を階段状に加工して、半導体素子９０を形成するので、薄膜素子８０と多層配線構造を有する半導体素子９０との間に大きな段差があるものの、例えば、半導体素子の各側壁が被接合基板に対して直立している場合よりも、半導体素子９０の薄膜素子８０側の側壁の全体的な傾斜が緩くなる。そして、接続工程において、その半導体素子９０の薄膜素子８０側の全体的な傾斜が緩くなった側壁、すなわち、半導体素子９０の薄膜素子８０側の端部を樹脂層１２０で被覆するので、例えば、半導体素子の各側壁が被接合基板に対して直立している場合よりも、樹脂層１２０の表面が平坦になる。これにより、薄膜素子８０と多層配線構造を有する半導体素子９０との間に大きな段差があっても、接続工程で樹脂層１２０上に形成する第１接続配線１２１ａが断線し難くなるので、薄膜素子８０及び半導体素子本体５０を第１接続配線１２１ａを介して確実に接続することができ、ガラス基板１００上に設けられた薄膜素子８０と多層配線構造を有する半導体素子９０とを確実に接続することができる。
本実施形態では、薄膜素子８０としてＴＦＴを例示したが、ＴＦＤ（Thin Film Diode）等であってもよい。
以上説明したように、本発明は、薄膜素子と多層配線構造を有する半導体素子とを確実に接続することができるので、液晶表示装置や有機ＥＬ表示装置等の表示装置について有用である。
２５ａａ，２５ａｂ，２５ａｃ，２５ａｄ 第１回路パターン
２５ｂ 第１金属層
３０ａａ，３０ａｂ 第２回路パターン
３０ｂ 第２金属層
３５ａａ，３５ａｂ 第３回路パターン
３５ｂ 第２金属層
４０ａａ，４０ａｂ 第４回路パターン
４０ｂ 第４金属層
４４ 第１絶縁層
４４ａ〜４４ｅ 第１コンタクトホール
４５ 第２絶縁層
４５ａ，４５ｂ 第２コンタクトホール
４６ 第３絶縁層
４６ａ，４６ｂ 第３コンタクトホール
４７ 第４絶縁層
４７ａ，４７ｂ 第４コンタクトホール
５０ 半導体素子本体
５１〜５４ 下地層
７０ａ，７０ｂ 半導体チップ
８０ 薄膜素子
９０ 半導体素子
１００ ガラス基板（被接合基板）
１２０ 樹脂層
１２１ａ 第１接続配線
１３０ 半導体装置

Claims (4)

  1. 被接合基板と、
    上記被接合基板上に形成された薄膜素子と、
    上記被接合基板上に接合され、各々、絶縁層及び該絶縁層に積層された回路パターンを有し、該各回路パターンが該各絶縁層に形成されたコンタクトホールを介して互いに接続された複数の下地層が半導体素子本体の上記被接合基板側に積層された半導体素子とを備えた半導体装置であって、
    上記半導体素子の上記薄膜素子側の端部は、上記各下地層の上記薄膜素子側の端部が上記被接合基板側に行くに従って次第に突出するように、階段状に設けられていると共に、樹脂層で被覆され、
    上記薄膜素子と上記半導体素子本体とは、上記樹脂層上に設けられた接続配線を介して互いに接続されていることを特徴とする半導体装置。
  2. 請求項１に記載された半導体装置において、
    上記被接合基板は、ガラス基板であることを特徴とする半導体装置。
  3. 請求項２に記載された半導体装置において、
    上記薄膜素子は、薄膜トランジスタであり、
    上記半導体素子本体は、ＭＯＳトランジスタであることを特徴とする半導体装置。
  4. 半導体素子本体を形成した後に、各々、絶縁層及び該絶縁層に積層された回路パターンを有し、該各回路パターンが該各絶縁層に形成されたコンタクトホールを介して互いに接続された複数の下地層を形成する際に、該各下地層の外端部に上記各回路パターンと同一層に同一材料により金属層を所定の大きさに形成することにより、半導体チップを形成する半導体チップ形成工程と、
    被接合基板上に薄膜素子を形成する薄膜素子形成工程と、
    上記薄膜素子が形成された被接合基板上に上記半導体チップを上記半導体素子本体側が上方になるように接合する接合工程と、
    上記被接合基板上に接合された半導体チップにおける上記各下地層の外端部の金属層をエッチングすることにより、上記各下地層の上記薄膜素子側の端部が上記被接合基板側に行くに従って次第に突出するように、上記半導体チップの上記薄膜素子側の端部を階段状に加工して、半導体素子を形成するエッチング工程と、
    上記半導体素子の上記薄膜素子側の端部を樹脂層で被覆した後に、該樹脂層上に接続配線を形成して、上記薄膜素子と上記半導体素子本体とを互いに接続する接続工程とを備えることを特徴とする半導体装置の製造方法。
JP2011550729A 2010-01-22 2010-12-02 半導体装置及びその製造方法 Expired - Fee Related JP5416790B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011550729A JP5416790B2 (ja) 2010-01-22 2010-12-02 半導体装置及びその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010012122 2010-01-22
JP2010012122 2010-01-22
PCT/JP2010/007031 WO2011089670A1 (ja) 2010-01-22 2010-12-02 半導体装置及びその製造方法
JP2011550729A JP5416790B2 (ja) 2010-01-22 2010-12-02 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2011089670A1 JPWO2011089670A1 (ja) 2013-05-20
JP5416790B2 true JP5416790B2 (ja) 2014-02-12

Family

ID=44306493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011550729A Expired - Fee Related JP5416790B2 (ja) 2010-01-22 2010-12-02 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US20130037816A1 (ja)
EP (1) EP2528085A1 (ja)
JP (1) JP5416790B2 (ja)
CN (1) CN102714138A (ja)
WO (1) WO2011089670A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108493209B (zh) * 2018-05-24 2020-06-23 京东方科技集团股份有限公司 一种显示基板、显示装置以及显示基板的制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60130854A (ja) * 1983-12-20 1985-07-12 Toshiba Corp 半導体集積回路
JPH08264796A (ja) * 1995-03-18 1996-10-11 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
WO2006126323A1 (ja) * 2005-05-23 2006-11-30 Sharp Kabushiki Kaisha 半導体装置及びその製造方法並びに液晶表示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3904752B2 (ja) * 1999-01-26 2007-04-11 アルプス電気株式会社 反射型液晶表示装置およびその製造方法
JP2008147418A (ja) * 2006-12-11 2008-06-26 Hitachi Ltd 薄膜トランジスタ装置、画像表示装置およびその製造方法
CN101523581A (zh) * 2007-01-10 2009-09-02 夏普株式会社 半导体装置的制造方法、显示装置的制造方法、半导体装置、半导体元件的制造方法以及半导体元件
WO2009084125A1 (ja) * 2007-12-27 2009-07-09 Sharp Kabushiki Kaisha 半導体装置の製造方法及び半導体装置
CN101978480B (zh) * 2008-04-25 2012-05-02 夏普株式会社 多层配线、半导体装置、显示装置用基板和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60130854A (ja) * 1983-12-20 1985-07-12 Toshiba Corp 半導体集積回路
JPH08264796A (ja) * 1995-03-18 1996-10-11 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
WO2006126323A1 (ja) * 2005-05-23 2006-11-30 Sharp Kabushiki Kaisha 半導体装置及びその製造方法並びに液晶表示装置

Also Published As

Publication number Publication date
WO2011089670A1 (ja) 2011-07-28
JPWO2011089670A1 (ja) 2013-05-20
EP2528085A1 (en) 2012-11-28
CN102714138A (zh) 2012-10-03
US20130037816A1 (en) 2013-02-14

Similar Documents

Publication Publication Date Title
JP5057981B2 (ja) 半導体装置及びその製造方法並びに表示装置
US7436027B2 (en) Semiconductor device and fabrication method for the same
KR100737336B1 (ko) 반도체 장치 및 그 제조방법
US7202140B1 (en) Method to fabricate Ge and Si devices together for performance enhancement
JP4610982B2 (ja) 半導体装置の製造方法
JP5444375B2 (ja) 半導体装置及びその製造方法
US8101502B2 (en) Semiconductor device and its manufacturing method
WO2009084312A1 (ja) 半導体装置、単結晶半導体薄膜付き基板及びそれらの製造方法
JP5416790B2 (ja) 半導体装置及びその製造方法
US7932142B2 (en) Transistor in a wiring interlayer insulating film
JP2007033786A (ja) 表示装置
EP2226835A1 (en) Semiconductor device and method for manufacturing the same
WO2009144870A1 (ja) 半導体装置及びその製造方法
US8354329B2 (en) Semiconductor device manufacturing method, semiconductor device and display apparatus
WO2011036915A1 (ja) 半導体デバイスの製造方法および半導体デバイス
JP2008066566A (ja) 半導体装置及びその製造方法
JP2008205104A (ja) 半導体装置の製造方法
WO2006120796A1 (ja) 半導体装置及びその製造方法並びに液晶表示装置
JP2008147445A (ja) 半導体装置及びその製造方法
JP2010186883A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131115

R150 Certificate of patent or registration of utility model

Ref document number: 5416790

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees