JPH08264796A - 表示装置及びその作製方法 - Google Patents

表示装置及びその作製方法

Info

Publication number
JPH08264796A
JPH08264796A JP8637295A JP8637295A JPH08264796A JP H08264796 A JPH08264796 A JP H08264796A JP 8637295 A JP8637295 A JP 8637295A JP 8637295 A JP8637295 A JP 8637295A JP H08264796 A JPH08264796 A JP H08264796A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor integrated
integrated circuit
display device
extending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8637295A
Other languages
English (en)
Other versions
JP3638656B2 (ja
Inventor
Setsuo Nakajima
節男 中嶋
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP8637295A priority Critical patent/JP3638656B2/ja
Priority to US08/618,267 priority patent/US5834327A/en
Publication of JPH08264796A publication Critical patent/JPH08264796A/ja
Priority to US09/126,826 priority patent/US7483091B1/en
Priority to US10/896,015 priority patent/US7271858B2/en
Priority to US10/902,787 priority patent/US7214555B2/en
Application granted granted Critical
Publication of JP3638656B2 publication Critical patent/JP3638656B2/ja
Priority to US12/057,994 priority patent/US7776663B2/en
Priority to US12/844,858 priority patent/US8012782B2/en
Priority to US13/224,374 priority patent/US8563979B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 生産歩留りが高く信頼性の高い液晶電気光学
装置を得る。 【構成】 薄膜トランジスタ7及び8でなる半導体集積
回路を覆って形成された絶縁膜11の端部をテーパー形
状を有したものとする。こうすることで、配線4の段切
れがない構成とすることができ、生産歩留りの向上や装
置の信頼性を高めることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、液晶表示装置等のパッ
シブマトリクス型もしくはアクティブマトリクス型の表
示装置に関し、特に、駆動用の半導体集積回路を効果的
に実装したことにより、表示装置の基板に占める面積を
大きくした、ファッショナブルな表示装置を得ることを
目的とする。
【0002】
【従来の技術】マトリクス型の表示装置としては、パッ
シブマトリクス型とアクティブマトリクス型の構造が知
られている。パッシブマトリクス型では、第1の基板上
に透明導電膜等でできた多数の短冊型の電気配線(ロー
配線)をある方向に形成し、第2の基板上には、前記第
1の基板上の電気配線とは概略垂直な方向に同様な短冊
型の電気配線(カラム配線)を形成する。そして、両基
板上の電気配線が対向するように基板を配置する。
【0003】基板間に液晶材料のように電圧・電流等に
よって、透光性、光反射・散乱性の変化する電気光学材
料を設けておけば、第1の基板の任意のロー配線と第2
の基板の任意のカラム配線との間に電圧・電流等を印加
すれば、その交差する部分の透光性、光反射・散乱性等
を選択できる。このようにして、マトリクス表示が可能
となる。
【0004】アクティブマトリクス型では、第1の基板
上に多層配線技術を用いて、ロー配線とカラム配線とを
形成し、この配線の交差する部分に画素電極を設け、画
素電極には薄膜トランジスタ(TFT)等のアクティブ
素子を設けて、画素電極の電位や電流を制御する構造と
する。また、第2の基板上にも透明導電膜を設け、第1
の基板の画素電極と、第2の基板の透明導電膜とが対向
するように基板を配置する。
【0005】いずれにせよ、基板はプロセスによって選
択された。例えば、透明導電膜を形成して、これをエッ
チングして、ロー・カラム配線パターンを形成する以外
には特に複雑なプロセスのないパッシブマトリクス型で
は、基板はガラス以外に、プラスチックでもよかった。
一方、比較的、高温の成膜工程を有し、また、ナトリウ
ム等の可動イオンを避ける必要のあるアクティブマトリ
クス型では、基板としてアルカリ濃度の極めて低いガラ
ス基板を用いる必要があった。
【0006】
【発明の解決しようとする課題】いずれにせよ、従来の
マトリクス型表示装置においては、特殊なもの以外は、
マトリクスを駆動するための半導体集積回路(周辺駆動
回路、もしくは、バー回路という)を取り付ける必要が
あった。従来は、これは、テープ自動ボンディング(T
AB)法やチップ・オン・グラス(COG)法によって
なされてきた。しかしながら、マトリクスの規模は数1
00行にも及ぶ大規模なものであるので、集積回路の端
子も非常に多く、対するドライバー回路は、長方形状の
ICパッケージや半導体チップであるため、これらの端
子を基板上の電気配線と接続するために配線を引き回す
必要から、表示画面に比して、周辺部分の面積が無視で
きないほど大きくなった。
【0007】この問題を解決する方法として、本出願人
による特開平7−14880号公報には、ドライバー回
路を、マトリクスの1辺とほぼ同じ程度の細長い基板
(スティック、もしくは、スティック・クリスタルとい
う)上に形成し、これをマトリクスの端子部に接続する
という方法が開示されている。ドライバー回路として
は、幅2mmほど程度で十分であることにより、このよ
うな配置が可能となる。このため、基板のほとんどを表
示画面とすることができた。
【0008】もちろん、この場合には、マトリクスの面
積が大きなものでは、回路をシリコンウェハー上に形成
することができないので、ガラス基板等の上に形成する
必要がある。したがって、画素電極に配置される能動素
子はTFTとなる。
【0009】しかしながら、スティック・クリスタルに
関しては、ドライバー回路の基板の厚さが、表示装置全
体の小型化に支障をきたした。例えば、表示装置をより
薄くする必要から基板の厚さを0.3mmとすること
は、基板の種類や工程を最適化することにより可能であ
る。しかし、スティック・クリスタルの厚さは、製造工
程で必要とされる強度から0.5mm以下とすることは
困難であり、結果として、基板を張り合わせたときに、
0.2mm以上もスティック・クリスタルが出ることと
なる。
【0010】また、スティック・クリスタルと表示装置
の基板の種類が異なると、熱膨張の違い等の理由によ
り、回路に欠陥が生じることがあった。特に、表示装置
の基板として、プラスチック基板を用いると、この問題
が顕著であった。なぜならば、スティック・クリスタル
の基板としては、プラスチックを用いることは、耐熱性
の観点から、実質的に不可能なためである。また、形成
された半導体集積回路の厚みが厚いため、半導体集積回
路につながる配線が、半導体集積回路の端部の大きな段
差の部分で、段切れたり、また配線抵抗が高くなってし
まったりし、装置全体の生産歩留りと信頼性を低下させ
ていた。本発明はこのようなスティック・クリスタルの
抱えていた問題を解決し、表示装置のより一層の小型・
軽量化を目的とするものである。
【0011】
【課題を解決するための手段】本発明は、表示装置の基
板上に、スティック・クリスタルと同等な半導体集積回
路のみを機械的に接着し、かつ、電気的な接続を行うこ
とにより、ドライバー回路部分の薄型化を実施する。こ
の際、半導体集積回路部の断面形状を、前記表示装置と
の接着面で最も広く、離れるに従い狭くなるテーパー形
状とすることを特徴とする。このような構造では垂直な
段差が無く電気配線の切断が発生しづらい。
【0012】本発明の基本的な構成は、電気配線と、こ
れに電気的に接続され、TFTを有する細長い半導体集
積回路を有する第1の基板の電気配線の形成された面に
対して、表面に透明導電膜を有する第2の基板の透明導
電膜を対向させた構造の表示装置であり、特開平7−1
4880のスティック・クリスタルと同様、前記半導体
集積回路は、概略、表示装置の表示面(すなわち、マト
リクス)の1辺の長さに等しく、かつ、他の基板上に作
製されたものを剥離して、前記第1の基板に装着したも
のである
【0013】特に、パッシブマトリクス型の場合には、
第1の方向に延びる複数の透明導電膜の第1の電気配線
と、これに接続され、TFTを有し、第1の方向に概略
垂直な第2の方向に延びる細長い第1の半導体集積回路
とを有する第1の基板と、第2の方向に延びる複数の透
明導電膜の第2の電気配線と、これに接続され、TFT
を有し、前記第1の方向に延びる第2の半導体集積回路
とを有する第2の基板とを、第1の電気配線と第2の電
気配線が対向するように配置した表示装置で、第1およ
び第2の半導体集積回路は他の基板上に作製されたもの
を剥離して、それぞれの基板に装着したものである。
【0014】また、アクティブマトリクス型の場合に
は、第1の方向に延びる複数の第1の電気配線と、これ
に接続され、TFTを有し、第1の方向に概略垂直な第
2の方向に延びる第1の半導体集積回路と、第2の方向
に延びる複数の第2の電気配線と、これに接続され、T
FTを有し、第1の方向に延びる第2の半導体集積回路
とを有する第1の基板を表面に透明導電膜を有する第2
の基板に、第1の基板の第1および第2の電気配線と、
第2の基板の透明導電膜とが、対向するように、配置さ
せた表示装置で、第1および第2の半導体集積回路は他
の基板上に作製されたものを剥離して、第1の基板に装
着したものである。
【0015】TFTを有する半導体集積回路を他の基板
上に形成し、これを剥離して、他の基板に接着する(も
しくは、他の基板に接着したのち、元の基板を除去す
る)方法は、一般的にはSOI(シリコン・オン・イン
シュレータ)技術の1つとして知られており、特表平6
−504139やその他の公知の技術、あるいは、以下
の実施例で用いるような技術を使用すればよい。
【0016】本発明を利用したパッシブマトリクス型の
表示装置の断面の例を示すと、図1のようになる。図1
(A)は、比較的、小さな倍率で見たものである。図の
左側は、半導体集積回路の設けられたドライバー回路部
1を、また、右側は、マトリクス部2を示す。基板3上
に断面がテーパー形状の半導体集積回路6を樹脂5で機
械的に固定する。さらに、透明等電膜等の材料でできた
電気配線4のパターンを形成し、同時に電気的な接続を
行う。
【0017】図1(A)のうち、点線で囲まれた領域を
拡大したのが、図1(B)である。符号は、図1(A)
と同じ物を示す。半導体集積回路は、Nチャネル型TF
T(7)とPチャネル型TFT(8)が、下地絶縁膜
9、層間絶縁物10、あるいは、酸化珪素等のパッシベ
ーション膜11で挟まれた構造となる。(図1(B))
【0018】また、半導体集積回路と配線電極との接触
部分に関しては、半導体集積回路の基板への固定後に配
線をパターニングする方法の他に、図3(A)に示すよ
うに、前もって透明導電膜等の電気配線31を備えた基
板40に、金属配線33を伴った半導体集積回路34を
固定し、さらに電気的な接続をしても良い。図3(B・
C)は接続部の拡大図である。電気的な接続は図3
(B)に示すように異方性導電接着剤32で行う方法
や、図3(C)に示すように前もって配線電極31上に
配置されたバンプ35に金属配線33を圧着する事によ
りなされる。
【0019】このような表示装置の作製順序の概略は、
図2に示される。図2はパッシブマトリクス型の表示装
置の作製手順を示す。まず、多数の半導体集積回路22
を適当な基板21の上に形成する。(図2(A))
【0020】そして、これを分断して、スティック・ク
リスタル23、24を得る。得られたスティック・クリ
スタルは、次の工程に移る前に電気特性をテストして、
良品・不良品に選別するとよい。(図2(B))
【0021】次に、スティック・クリスタル23、24
の半導体集積回路29、30をSOI技術によって、別
の基板25、27の透明導電膜による配線のパターンの
形成された面26、28上に接着し、電気的な接続を取
る。(図2(C)、図2(D))
【0022】最後に、このようにして得られた基板を向
かい合わせることにより、パッシブマトリクス型表示装
置が得られる。なお、面26は、面26の逆の面、すな
わち、配線パターンの形成されていない方の面を意味す
る。(図2(G))
【0023】上記の場合には、ロー・スティック・クリ
スタル(ロー配線を駆動するドライバー回路用のスティ
ック・クリスタル)とカラム・スティック・クリスタル
(カラム配線を駆動するドライバー回路用のスティック
・クリスタル)を同じ基板21から切りだしたが、別の
基板から切りだしてもよいことは言うまでもない。ま
た、図2ではパッシブマトリクス型表示装置の例を示し
たが、アクティブマトリクス型表示装置でも、同様にお
こなえることは言うまでもない。さらに、フィルムのよ
うな材料を基板として形成される場合は実施例に示す。
【0024】
【実施例】
〔実施例1〕本実施例は、パッシブマトリクス型液晶表
示装置の一方の基板の作製工程の概略を示すものであ
る。本実施例を図4・5を用いて説明する。図4には、
スティック・クリスタル上にドライバー回路を形成する
工程の概略を、図5にはドライバー回路を液晶表示装置
の基板に実装する工程の概略を示す。
【0025】まず、ガラス基板50上に剥離層として、
厚さ3000Aのシリコン膜51を堆積した。シリコン
膜51は、その上に形成される回路と基板とを分離する
際にエッチングされるので、膜質についてはほとんど問
題とされないので、量産可能な方法によって堆積すれば
よい。さらに、シリコン膜はアモルファスでも結晶性で
もよく、他の元素を含んでもよい。
【0026】また、ガラス基板は、コーニング705
9、同1737、NHテクノグラスNA45、同35、
日本電気硝子OA2等の無アルカリもしくは低アルカリ
ガラスや石英ガラスを用いればよい。石英ガラスを用い
る場合には、そのコストが問題となるが、本発明では1
つの液晶表示装置に用いられる面積は極めて小さいの
で、単位当たりのコストは十分に小さい。
【0027】シリコン膜51上には、厚さ200nmの
酸化珪素膜53を堆積した。この酸化珪素膜は下地膜と
なるので、作製には十分な注意が必要である。そして、
公知の方法により、結晶性の島状シリコン領域(シリコ
ン・アイランド)54、55を形成した。このシリコン
膜の厚さは、必要とする半導体回路の特性を大きく左右
するが、一般には、薄いほうが好ましかった。本実施例
では40〜60nmとした。
【0028】また、結晶性シリコンを得るには、アモル
ファスシリコンにレーザー等の強光を照射する方法(レ
ーザーアニール法)や、熱アニールによって固相成長さ
せる方法(固相成長法)が用いられる。固相成長法を用
いる際には、特開平6−244104に開示されるよう
に、ニッケル等の触媒元素をシリコンに添加すると、結
晶化温度を下げ、アニール時間を短縮できる。さらに
は、特開平6−318701のように、一度、固相成長
法によって結晶化せしめたシリコンを、レーザーアニー
ルしてもよい。いずれの方法を採用するかは、必要とさ
れる半導体回路の特性や基板の耐熱温度等によって決定
すればよい。
【0029】その後、プラズマCVD法もしくは熱CV
D法によって、厚さ120nmの酸化珪素のゲイト絶縁
膜56を堆積し、さらに、厚さ500nmの結晶性シリ
コンによって、ゲイト電極・配線57、58を形成し
た。ゲイト配線は、アルミニウムやタングステン、チタ
ン等の金属や、あるいはそれらの珪化物でもよい。さら
に、金属のゲイト電極を形成する場合には、特開平5−
267667もしくは同6−338612に開示される
ように、その上面もしくは側面を陽極酸化物で被覆して
もよい。ゲイト電極をどのような材料で構成するかは、
必要とされる半導体回路の特性や基板の耐熱温度等によ
って決定すればよい。(図4(A))
【0030】その後、セルフアライン的に、イオンドー
ピング法等の手段によりN型およびP型の不純物をシリ
コン・アイランドに導入し、N型領域59、P型領域6
0を形成した。そして、公知の手段で、層間絶縁物(厚
さ500nmの酸化珪素膜)61を堆積した。そして、
これにコンタクトホールを開孔し、アルミニウム合金配
線62〜64を形成した。(図4(B))
【0031】さらに、これらの上に、パッシベーション
膜として、ポリイミド膜70を形成した。ポリイミド膜
はワニスを塗布・硬化する事で形成される。本実施例で
は東レ(株)のフォトニースUR-3800を用いた。まずス
ピンナで塗布する。塗布条件は所望の膜厚に応じて決め
ればよい。ここでは3000rpm・30秒の条件で約
4μmのポリイミド膜を形成した。これを、乾燥を行っ
た後に、露光・現像を行う。適当に条件を選ぶことで、
所望のテーパー形状を得ることができる。その後、窒素
雰囲気中300℃で処理することで膜の硬化を行った。
(図4(C))
【0032】続いて、転写用基板72を樹脂71で前記
半導体集積回路に接着する。転写用基板は一時的に集積
回路を保持するための強度・平坦性があればよくガラス
・プラスチック等が使用できる。この転写用基板は後で
再剥離するため、樹脂71は除去が容易な材質が好まし
い。また粘着剤等剥離が容易なものを使用しても良い。
(図5(A))
【0033】このように処理した基板を、三塩化フッ素
(ClF3 )と窒素の混合ガスの気流中に放置した。三
塩化フッ素と窒素の流量は、共に500sccmとし
た。反応圧力は1〜10Torrとした。温度は室温と
した。三塩化フッ素等のハロゲン化フッ素は、珪素を選
択的にエッチングする特性が知られている。一方、酸化
珪素はほとんどエッチングされない。その為、時間の経
過ととも剥離層はエッチングされてゆくが、下地層53
はほとんどエッチングされずTFT素子へのダメージは
無い。さらに時間が経過すると、下地層は完全にエッチ
ングされ、半導体集積回路が完全に剥離される。(図5
(B))
【0034】次に、剥離した半導体集積回路を、液晶表
示装置の基板75に樹脂76で接着し、転写用基板72
を除去する。(図5(C))
【0035】このようにして表示装置の基板への半導体
集積回路の転写が終了した。液晶表示装置の基板として
は、厚さ0.3mmのPES(ポリエーテルサルフォ
ン)を用いた。
【0036】最後に、スパッタ法によって、インディウ
ム錫酸化物被膜(ITO、厚さ100nm)80を形成
した。ITOは透明の導電性酸化物である。これにパタ
ーニングを施すことで電気配線および、半導体集積回路
との電気的接続が完了する。(図5(D))
【0037】このようにして、液晶表示装置の一方の基
板への半導体集積回路の形成を終了した。このようにし
て得られる基板を用いて、液晶表示装置が完成される。
【0038】〔実施例2〕本実施例はスティック・クリ
スタル上に半導体集積回路を形成する工程の概略を示す
ものである。本実施例を図6を用いて説明する。
【0039】まず、基板101上に珪素からなる剥離層
102を形成し、その上にTFTを含むドライバー回路
100を形成する。詳細な作製方法は実施例1に記載の
方法とする。
【0040】次に、パッシベーション用の酸化珪素膜を
成膜する。図6(A)には、基板101上に剥離層10
2を形成し、さらにTFTでなる半導体集積回路100
を形成し、さらに2層でなる酸化珪素膜103/104
が形成されている状態が示されている。
【0041】酸化珪素膜103/104は、プラズマC
VD法にて成膜する。第一の酸化珪素膜103は比較的
高パワーで成膜し、第2の酸化珪素膜104は比較的低
パワーで成膜する。厚みは第一の酸化珪素膜を100〜
500nmとし、第二の酸化珪素膜を500〜1000
nmとする。
【0042】続いて、図6(A)に示すようにパターニ
ング用のレジスト105を形成し、これを1/10フッ
化水素酸溶液につけ酸化珪素膜をエッチングする。この
とき比較的高パワーで成膜した第一の酸化珪素膜103
のエッチングレートは低パワーで成膜した第二の酸化珪
素膜と比較し遅い、その結果第二の酸化珪素膜は大きく
アンダーカットされることになる。(図6(B))
【0043】最後に、レジストを剥離する事で断面がテ
ーパー形状を持つ半導体集積回路が完成する。
【0044】本実施例では二層のパッシベーション用の
酸化珪素膜を用いたが3層以上でもよく、また、成膜条
件を連続的に変化させることで上部にゆくほど大きいエ
ッチングレートをもつ膜を用いても良い。さらには、同
様の効果を持つ窒化珪素等の素材、もしくはその組み合
わせでの使用も可能である。
【0045】本実施例においては、半導体集積回路10
0を覆っている絶縁膜70の端部周辺がテーパー形状に
なっており、形成される配線が段切れの状態になること
のないものとすることができる。そして、生産歩留りが
高く、信頼性の高いものとすることができる。
【0046】
【発明の効果】本発明では、表示装置の基板の種類や厚
さ、大きさに関して、さまざななバリエーションが可能
である。例えば、実施例1に示したように、極めて薄い
フィルム状の液晶表示装置を得ることもできる。この場
合には、表示装置を曲面に合わせて張りつけてもよい。
さらに、基板の種類の制約が緩和された結果、プラスチ
ック基板のように、軽く、耐衝撃性の強い材料を用いる
こともでき、携行性も向上する。
【0047】特に、半導体集積回路を覆う絶縁膜の端部
周辺をテーパー形状を有するものとすることによって、
配線を形成する際や、その後の使用状況において、配線
が段切れたりすることのない構成とすることができ、表
示装置の信頼性を高いものとすることができる。
【0048】また、ドライバー回路の専有する面積が小
さいので、表示装置と他の装置の配置の自由度が高ま
る。典型的には、ドライバー回路を表示面の周囲の幅数
mmの領域に押し込めることが可能であるので、表示装
置自体は極めてシンプルであり、ファッション性に富ん
だ製品である。その応用範囲もさまざまに広がり、よっ
て、本発明の工業的価値は極めて高い。
【図面の簡単な説明】
【図1】 本発明の断面構造を示す。
【図2】 本発明の表示装置の作製方法の概略を示す。
【図3】 本発明の1例の表示装置の断面構造を示す。
【図4】 本発明に用いる半導体集積回路の作製工程の
一例を示す。
【図5】 半導体集積回路を表示装置の基板に接着する
工程を示す。
【図6】 本発明に用いる半導体集積回路の作製工程の
一例を示す。
【符号の説明】
1 ・・・ 液晶表示装置のドライバー回路部 2 ・・・ 液晶表示装置のマトリックス部 3 ・・・ 液晶表示装置の基板 4 ・・・ 配線電極 5 ・・・ 樹脂 6 ・・・ 半導体集積回路 7 ・・・ Nチャネル型TFT 8 ・・・ Pチャネル型TFT 9 ・・・ 下地膜 10・・・ 層間絶縁膜 11・・・ パッシベーション膜 21・・・ スティック・クリスタルを形成する基板 22・・・ 半導体集積回路 23、24 スティック・クリスタル 25、27 液晶表示装置の基板 26、28 配線パターンの形成されている面 29、30 液晶表示装置の基板上に移されたドライバ
ー回路 26・・・ 配線パターンの形成されている面と逆の面 31・・・ 液晶表示装置の電極 32・・・ 樹脂 33・・・ 配線電極 34・・・ 半導体集積回路 35・・・ バンプ 40・・・ 液晶表示装置の基板 50・・・ 半導体集積回路を製造する基板 51・・・ 剥離層 53・・・ 下地膜 54・55 シリコン・アイランド 56・・・ 層間絶縁膜 57・58 ゲイト電極 59・・・ N型領域 60・・・ P型領域 61・・・ ゲイト絶縁膜 62〜64 アルミニウム合金電極 70・・・ パッシベーション膜 71・・・ 接着剤 72・・・ 転写用基板 75・・・ 液晶表示装置の基板 76・・・ 樹脂 80・・・ 配線電極 100・・・ ドライバー回路部 101・・・ 半導体集積回路を製造する基板 102・・・ 剥離層 103・・・ 第1の酸化珪素膜 104・・・ 第2の酸化珪素膜 105・・・ レジスト

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 第1の基板上に形成された電気配線と、
    該電気配線に接続され、薄膜トランジスタを有する半導
    体集積回路と、 表面に透明導電膜を有し、前記透明導電膜が、前記第1
    の基板上の透明導電膜の電気配線に対向して設けられた
    第2の基板と、を有し、 前記半導体集積回路は、概略、表示装置の表示面の1辺
    の長さに等しく、かつ、他の基板上に作製されたものを
    剥離して、前記第1の基板に装着したものであり、且
    つ、前記半導体集積回路はその主要部分が絶縁膜で覆わ
    れた島状の領域でなり、前記島状領域の端部周辺がテー
    パー形状を有していることを特徴とする表示装置。
  2. 【請求項2】 第1の基板上に形成された、第1の方向
    に延びる複数の透明導電膜の第1の電気配線と、 該第1の電気配線に接続され、薄膜トランジスタを有
    し、前記第1の方向に概略垂直な第2の方向に延びる島
    状形状を有する第一の半導体集積回路と、 第2の基板上に形成された、第2の方向に延びる複数の
    透明導電膜の第2の電気配線と、 該第2の電気配線に接続され、薄膜トランジスタを有
    し、前記第1の方向に延びる島状の形状を有する第二の
    半導体集積回路と、を有し、前記第1の電気配線と第2
    の電気配線が対向するように、基板が配置され、 前記第1および第2の半導体集積回路は他の基板上に作
    製されたものを剥離して、前記第1および第2の基板に
    それぞれ装着したものであり、且つ、前記半導体集積回
    路は端部周辺がテーパー形状を有している絶縁膜でその
    主要部分が覆われているをことを特徴とする表示装置。
  3. 【請求項3】 第1の基板上に形成された、第1の方向
    に延びる複数の第1の電気配線と、 該第1の電気配線に接続され、薄膜トランジスタを有
    し、前記第1の方向に概略垂直な第2の方向に延びる第
    1の半導体集積回路と、 第1の基板上に形成された、第2の方向に延びる複数の
    第2の電気配線と、 該第2の電気配線に接続され、薄膜トランジスタを有
    し、前記第1の方向に延びる第2の半導体集積回路と、 表面に透明導電膜を有する第2の基板と、を有し、 前記第1の基板の第1および第2の電気配線と、前記第
    2の基板の透明導電膜とが、対向するように、基板が配
    置され、 前記第1および第2の半導体集積回路は他の基板上に作
    製されたものを剥離して、前記第1の基板に装着したも
    のであり、且つ、前記半導体集積回路はその主要部分が
    絶縁膜で覆われた島状の領域でなり、前記島状領域の端
    部周辺がテーパー形状を有していることを特徴とする表
    示装置。
  4. 【請求項4】 請求項1乃至3において、少なくとも第
    1の基板がプラスチックであることを特徴とする表示装
    置。
  5. 【請求項5】 請求項1乃至3において、第1の基板上
    に設けられた半導体集積回路の垂直方向に第2の基板が
    存在することを特徴とする表示装置。
  6. 【請求項6】 第1の基板上に電気配線形成する工程
    と、 他の基板上に薄膜トランジスタを有する半導体集積回路
    の主要部を形成する工程と、 前記半導体集積回路の主要部を絶縁膜で覆う工程と、 前記絶縁膜を加工し、端部がテーパー形状を有する島状
    の領域を形成する工程と、 第二の基板上に、前記第1の基板上の電気配線に対向し
    て、透明導電膜を設ける工程と、 前記絶縁膜を含む前記半導体集積回路を他の基板上から
    剥離し、第一の基板上に装着する工程とを含む表示装置
    の作製方法。
  7. 【請求項7】第1の基板上に第一の方向にのびる複数の
    透明導電膜の電気配線を形成する工程と、 他の基板上に薄膜トランジスタを有する半導体集積回路
    の主要部を形成する工程と、 前記半導体集積回路の主要部を絶縁膜で覆う工程と、 前記絶縁膜を加工し、端部がテーパー形状を有する細長
    い島状の領域を形成する工程と、 前記細長い島状領域を他の基板上から剥離し、第一の基
    板上に、前記第一の方向と概略垂直な第二の方向にのび
    る方向に装着する工程と第二の基板状に、第二の方向に
    延びる複数の透明導電膜の第二の電気配線を設ける工程
    と、 前記細長い島状領域を他の基板上から剥離し、第二の基
    板上に、第一の方向に延びる方向に装着する工程と前記
    第1の電気配線と第2の電気配線が対向するように、基
    板を配置する工程とを含む表示装置の作製方法。
  8. 【請求項8】第一の基板上に、第一の方向にのびる複数
    の第一の電気配線を形成する工程と、 第一の基板上に、第二の方向に延びる複数の第二の電気
    配線を形成する工程と、 他の基板上に薄膜トランジスタを有する半導体集積回路
    の主要部を形成する工程と、 前記半導体集積回路の主要部を絶縁膜で覆う工程と、 前記絶縁膜を加工し、端部周辺がテーパー形状を有する
    細長い島状の領域を形成する工程と、 前記細長い島状領域を他の基板上から剥離し、第一の基
    板上に、前記第一の方向にのびる方向に装着し、前記第
    二の電気配線と接続する工程と前記細長い島状領域を他
    の基板上から剥離し、第一の基板上に、前記第二の方向
    にのびる方向に装着し、前記第一の電気配線と接続する
    工程と第二の基板上に透明導電膜を形成する工程と、 前記第1の基板の第1および第2の電気配線と、前記第
    2の基板の透明導電膜とが、対向するように、基板を配
    置する工程とを含む表示装置の作製方法。
JP8637295A 1995-03-18 1995-03-18 表示装置及びその作製方法 Expired - Fee Related JP3638656B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP8637295A JP3638656B2 (ja) 1995-03-18 1995-03-18 表示装置及びその作製方法
US08/618,267 US5834327A (en) 1995-03-18 1996-03-18 Method for producing display device
US09/126,826 US7483091B1 (en) 1995-03-18 1998-07-31 Semiconductor display devices
US10/896,015 US7271858B2 (en) 1995-03-18 2004-07-22 Method for producing display-device
US10/902,787 US7214555B2 (en) 1995-03-18 2004-08-02 Method for producing display device
US12/057,994 US7776663B2 (en) 1995-03-18 2008-03-28 Semiconductor display devices
US12/844,858 US8012782B2 (en) 1995-03-18 2010-07-28 Method for producing display device
US13/224,374 US8563979B2 (en) 1995-03-18 2011-09-02 Method for producing display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8637295A JP3638656B2 (ja) 1995-03-18 1995-03-18 表示装置及びその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004199117A Division JP4387258B2 (ja) 2004-07-06 2004-07-06 半導体集積回路およびその製造方法

Publications (2)

Publication Number Publication Date
JPH08264796A true JPH08264796A (ja) 1996-10-11
JP3638656B2 JP3638656B2 (ja) 2005-04-13

Family

ID=13885059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8637295A Expired - Fee Related JP3638656B2 (ja) 1995-03-18 1995-03-18 表示装置及びその作製方法

Country Status (1)

Country Link
JP (1) JP3638656B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006126323A1 (ja) * 2005-05-23 2006-11-30 Sharp Kabushiki Kaisha 半導体装置及びその製造方法並びに液晶表示装置
US7253391B2 (en) 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
US7282380B2 (en) 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7495272B2 (en) 2003-10-06 2009-02-24 Semiconductor Energy Labortaory Co., Ltd. Semiconductor device having photo sensor element and amplifier circuit
US7897483B2 (en) 2007-12-28 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
WO2011089670A1 (ja) * 2010-01-22 2011-07-28 シャープ株式会社 半導体装置及びその製造方法
US8049292B2 (en) 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8227886B2 (en) 2008-02-01 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US8324079B2 (en) 2008-01-22 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8502131B2 (en) 2008-07-10 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Color sensor and electronic device having the same
US8999818B2 (en) 2007-12-28 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03163418A (ja) * 1989-11-22 1991-07-15 Canon Inc 液晶素子
JPH04170520A (ja) * 1990-11-01 1992-06-18 Matsushita Electric Ind Co Ltd 液晶表示用基板の製造方法
JPH04178633A (ja) * 1990-11-14 1992-06-25 Nippon Telegr & Teleph Corp <Ntt> 半導体回路の形成方法
JPH0540278A (ja) * 1991-08-06 1993-02-19 Nec Corp 駆動回路一体型アクテイブマトリクスアレイの製造方法
JPH0566413A (ja) * 1991-09-05 1993-03-19 Sony Corp 液晶表示装置
JPH05232494A (ja) * 1992-02-21 1993-09-10 Hitachi Ltd 液晶表示装置
JPH0675244A (ja) * 1992-08-19 1994-03-18 Seiko Instr Inc 半導体装置
JPH06258661A (ja) * 1993-03-02 1994-09-16 Seiko Epson Corp 液晶表示装置
JPH06347825A (ja) * 1993-06-07 1994-12-22 Hitachi Ltd 液晶表示装置およびその製造方法
JPH0714880A (ja) * 1991-03-22 1995-01-17 Semiconductor Energy Lab Co Ltd 半導体集積回路チップの実装方法および半導体集積回路 チップの実装された電子機器

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03163418A (ja) * 1989-11-22 1991-07-15 Canon Inc 液晶素子
JPH04170520A (ja) * 1990-11-01 1992-06-18 Matsushita Electric Ind Co Ltd 液晶表示用基板の製造方法
JPH04178633A (ja) * 1990-11-14 1992-06-25 Nippon Telegr & Teleph Corp <Ntt> 半導体回路の形成方法
JPH0714880A (ja) * 1991-03-22 1995-01-17 Semiconductor Energy Lab Co Ltd 半導体集積回路チップの実装方法および半導体集積回路 チップの実装された電子機器
JPH0540278A (ja) * 1991-08-06 1993-02-19 Nec Corp 駆動回路一体型アクテイブマトリクスアレイの製造方法
JPH0566413A (ja) * 1991-09-05 1993-03-19 Sony Corp 液晶表示装置
JPH05232494A (ja) * 1992-02-21 1993-09-10 Hitachi Ltd 液晶表示装置
JPH0675244A (ja) * 1992-08-19 1994-03-18 Seiko Instr Inc 半導体装置
JPH06258661A (ja) * 1993-03-02 1994-09-16 Seiko Epson Corp 液晶表示装置
JPH06347825A (ja) * 1993-06-07 1994-12-22 Hitachi Ltd 液晶表示装置およびその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7253391B2 (en) 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
US7495272B2 (en) 2003-10-06 2009-02-24 Semiconductor Energy Labortaory Co., Ltd. Semiconductor device having photo sensor element and amplifier circuit
US7282380B2 (en) 2004-03-25 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7704765B2 (en) 2004-03-25 2010-04-27 Semiconductor Energy Laboratory Co., Ltd Method for manufacturing semiconductor device
US7838936B2 (en) 2005-05-23 2010-11-23 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, and liquid crystal display device
WO2006126323A1 (ja) * 2005-05-23 2006-11-30 Sharp Kabushiki Kaisha 半導体装置及びその製造方法並びに液晶表示装置
US7897483B2 (en) 2007-12-28 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US8999818B2 (en) 2007-12-28 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US8610152B2 (en) 2008-01-22 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US8324079B2 (en) 2008-01-22 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8227886B2 (en) 2008-02-01 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US8049292B2 (en) 2008-03-27 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8507308B2 (en) 2008-03-27 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8502131B2 (en) 2008-07-10 2013-08-06 Semiconductor Energy Laboratory Co., Ltd. Color sensor and electronic device having the same
US9804080B2 (en) 2008-07-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Color sensor and electronic device having the same
JP5416790B2 (ja) * 2010-01-22 2014-02-12 シャープ株式会社 半導体装置及びその製造方法
WO2011089670A1 (ja) * 2010-01-22 2011-07-28 シャープ株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP3638656B2 (ja) 2005-04-13

Similar Documents

Publication Publication Date Title
JP3406727B2 (ja) 表示装置
US7483091B1 (en) Semiconductor display devices
US7050138B1 (en) Method of manufacturing a display device having a driver circuit attached to a display substrate
JP3579492B2 (ja) 表示装置の作製方法
JP3578828B2 (ja) 表示装置の作製方法
JPH08262474A (ja) 液晶表示装置
JP3638656B2 (ja) 表示装置及びその作製方法
JP4387258B2 (ja) 半導体集積回路およびその製造方法
JP3406894B2 (ja) 表示装置の作製方法
JP3657596B2 (ja) 半導体集積回路の作製方法
JP3442726B2 (ja) 表示装置の半導体集積回路の実装方法
JP3406893B2 (ja) 表示装置の作製方法
JP3757228B2 (ja) 半導体集積回路の作製方法
JP4094539B2 (ja) 半導体集積回路の作製方法
JP4799509B2 (ja) 剥離方法
JP3579045B2 (ja) 半導体集積回路の作製方法
JP4339102B2 (ja) 表示装置の作製方法
JP3579044B2 (ja) 半導体集積回路の作製方法
JP2004171005A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041126

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050112

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080121

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130121

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees