DE102014111653A1 - Integrierte Schaltung mit ersten und zweiten Schaltvorrichtungen, Halbbrückenschaltung und Verfahren zur Herstellung - Google Patents

Integrierte Schaltung mit ersten und zweiten Schaltvorrichtungen, Halbbrückenschaltung und Verfahren zur Herstellung Download PDF

Info

Publication number
DE102014111653A1
DE102014111653A1 DE102014111653.4A DE102014111653A DE102014111653A1 DE 102014111653 A1 DE102014111653 A1 DE 102014111653A1 DE 102014111653 A DE102014111653 A DE 102014111653A DE 102014111653 A1 DE102014111653 A1 DE 102014111653A1
Authority
DE
Germany
Prior art keywords
integrated circuit
switching device
semiconductor
circuit according
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014111653.4A
Other languages
English (en)
Inventor
Sylvain Léomant
Martin Vielemeyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102014111653A1 publication Critical patent/DE102014111653A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Abstract

Eine integrierte Schaltung (500) umfasst eine erste Schaltvorrichtung (T1), die einen ersten Halbleiterbereich in einem ersten Abschnitt (100a) eines Halbleiterteiles (100) aufweist, und eine zweite Schaltvorrichtung (T2), die einen zweiten Halbleiterbereich in einem zweiten Abschnitt (100b) des Halbleiterteiles (100) aufweist. Die ersten und zweiten Abschnitte (100a, 100b) sowie Elektrodenstrukturen (310b, 311a, 312a) der ersten und zweiten Schaltvorrichtungen (T1, T2) außerhalb des Halbleiterteiles (100) sind längs einer vertikalen Achse senkrecht zu einer ersten Oberfläche (101) des Halbleiterteiles (100) angeordnet.

Description

  • HINTERGRUND
  • Integrierte Schaltungen können einige Schaltvorrichtungen integrieren. Beispielsweise kombinieren integrierte Halbbrückenschaltungen Hochseiten- und Niederseitenschalter, die Seite an Seite in dem gleichen Halbleiterchip bzw. der gleichen Halbleiterdie angeordnet sind. Es besteht ein Bedarf für verbesserte Leistungsschaltvorrichtungen.
  • Es ist Aufgabe der vorliegenden Erfindung, eine integrierte Schaltung und ein Verfahren zum Herstellen einer integrierten Schaltung anzugeben, die jeweils den obigen Forderungen genügen.
  • Diese Aufgabe wird erfindungsgemäß durch eine integrierte Schaltung mit den Merkmalen des Patentanspruchs 1 bzw. durch ein Verfahren mit den Merkmalen des Patentanspruchs 17 gelöst.
  • Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • ZUSAMMENFASSUNG
  • Gemäß einem Ausführungsbeispiel umfasst eine integrierte Schaltung eine erste Schaltvorrichtung einschließlich eines ersten Halbleiterbereiches in einem ersten Abschnitt eines Halbleiterteiles und eine zweite Schaltvorrichtung einschließlich eines zweiten Halbleiterbereiches in einem zweiten Abschnitt des Halbleiterteiles. Die ersten und zweiten Abschnitte sowie Elektrodenstrukturen der ersten und zweiten Schaltvorrichtungen außerhalb des Halbleiterteiles sind längs einer vertikalen Achse senkrecht zu einer ersten Oberfläche des Halbleiterteiles angeordnet.
  • Ein anderes Ausführungsbeispiel bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Eine epitaktische Schicht wächst auf einer Prozessoberfläche eines Basissubstrats auf. Prozesse, die auf eine freiliegende erste Oberfläche der epitaktischen Schicht einwirken, liefern erste Transistorzellen in der epitaktischen Schicht, wobei jede erste Transistorzelle eine erste Gateelektrode umfasst. Prozesse, die auf eine Oberfläche entgegengesetzt zu der ersten Oberfläche einwirken, liefern zweite Transistorzellen, wobei jede zweite Transistorzelle eine zweite Gateelektrode umfasst.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in der Offenbarung der Erfindung enthalten und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
  • 1A ist ein schematisches Schaltungsdiagramm einer integrierten Schaltung einschließlich einer Halbbrückenschaltung mit Hoch- und Niederseitenschaltern, die als n-FETs (n-Kanal-Feldeffekttransistoren) ausgebildet sind.
  • 1B ist eine schematische Schnittdarstellung eines Teiles der integrierten Schaltung von 1A gemäß einem Ausführungsbeispiel, das einen lateralen n-FET als Hochseitenschalter und einen vertikalen n-FET als Niederseitenschalter vorsieht.
  • 1C ist eine schematische Schnittdarstellung eines Teiles der integrierten Schaltung von 1A gemäß einem Ausführungsbeispiel, das einen lateralen n-FET als Hochseitenschalter und einen vertikalen n-FET als Niederseitenschalter sowie eine lateral gemusterte Bodyverbindung für den Hochseitenschalter vorsieht.
  • 1D ist eine schematische Draufsicht einer ersten Seite der integrierten Schaltung von 1A gemäß einem Ausführungsbeispiel.
  • 1E ist eine schematische Draufsicht einer zweiten Seite der integrierten Schaltung von 1A gemäß einem Ausführungsbeispiel.
  • 2A ist ein schematisches Schaltungsdiagramm einer integrierten Schaltung einschließlich einer Halbbrückenschaltung mit einem p-FET-Hochseitenschalter und einem n-FET-Niederseitenschalter.
  • 2B ist eine schematische Schnittdarstellung eines Teiles einer integrierten Schaltung von 2A gemäß einem Ausführungsbeispiel, das einen lateralen p-FET als Hochseitenschalter und einen vertikalen n-FET als Niederseitenschalter vorsieht.
  • 3A ist ein schematisches Schaltungsdiagramm einer integrierten Schaltung gemäß einem Ausführungsbeispiel einschließlich eines HEMT (high electron mobility transistor; Transistor hoher Elektronenbeweglichkeit) und eines n-FET in einer Kaskodenkonfiguration.
  • 3B ist eine schematische Schnittdarstellung eines Teiles der integrierten Schaltung von 3A gemäß einem Ausführungsbeispiel, das einen vertikalen n-FET vorsieht.
  • 4A ist ein schematisches Schaltungsdiagramm einer integrierten Schaltung einschließlich zweier HEMTs, die elektrisch in Reihe angeordnet sind.
  • 4B ist eine schematische Schnittdarstellung eines Teiles der integrierten Schaltung von 4A.
  • 5A ist eine schematische Schnittdarstellung eines Teiles eines Halbleitersubstrats in einem beispielhaften Verfahren zum Herstellen einer Halbleitervorrichtung, die vertikal integrierte Schaltvorrichtungen nach Vorsehen einer Hilfsstruktur auf einer ersten Prozessoberfläche eines Basissubstrats umfasst.
  • 5B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 5A nach Aufwachsen einer ersten epitaktischen Schicht auf dem Basissubstrat.
  • 5C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 5B nach Vorsehen von ersten provisorischen bzw. vorläufigen Transistorzellen in der ersten epitaktischen Schicht.
  • 5D ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 5C nach Anwenden eines Trägers auf der Seite der ersten epitaktischen Schicht.
  • 5E ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 5D nach Flippen des Halbleitersubstrats und Entfernen des Basissubstrats.
  • 5F ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 5E nach Vorsehen von zweiten provisorischen bzw. vorläufigen Transistorzellen.
  • 5G ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 5F nach Bilden von Vorrichtungsverbindungsstrukturen.
  • 6A ist eine schematische Schnittdarstellung eines Teiles des Halbleitersubstrates in einem beispielhaften Verfahren zum Herstellen einer integrierten Schaltung durch Vorsehen von vertikal integrierten HEMTs nach Aufwachsen einer ersten epitaktischen Schicht auf einer ersten Prozessoberfläche eines Basissubstrates.
  • 6B ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 6A nach Vorsehen von ersten Transistorzellen auf und in der ersten epitaktischen Schicht.
  • 6C ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 6B nach Flippen des Halbleitersubstrates und Dünnen des Basissubstrats.
  • 6D ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 6C nach Aufwachsen einer zweiten epitaktischen Schicht auf dem gedünnten Basissubstrat auf einer Seite entgegengesetzt zu der ersten Prozessoberfläche.
  • 6E ist eine schematische Schnittdarstellung des Halbleitersubstratteiles von 6D nach Vorsehen von zweiten Transistorzellen auf und in der zweiten epitaktischen Schicht.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. Andere Ausführungsbeispiele können verwendet werden und strukturelle oder logische Änderungen können vorgenommen werden, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel dargestellt oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um noch zu einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente mit entsprechenden Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe "haben", "enthalten", "umfassen", "aufweisen" und ähnliche Begriffe sind offene Begriffe, die das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale anzeigen, jedoch nicht zusätzliche Elemente oder Merkmale ausschließen. Die unbestimmten Artikel und die bestimmten Artikel sollen den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff "elektrisch verbunden" beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff "elektrisch gekoppelt" umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den elektrisch gekoppelten Elementen vorgesehen sein können, beispielsweise Elemente, die steuerbar sind, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von "–" oder "+" nächst zu dem Dotierungstyp "n" oder "p". Beispielsweise bedeutet "n–" eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration in einem "n"-Dotierungsbereich ist, während ein "n+"-Dotierungsbereich eine höhere Dotierungskonzentration als ein "n"-Dotierungsbereich hat. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene "n"-Dotierungsbereiche die gleichen oder verschiedene Dotierungskonzentrationen haben.
  • Die Ausführungsbeispiele beziehen sich auf integrierte Schaltungen, die vertikal wenigstens erste und zweite Schaltvorrichtungen T1, T2 integrieren. Abgesehen von den ersten und zweiten Schaltvorrichtungen T1, T2 können die integrierten Schaltungen weitere Schaltvorrichtungen, elektronische Schaltungen und/oder Halbleiterelemente umfassen. Beispielhafte Schaltvorrichtungen T1, T2 umfassen einen p-FET (p-Kanal-Feldeffekttransistor) des Verarmungs- oder Anreicherungsmodus, einen n-FET des Verarmungs- oder Anreicherungsmodus, einen HEMT oder einen JFET (Junction- bzw. Übergang-Feldeffekttransistor).
  • Bezüglich von zwei parallelen Hauptoberflächen, längs denen Elektrodenstrukturen der ersten und zweiten Schaltvorrichtungen T1, T2 einen elektrischen Zugriff zu den Schaltvorrichtungen T1, T2 vorsehen, kann jede der Schaltvorrichtungen T1, T2 eine laterale Schaltvorrichtung oder eine vertikale Schaltvorrichtung sein, wobei in lateralen Schaltvorrichtungen ein Laststrom parallel zu den Hauptoberflächen fließt und wobei in vertikalen Vorrichtungen der Laststrom in einer vertikalen Richtung senkrecht zu den Hauptoberflächen fließt.
  • Die Lastpfade der ersten und zweiten Schaltvorrichtungen T1, T2 können elektrisch in Reihe mit beispielsweise zwei elektrisch verbundenen Steuereingängen oder zwei separaten Steuereingängen z.B. in einer Kaskodenkonfiguration angeordnet sein, oder sie können elektrisch parallel beispielsweise mit zwei getrennten oder zwei elektrisch verbundenen Steuereingängen vorgesehen sein.
  • Die Ausführungsbeispiele von 1A bis 1E beziehen sich auf eine integrierte Schaltung, die n-FETs mit Lastpfaden, die elektrisch in Reihe angeordnet sind, umfasst und die beispielsweise als eine Halbbrückenschaltung verwendbar ist.
  • Gemäß 1A können die ersten und zweiten Schaltvorrichtungen T1, T2 einer integrierten Schaltung 500 FETs, beispielsweise Leistungs-MOSFETs sein, wobei die Lastpfade zwischen Drain D und Source S in Reihe zwischen einem ersten Lastanschluss Vdd und einem zweiten Lastanschluss Gnd der integrierten Schaltung 500 verbunden sind. Drain D der ersten Schaltvorrichtung T1 kann elektrisch mit dem ersten Lastanschluss Vdd verbunden oder gekoppelt sein. Source S der zweiten Schaltvorrichtung T2 kann elektrisch mit dem zweiten Lastanschluss Gnd verbunden oder gekoppelt sein. Source S der ersten Schaltvorrichtung T1 und Drain D der zweiten Schaltvorrichtung T2 können elektrisch miteinander und mit einem Ausgangsanschluss Vph verbunden sein. Gate G der ersten Schaltvorrichtung T1 kann elektrisch mit einem ersten Steueranschluss Ctrl1 gekoppelt oder verbunden sein, und Gate G der zweiten Schaltvorrichtung T2 kann elektrisch mit einem zweiten Steueranschluss Ctrl2 gekoppelt oder verbunden sein. Gemäß anderen Ausführungsbeispielen können die Gates G der ersten und zweiten Schaltvorrichtungen T1, T2 elektrisch miteinander verbunden sein, oder wenigstens eines der Gates G kann elektrisch mit einem der Last- und Ausgangsanschlüsse Vdd, Gnd, Vph oder mit einer in die integrierte Schaltung 500 integrierten Treiber bzw. Ansteuerschaltung verbunden sein.
  • 1B bezieht sich auf ein Ausführungsbeispiel der integrierten Schaltung 500 von 1A mit einem lateralen n-FET, der die erste Schaltvorrichtung T1 vorsieht, und einem vertikalen n-FET, der die zweite Schaltvorrichtung T2 vorsieht. Die integrierte Schaltung 500 ist auf einen Halbleiterteil 100 aus einem oder mehreren einkristallinen Halbleitermaterialien ausgeführt, die aus einer Gruppe ausgewählt sind, die Silizium (Si), Siliziumcarbid (SiC), Germanium (Ge), einen Silizium-Germanium-Kristall (SiGe), Galliumnitrid (GaN) und Galliumarsenid (GaAs) als Beispiele umfasst. Der Halbleiterteil 100 kann eine im Wesentlichen planare erste Oberfläche 101 und eine planare zweite Oberfläche 102 parallel zu der ersten Oberfläche 101 als Hauptoberflächen umfassen. Eine Normale zu der ersten Oberfläche 101 definiert eine vertikale Richtung, und Richtungen orthogonal zu der vertikalen Richtung sind laterale Richtungen.
  • Die erste Schaltvorrichtung T1 umfasst einen Halbleiterbereich in einem ersten Abschnitt 100a des Halbleiterteiles 100. Die zweite Schaltvorrichtung T2 umfasst einen Halbleiterbereich in einem zweiten Abschnitt 100b des Halbleiterteiles 100. Die ersten und zweiten Abschnitte 100a, 100b können voneinander längs der vertikalen Richtung beabstandet sein, können eine Zwischenfläche parallel zu den ersten und zweiten Oberflächen 101, 102 bilden oder können einander teilweise, jedoch nicht ganz überlappen. Elektrodenstrukturen 310b, 311a, 312a, die elektrisch mit den ersten und zweiten Schaltvorrichtungen T1, T2 verbunden sind, sind in der vertikalen Projektion des Halbleiterteiles 100 angeordnet.
  • Die erste Schaltvorrichtung T1 kann ein lateraler n-FET des Anreicherungstyps sein, der eine Vielzahl von angenähert identischen ersten Transistorzellen TC1 umfasst, die regelmäßig in regelmäßigen Abständen längs wenigstens einer ersten lateralen Richtung angeordnet sein können. Jede erste Transistorzelle TC1 umfasst eine erste Gateelektrode 150a, die außerhalb des Halbleiterteiles 100 in einem Abstand zu der ersten Oberfläche 101 angeordnet ist, und ein erstes Gatedielektrikum 205a, das dielektrisch die erste Gateelektrode 150a von dem ersten Halbleiterbereich in dem ersten Abschnitt 100a des Halbleiterteiles 100 isoliert.
  • Der erste Abschnitt 100a des ersten Halbleiterbereiches der ersten Schaltvorrichtung T1 umfasst erste Bodyzonen 115a vom p-Typ, die Teile einer p-Typ-Epitaxieschicht sein können, sowie stark dotierte erste Sourcezonen 110a vom n-Typ und stark dotierte erste Drainzonen 120a vom n-Typ, die sich als Wannen von der ersten Oberfläche 101 jeweils in den ersten Substratabschnitt 100a erstrecken können. Eine leicht dotierte erste Driftzone 121a vom n-Typ kann zwischen der ersten Bodyzone 115a und der ersten Drainzone 120a der ersten Transistorzelle TC1 vorgesehen sein. Erste Teile der ersten Bodyzonen 115a trennen die ersten Source- und Driftzonen 110a, 121a und grenzen an die erste Oberfläche 101 an. Zweite Teile der ersten Bodyzonen 115a trennen die ersten Source-, Drain- und Driftzonen 110a, 120a, 121a von der zweiten Schaltvorrichtung T2.
  • Die ersten Gatedielektrika 205a isolieren dielektrisch die ersten Gateelektroden 150a von den ersten Teilen der ersten Bodyzonen 115a. Erste Zellisolatoren 202a, die dicker sind als die ersten Gatedielektrika 205a, können dielektrisch die ersten Gateelektroden 150a von den ersten Drift- und Drainzonen 121a, 120a isolieren.
  • Erste Kontaktstrukturen 305a erstrecken sich zwischen den ersten Gateelektroden 150a in den Halbleiterteil 100 und verbinden elektrisch die ersten Sourcezonen 110a mit einer ersten Sourceelektrode 311a und die ersten Drainzonen 130a mit einer ersten Drainelektrode 312a. Die erste Sourceelektrode 311a kann elektrisch mit einem Ausgangsanschluss Vph verbunden oder gekoppelt sein, und die erste Drainelektrode 312a kann elektrisch mit einem ersten Lastanschluss Vdd der integrierten Schaltung 150 verbunden oder gekoppelt sein. Dielektrische Abstandshalter 320a sind zwischen den ersten Kontaktstrukturen 305a und den ersten Gateelektroden 150a vorgesehen, und eine dielektrische Schicht 222a kann dielektrisch die ersten Gateelektroden 150a von den ersten Source- und Drainelektroden 311a, 312a isolieren.
  • Die zweite Schaltvorrichtung T2 kann ein vertikaler n-FET des Anreicherungstyps sein, der eine Vielzahl von angenähert identischen zweiten Transistorzellen TC2 umfasst, die regelmäßig in gleichen Abständen längs wenigstens einer ersten lateralen Richtung angeordnet sein können. Die vertikalen Projektionen der ersten und zweiten Halbleiterbereiche der ersten und zweiten Schaltvorrichtungen T1, T2 überlappen einander.
  • Ein Mitte-zu-Mitte-Abstand (Teilung) zwischen angrenzenden zweiten Transistorzellen TC2 kann gleich zu, kleiner als oder größer als die Teilung von angrenzenden ersten Transistorzellen TC1 sein. Die zweiten Transistorzellen TC2 sind in der vertikalen Projektion von wenigstens einigen der ersten Transistorzellen TC1 oder umgekehrt angeordnet.
  • Jede zweite Transistorzelle TC2 umfasst eine zweite Gateelektrode 150b, die in dem Halbleiterteil 100 in einem Abstand zu der zweiten Oberfläche 102 vergraben ist, und ein zweites Gatedielektrikum 205b, das dielektrisch die zweite Gateelektrode 150b von dem zweiten Halbleiterbereich in den zweiten Abschnitt 100b des Halbleiterteiles 100 isoliert.
  • Der Halbleiterbereich der zweiten Schaltvorrichtung T2 kann stark dotierte zweite Sourcezonen vom n-Typ, die direkt an die zweite Oberfläche 102 angrenzen, eine leicht dotierte zweite Driftzone 121b vom n-Typ, zweite Bodyzonen 115b vom p-Typ, die räumlich die zweiten Source- und Driftzonen 110b, 121b trennen, und eine zweite Drainzone 120b umfassen. Die Zwischenflächen zwischen den zweiten Bodyzonen 115b und den zweiten Driftzonen 121b sowie zwischen den zweiten Drift- und Drainzonen 121b, 120b können parallel zu den ersten und zweiten Oberflächen 101, 102 sein.
  • Die zweiten Gateelektroden 150b sind in Zellstreifen angeordnet, die sich von der zweiten Oberfläche 102 in den Halbleiterteil 100 erstrecken. Die Zellstreifen können weiterhin Feldelektroden 160b umfassen, wobei ein Felddielektrikum 210 die Feldelektroden 160b dielektrisch von dem Halbleitermaterial des Halbleiterteiles 100 und den zweiten Gateelektroden 150b isoliert. Zweite Gatedielektrika 205b isolieren dielektrisch die zweiten Gateelektroden 150b von den zweiten Bodyzonen 115b.
  • Eine dielektrische Struktur 220b grenzt direkt an die zweite Oberfläche 102 an. Zweite Kontaktstrukturen 305b erstrecken sich durch Öffnungen in der dielektrischen Struktur 220b in den Halbleiterteil 100. Die zweiten Kontaktstrukturen 305b können elektrisch die zweiten Source- und Bodyzonen 110b, 115b mit einer zweiten Sourceelektrode 310b verbinden. Die zweite Sourceelektrode 310b kann elektrisch mit einem zweiten Lastanschluss Gnd der integrierten Schaltung 500 verbunden oder gekoppelt sein. Stark dotierte zweite Kontaktzonen 117b vom p-Typ können direkt an einen Bodenteil der zweiten Kontaktstrukturen 305b angrenzen, um einen niedrigen Kontaktwiderstand zwischen den zweiten Kontaktstrukturen 305b und den zweiten Bodyzonen 115b vorzusehen.
  • Eine Verbindungsverbindungsstruktur 305x kann sich von der ersten Oberfläche 101 in den Halbleiterteil 100 erstrecken und kann elektrisch die zweite Drainzone 120b mit der ersten Sourceelektrode 311a verbinden. Längs Seitenwänden der Vorrichtungsverbindungsstrukturen 305x können stark dotierte erste Kontaktzonen 117a hochdotierte Verbindungen zwischen der zweiten Sourceelektrode 311a und den ersten Bodyzonen 115a vorsehen.
  • Die vertikalen Projektionen der ersten und zweiten Transistorzellen TC1, TC2 überlappen einander. Die ersten Transistorzellen TC1 können in Paaren angeordnet sein, wobei die zwei Transistorzellen von jedem Paar spiegelverkehrt bezüglich der ersten Drainzone 120a angeordnet sind, die durch die betreffenden zwei ersten Transistorzellen TC1 geteilt wird.
  • Das Ausführungsbeispiel von 1C unterscheidet sich vom Ausführungsbeispiel der 1B dadurch, dass die ersten Sourcezonen 110a längs einer lateralen Richtung senkrecht zu der Querschnittsebene gemustert sind. In ersten Abschnitten erstrecken sich die ersten Sourcezonen 110a von der ersten Oberfläche 101 zu der zweiten Drainzone 120b und sehen eine elektrische Verbindung zwischen den ersten Sourcezonen 110a der ersten Schaltvorrichtung T1 und den zweiten Drainzonen 120b der zweiten Schaltvorrichtung T2 vor. In zweiten Abschnitten erstrecken sich stark dotierte erste Kontaktzonen 117a vom p-Typ zwischen den ersten Sourcezonen 110a und den zweiten Drainzonen 120b und sehen eine Verbindung mit niedrigem spezifischem Widerstand zwischen den angrenzenden ersten Bodyzonen 115a und den elektrisch mit der ersten Sourceelektrode 311a verbundenen ersten Kontaktstrukturen 305a vor. Längs der lateralen Richtung senkrecht zu der Querschnittsebene wechseln die stark dotierten ersten Kontaktzonen 117a vom p-Typ mit Abschnitten der stark dotierten ersten Sourcezonen 110a vom n-Typ ab. Die zweite Drainzone 120b grenzt direkt an Abschnitte der ersten Sourcezonen 110a an.
  • Alternativ trennen stark dotierte erste Kontaktzonen 117a vom p-Typ die ersten Sourcezonen 115a von der zweiten Drainzone 120b, und die ersten Kontaktstrukturen 305a erstrecken sich in die zweite Drainzone 120b, so dass die ersten Kontaktstrukturen 305a elektrisch die ersten Sourcezonen 110a, die zweiten Drainzonen 120b, die ersten Bodyzonen 115a und die erste Sourceelektrode 311a verbinden.
  • 1D ist eine schematische Draufsicht der Elektrodenstrukturen 311a, 312a der integrierten Schaltung 500 an einer Seite der ersten Oberfläche 101. Die erste Sourceelektrode 311a kann einen Ausgangsanschluss Vph oder ein Anschlusspad bzw. -kissen einer Bondverbindung zu dem Ausgangsanschluss Vdd bilden. Die erste Drainelektrode 312a kann einen ersten Lastanschluss Vdd oder ein Anschlusspad bzw. -kissen für eine Bondverbindung zu dem ersten Lastanschluss Vdd bilden. Ein erster Steueranschluss Ctrl1 oder ein Anschlusspad bzw. -kissen für eine Bondverbindung zu dem ersten Steueranschluss Ctrl1 ist elektrisch mit den ersten Gateelektroden 150a der 1A–1C verbunden.
  • 1E zeigt die entgegengesetzte Seite, die zu der zweiten Oberfläche 102 ausgerichtet ist. Die zweite Sourceelektrode 310b kann einen zweiten Lastanschluss Vdd oder ein Anschlusspad bzw. -kissen für eine Bondverbindung zu dem zweiten Lastanschluss Vdd bilden. Ein zweiter Steueranschluss Ctrl2 oder ein Anschlusspad bzw. -kissen für eine Bondverbindung zu dem zweiten Steueranschluss Ctrl2 ist elektrisch mit den zweiten Gateelektroden 150b der 1A–1C verbunden.
  • Ein weiterer Anschluss oder ein Anschlusspad bzw. -kissen kann elektrisch mit den zweiten Feldelektroden 160b verbunden oder gekoppelt sein. Gemäß anderen Ausführungsbeispielen sind die zweiten Feldelektroden 160b elektrisch mit der zweiten Sourceelektrode 310b oder den zweiten Gateelektroden 150b verbunden. Gemäß anderen Ausführungsbeispielen können beide Steueranschlüsse oder Anschlusspads bzw. -kissen Ctrl1, Ctrl2 auf der gleichen Seite durch Vorsehen von beispielsweise einem TSV (Durch-Silizium-Via) gelegen sein.
  • Die integrierte Schaltung 500 kann vertikal wenigstens zwei Schaltvorrichtungen T1, T2, beispielsweise die Niederseitenund Hochseitenschalter einer Halbbrücke, integrieren. Eine niedrige parasitäre Kapazität und ein geringer elektrischer Widerstand zwischen den Hochseiten- und Niederseitenschaltern erlauben eine hohe Packungsdichte. Die integrierte Schaltung kann eine Leistungshalbleitervorrichtung sein.
  • Im Vergleich mit gemeinsam verpackten Chips bzw. Dies mit Hochseiten- und Niederseitenschaltern, die in verschiedenen Chips bzw. Dies verarbeitet sind, die von verschiedenen Substraten erhalten und auf der Oberseite voneinander oder Seite an Seite verlötet sind, besteht ein Weg, nach welchem die integrierte Schaltung 500 die Verpackungskosten reduziert, darin, dass lediglich ein Chip bzw. eine Die gehandhabt werden muss und weniger Verpackungspegel-Zwischenverbindungen erforderlich sind.
  • Anders als monolithische Seite-an-Seite-Ausführungen für Halbbrücken erlaubt die integrierte Schaltung 500 ein merkliches Reduzieren der erforderlichen Chipfläche.
  • Die 2A und 2B beziehen sich auf eine integrierte Schaltung 500 mit einem lateralen p-FET, der die erste Schaltvorrichtung T1 vorsieht, und mit einem vertikalen n-FET, der die zweite Schaltvorrichtung T2 bildet. Die zweite Schaltvorrichtung T2 kann der zweiten Schaltvorrichtung T2 von 1A entsprechen. Auf der Seite der ersten Schaltvorrichtung T1 grenzen die ersten Kontaktstrukturen 305a, die elektrisch mit der ersten Drainelektrode 312a und dem ersten Lastanschluss Vdd verbunden sind, direkt an die stark dotierten ersten Drainzonen 120a vom p-Typ sowie an die ersten Bodyzonen 115a vom n-Typ an. Erste Kontaktstrukturen 305a, die elektrisch mit der ersten Sourceelektrode 311 und dem Ausgangsanschluss Vph verbunden sind, grenzen direkt an die stark dotierte zweite Drainzone 21b vom n-Typ sowie an die stark dotierten ersten Sourcezonen 110a vom p-Typ an. Für weitere Einzelheiten wird Bezug genommen auf die Beschreibung der 1A bis 1E.
  • Die 3A und 3B beziehen sich auf ein Ausführungsbeispiel, das vertikal einen lateralen HEMT als die erste Schaltvorrichtung T1 und einen vertikalen n-FET als die zweite Schaltvorrichtung T2 integriert. Die Lastpfade der ersten und zweiten Schaltvorrichtungen T1, T2 sind elektrisch in Reihe angeordnet. Die ersten und zweiten Schaltvorrichtungen T1, T2 können in einer Kaskodenverbindung konfiguriert sein, wobei Gate G der ersten Schaltvorrichtung T1 elektrisch mit Source S der zweiten Schaltvorrichtung T2 verbunden ist.
  • Die zweite Schaltvorrichtung T2 kann der zweiten Schaltvorrichtung T2 von 1A entsprechen. Die erste Schaltvorrichtung T1 kann wenigstens eine Pufferschicht 180 und eine Barriere- bzw. Sperrschicht 182 umfassen, die beide aus Nitriden der Gruppe III oder Arseniden der Gruppe III vorgesehen sind, welche Halbleiterverbindungen umfassen, die aus Stickstoff oder Arsen und Elementen der Gruppe III, wie Gallium (Ga), Aluminium (Al) und Indium (In) gebildet sind und ternäre sowie tertiäre Verbindungen einschließen, wie AlGaN und AlInGaN. Die Materialien für die Puffer- und Barriereschichten 180, 182 sind gewählt aus Nitriden/Arseniden der Gruppe III, so dass die Bandabstände der Materialien der Barriere- und Pufferschichten 180, 182 merklich voneinander abweichen, und so dass in einer Nähe der Zwischenfläche zwischen den Puffer- und Sperrschichten 180, 182 ein zweidimensionales Elektronengas (2DEG) einen leitenden Kanal in der Pufferschicht 180 bilden.
  • Der leitende Kanal erstreckt sich zwischen einer Drainelektrode, die durch eine erste Kontaktstruktur 305a vorgesehen ist, die elektrisch mit dem ersten Lastanschluss Vdd verbunden ist, und einer Sourceelektrode, die durch eine erste Kontaktstruktur 305a vorgesehen ist, die sich von der ersten Oberfläche 101 bis zu der oder in die hochdotierte zweite Drainzone 120b vom n-Typ erstreckt. Die erste Gateelektrode 150a, die einen Teil einschließen kann, der ein leitendes Material eines Nitrids der Gruppe III oder eines Arsenids der Gruppe III enthält, kann den leitenden Kanal des HEMT abhängig von einer an die erste Gateelektrode 150a angelegten Spannung lokal verarmen oder nicht verarmen.
  • Das Ausführungsbeispiel der 4A und 4B kombiniert zwei HEMTs, wie oben beschrieben, auf gegenüberliegenden bzw. entgegengesetzten Seiten eines Basissubstrats 400, das durch die zwei HEMTs geteilt bzw. gemeinsam eingenommen wird. Das Material des Basissubstrats 400 kann beispielsweise GaAs, SiC, Si, GaN, Ge, SiGe oder Saphir sein. Die erste Schaltvorrichtung T1 ist ein HEMT, der erste Puffer- und Barriereschichten 180a, 182a umfasst, wobei die freiliegende Oberfläche der ersten Barriereschicht 182a die erste Oberfläche 101 des Halbleiterteiles 100 bilden kann. Die zweite Schaltvorrichtung T2 ist ein HEMT, der zweite Puffer- und Barriereschichten 180b, 182b umfasst, wobei die freiliegende Oberfläche der zweiten Barriereschicht 182b die zweite Oberfläche 102 bilden kann.
  • Eine Vorrichtungsverbindungsstruktur 305x kann sich von der ersten Oberfläche 101 durch den Halbleiterteil 100 zu der zweiten Oberfläche 102 erstrecken, wobei elektrisch die erste Sourceelektrode 311a der ersten Schaltvorrichtung T1 und die zweite Drainelektrode 313b der zweiten Schaltvorrichtung T2 verbunden sind.
  • Gemäß anderen Ausführungsbeispielen kann sich ein erster Teil der Vorrichtungsverbindungsstruktur 305x von der ersten Oberfläche 101 in das Basissubstrat 400 erstrecken, und ein zweiter Teil kann sich von der zweiten Oberfläche 102 in das Basissubstrat 400 erstrecken. Die ersten und zweiten Teile können direkt aneinandergrenzen. Gemäß Ausführungsbeispielen, die ein hochleitendes Basissubstrat 400 einschließen, kann ein Teil des Basissubstrats 400 die ersten und zweiten Teile der Vorrichtungsverbindungsstruktur 305x trennen.
  • Die 5A bis 5G beziehen sich auf ein Verfahren zum Herstellen einer integrierten Schaltung, die vertikal eine erste Schaltvorrichtung mit ersten Transistorzellen und eine zweite Schaltvorrichtung mit zweiten Transistorzellen integriert.
  • Ein Basissubstrat 400 des Halbleitersubstrats 500a ist von einem oder mehreren dielektrischen oder halbleitenden Materialien, z.B. Saphir, intrinsischem oder hochdotiertem einkristallinem Silizium (Si), einkristallinem Germanium (Ge), einem Silizium-Germanium-Kristall (SiGe), Silizuimcarbid (SiC), Galliumnitrid (GaN) oder Galliumarsenid (GaAs) vorgesehen. Eine Hilfsstruktur 140 kann auf einer ersten Prozessoberfläche 401 des Basissubstrats 400 vorgesehen sein.
  • 5A zeigt die Hilfsstruktur 140, die auf Teilen der ersten Prozessoberfläche 401 gebildet ist. Das Material der Hilfsstruktur 140 und das Material des Basissubstrats 400 können merklich verschiedene Ätzeigenschaften haben. Beispielsweise ist das Basissubstrat 400 aus einem stark dotierten einkristallinen Silizium vom n-Typ vorgesehen, und die Hilfsstruktur 140 ist aus einem dielektrischen Material, beispielsweise einem Siliziumoxid, vorgesehen.
  • Ein Epitaxieprozess wächst eine epitaktische Schicht 104 auf der ersten Oberfläche 401 auf und überwächst lateral die Hilfsstrukturen 140 derart, dass die epitaktische Schicht 104 und das Basissubstrat 400 die Hilfsstruktur 140 einbetten. Die Materialien des Basissubstrats 400 und der epitaktischen Schicht 104 können identische oder angenähert identische Gitterkonstanten derart haben, dass die epitaktische Schicht 104 in Übereinstimmung mit dem Kristallgitter des Basissubstrat 400 aufwächst. Die erste epitaktische Schicht 104 kann aus einer homogen dotierten Schicht bestehen oder kann zwei, drei oder mehr Unterschichten umfassen, die voneinander hinsichtlich eines vertikalen Fremdstoffprofiles, einer mittleren Nettofremdstoffkonzentration und/oder eines Fremdstofftyps abweichen. Die mittlere Nettodotierstoffkonzentration, der Leitfähigkeitstyp und das vertikale Fremdstoffprofil von jeder Unterschicht hängen von dem Typ der in der ersten epitaktischen Schicht 104 zu bildenden Schaltvorrichtung(en) ab.
  • In 5B ist die erste epitaktische Schicht 104 eine einkristalline Siliziumschicht, die eine leicht dotierte erste Unterschicht 104a vom p-Typ, eine stark dotierte zweite Unterschicht 104b vom n-Typ und eine leicht dotierte dritte Unterschicht 104c vom n-Typ umfasst. Die freiliegende Oberfläche der epitaktischen Schicht 104, entgegengesetzt zu dem Basissubstrat 400, kann eine erste Oberfläche 101 eines Halbleiterteiles der fertiggestellten bzw. endgültigen Vorrichtung bilden.
  • Provisorische oder komplette erste Transistorzellen TC1 einer ersten Schaltvorrichtung T1 sind in der ersten epitaktischen Schicht 104 durch Auftragungs- bzw. Abscheidungs-, Implantations- und Ätzprozesse gebildet, die auf das Halbleitersubstrat 500a von einer durch die erste Oberfläche 101 definierten Seite einwirken. Die erste Schaltvorrichtung kann eine vertikale Schaltvorrichtung mit ersten Gateelektroden 150a und Feldelektroden 160 sein, die in Zellstreifen gebildet sind, die sich von der ersten Oberfläche 101 in die erste epitaktische Schicht 104 erstrecken. Erste Gatedielektrika 205a isolieren dielektrisch die ersten Gateelektroden 150a von der ersten epitaktischen Schicht 104. Felddielektrika 202 können dielektrisch die Feldelektroden 160 von der epitaktischen Schicht 104 und den ersten Gateelektroden 150a isolieren.
  • Eine erste dielektrische Struktur 220a kann auf der ersten Oberfläche 101 vorgesehen sein, und Kontaktgräben 105 können durch Öffnungen in der ersten dielektrischen Struktur 220a in Halbleitermesas geätzt werden, die zwischen benachbarten Zellstreifen gebildet sind. Zusätzliche Fremdstoffe können in die erste epitaktische Schicht 104 durch Diffusions- und/oder Implantationsprozesse über die erste Oberfläche 101 eingeführt werden, um Sourcezonen, Kanal/Bodyzonen und Kontaktzonen zu bilden. In dem Fall von Implantationen können Implantationsschädigungen zu dieser Stufe ausgeheilt oder nicht ausgeheilt werden und die Implantationen können oder können nicht zu dieser Stufe diffundiert werden. Eine dünne Metallbarrierenauskleidung 301 kann aufgetragen werden, die die Kontaktgräben 105 auskleidet und die die erste dielektrische Struktur 220a bedeckt.
  • 5C zeigt die vervollständigten oder vorläufigen bzw. provisorischen ersten Transistorzellen TC1 und die Metallbarrierenauskleidung 301. Die Metallbarrierenauskleidung 301 kann aus Titannitrid (TiN) oder Tantalnitrid (TaN) als Beispiel bestehen oder diese Stoffe enthalten. Die zweite Unterschicht 104b kann einer ersten Drainzone 120a entsprechen oder diese umfassen, und die dritte Unterschicht 104c kann einer ersten Driftzone 121a der ersten Schaltvorrichtung entsprechen oder diese umfassen.
  • Eine Schutzschicht 710 kann auf der Metallbarrierenauskleidung 301 aufgetragen werden, und ein Träger 720 kann an der Schutzschicht 710 festgelegt, beispielsweise befestigt bzw. angeklebt oder gebonded werden.
  • 5D zeigt die Schutzschicht 710, die aus einem Material vorgesehen ist, das mit hoher Selektivität gegenüber dem Material der Metallbarrierenauskleidung 301 entfernt werden kann und das Prozesstemperaturen aushält, die angewandt sind, um die zweite Schaltvorrichtung vorzusehen, beispielsweise ein Glas. Der Träger 720 kann ein Metallklotz oder eine Siliziumplatte als Beispiel sein, der bzw. die beispielsweise direkt an die Silizium enthaltende Schutzschicht 710 gebondet ist.
  • Das Halbleitersubstrat 500a wird mit der Oberseite nach unten gewendet (geflippt), so dass eine zweite Prozessoberfläche des Basissubstrats 400 mit der zur ersten Oberfläche 101 entgegengesetzten Seite für Auftragungs- bzw. Abscheidungs-, Ätz-, Implantations- und Polierprozesse zugänglich ist. Das Basissubstrat 400 kann gedünnt oder vollständig entfernt werden, beispielsweise durch chemisch/mechanische Polierprozesse. Zusätzlich zu dem Basissubstrat 400 können andere Ausführungsbeispiele ein Entfernen eines Teiles der an das Basissubstrat 400 angrenzenden ersten epitaktischen Schicht 104 vorsehen. Die Hilfsstrukturen 140 können für eine Endpunkterfassung in einem Polierprozess verwendet werden.
  • 5E zeigt das Halbleitersubstrat 500a, nachdem ein Polierprozess vollständig das Basissubstrat 400 entfernte und an der Hilfsstruktur 140 anhält. Die polierte Oberfläche der epitaktischen Schicht 140 kann die zweite Oberfläche 102 des Halbleiterteiles 100 der endgültigen bzw. fertiggestellten Vorrichtung bilden. Defekte in einem Teil der ersten epitaktischen Schicht 104, die zu der zweiten Oberfläche 102 ausgerichtet ist, können ausgeheilt werden, indem beispielsweise Ätz-, Ausheil- und/oder Oxidationsprozesse verwendet und ein Opferoxid erzeugt wird, das im Folgenden entfernt werden kann. Eine weitere epitaktische Schicht kann oder kann nicht auf der Oberfläche des Halbleitersubstrats 500a entgegengesetzt zu der ersten Oberfläche 101 aufgewachsen werden.
  • Zweite vollständige oder provisorische bzw. vorläufige Transistorzellen TC2 der zweiten Schaltvorrichtung können gebildet werden, indem zweite Gateelektroden 150b, zweite Gatedielektrika 205b, die dielektrisch die zweiten Gateelektroden 150b von dem Halbleiterteil 100 isolieren, und eine zweite dielektrische Struktur 220b, die dielektrische die zweiten Gateelektroden 150b einkapselt, vorgesehen werden. Die zweite Schaltvorrichtung kann ein LDMOS-FET (lateral diffundierter Metall-Oxid-Halbleiter-FET) in der üblichen Bedeutung sein, wobei Metall-Gateelektroden und Nichtmetall-Gateelektroden beide eingeschlossen sind. Zusätzliche Fremdstoffe können in die erste Unterschicht 104a durch Diffusions- und Implantationsprozesse über die zweite Oberfläche 102 eingeführt werden, um Kanaloder Body-, Drain-, Source- und Kontaktzonen zu bilden. In dem Fall von Implantationen können die Implantationsschädigungen zu dieser Stufe ausgeheilt oder nicht ausgeheilt werden, und die Implantationen können zu dieser Stufe diffundiert oder nicht diffundiert werden.
  • 5F zeigt die zweiten vervollständigten oder provisorischen bzw. vorläufigen Transistorzellen TC2 mit zweiten Gatedielektrika 205b, die dielektrisch die zweiten Gateelektroden 150b von der ersten epitaktischen Schicht 104 isolieren.
  • Ein Ätzprozess kann die Hilfsstrukturen 140 mit hoher Selektivität gegenüber dem Material der ersten epitaktischen Schicht 104 entfernen, um Vorrichtungsverbindungsgräben zu bilden, die sich von der zweiten Oberfläche 102 in den Halbleiterteil 100 erstrecken. Der Ätzprozess kann die stark dotierte zweite Unterschicht 104b freilegen, und ein weiterer Ätzprozess, der das stark dotierte Material mit einer höheren Rate als leicht dotiertes Material entfernen kann, kann verwendet werden, um die Vorrichtungsverbindungsgräben zu vertiefen. Vorrichtungsverbindungsstrukturen 305x können in den Vorrichtungsverbindungsgräben gebildet werden.
  • 5G zeigt zweite Transistorzellen TC2 der Schaltvorrichtung T2 und Vorrichtungsverbindungsstrukturen 305x an der Stelle der Hilfsstrukturen 140 von 5A. Die Vorrichtungsverbindungsstrukturen 305x können sich in die zweite Unterschicht 104b erstrecken und können elektrisch die ersten Drainzonen 120a der ersten Schaltvorrichtung T1 mit zweiten Sourcezonen der zweiten Schaltvorrichtung T2 verbinden.
  • Nach Vorsehen der Elektroden der zweiten Schaltvorrichtung T2 werden der Träger 720 und die Schutzschicht 710 entfernt, und die Elektrodenstrukturen der ersten Schaltvorrichtung T1 können vervollständigt werden. Die fertiggestellte bzw. endgültige Vorrichtung kann im Prinzip bzw. im Wesentlichen der integrierten Schaltung 500 von 1B entsprechen.
  • Ein Ausheilenen und/oder eine Diffusion von Implantationen bezüglich der ersten und zweiten Schaltvorrichtungen T1, T2 kann getrennt oder kombiniert miteinander ausgeführt werden, beispielsweise können die Ausheil- oder die Diffusionsprozesse gleichzeitig vorgenommen werden. Andere Ausführungsbeispiele können das Halbleitersubstrat 500a vor oder nach Bilden der Metallbarriereauskleidung 301 flippen oder können das Halbleitersubstrat 500a mehr als einmal flippen.
  • Die 6A bis 6E beziehen sich auf die Herstellung einer integrierten Schaltung, die vertikal zwei HEMTs integriert. Auf einer ersten Prozessoberfläche 401 eines Basissubstrats 400, beispielsweise auf einer (111)-Oberfläche eines Siliziumkristalls wächst ein Epitaxieprozess eine erste epitaktische Schicht auf, die wenigstens zwei Nitridschichten der Gruppe III mit verschiedenen Bandabständen umfasst, beispielsweise eine erste Pufferschicht 180a und eine erste Barriereschicht 182a.
  • 6A zeigt die erste Pufferschicht 180a, beispielsweise eine GaN-Schicht, auf der ersten Prozessoberfläche 401 und die erste Barriereschicht 182a, z.B. eine AlGaN- oder InAlN-Schicht auf der ersten Pufferschicht 180a. Eine freiliegende Oberfläche der ersten Barriereschicht 182a entgegengesetzt zu dem Basissubstrat 400 kann der ersten Oberfläche 101 des Halbleiterteiles der fertiggestellten bzw. endgültigen Vorrichtung entsprechen. Andere Ausführungsbeispiele können eine Keimschicht von einem weiteren Gruppe III-Nitrid zwischen dem Basissubstrat 400 und der ersten Pufferschicht 180a vorsehen.
  • Erste Source- und Drainkontakte 305a und eine erste Gateelektrode 150a werden in und auf der ersten epitaktischen Schicht gebildet, und eine Passivierungsschicht 190 kann aufgetragen bzw. abgeschieden werden.
  • Wie in 6B gezeigt ist, erstrecken sich die ersten Sourceund Drainkontakte 305a von der ersten Oberfläche 101 durch die erste Barriereschicht 182a in die erste Pufferschicht 180a. Die erste Gateelektrode 150a ist in einem Abstand zu einer Zwischenfläche zwischen den ersten Puffer- und Barriereschichten 180a, 182a vorgesehen. Die Passivierungsschicht 190 bedeckt die erste Oberfläche 101 und kapselt die erste Gateelektrode 150a sowie die ersten Source- und Drainkontakte 305a ein. Ein Kontakt aus den Drain- und Sourcekontakten 305a, beispielsweise der Drainkontakt 305a, kann sich durch die erste Pufferschicht 180a erstrecken und kann direkt an das Basissubstrat 400 angrenzen, um einen Teil der Vorrichtungsverbindungsstruktur vorzusehen.
  • Das Halbleitersubstrat 500a wird mit der Oberseite nach unten gewendet, so dass eine zweite Prozessoberfläche 402 des Basissubstrats 400 mit der Seite entgegengesetzt zur ersten Oberfläche 101 für Auftragungs- bzw. Abscheidungs-, Ätz-, Implantations- und Polierprozesse zugänglich ist. Das Basissubstrat 400 kann oder kann nicht in einem Schleifprozess gedünnt werden.
  • 6C zeigt das gewendete bzw. geflippte Halbleitersubstrat 500a mit dem gedünnten Basissubstrat 400a, das eine weitere Prozessoberfläche 403 entgegengesetzt zu der Passivierungsschicht 190 vorsieht.
  • Eine zweite epitaktische Schicht, die aus Gruppe III-Nitriden ausgewählt ist, wird auf der weiteren Prozessoberfläche 403 aufgewachsen. Die zweite epitaktische Schicht umfasst wenigstens eine zweite Pufferschicht 180b und eine zweite Barriereschicht 182b.
  • In 6D grenzt die zweite Pufferschicht 180b direkt an das gedünnte Basissubstrat 400a entgegengesetzt zu der ersten Pufferschicht 180a an. Eine freiliegende Oberfläche der zweiten Barriereschicht 182b sieht die zweite Oberfläche 102 des Halbleiterteiles 100 der fertiggestellten bzw. endgültigen Vorrichtung vor. Die Materialien und Abmessungen der ersten und zweiten Pufferschichten 180a, 180b können die gleichen oder verschieden sein.
  • Zweite Gateelektroden 150b sowie zweite Source- und Drainkontakte 305b sind auf und in der zweiten epitaktischen Schicht ähnlich zu den ersten Gateelektroden 150a und den ersten Source- und Drainkontakten 305a gebildet. Ein Kontakt aus den zweiten Drain- und Sourcekontakten 305b, beispielsweise der zweite Sourcekontakt 305a, kann sich durch die zweite Pufferschicht 180b erstrecken und kann direkt an das Basissubstrat 400 angrenzen.
  • In 6E können die ausgedehnten ersten Drain- und zweiten Sourcekontakte 305a, 305b direkt aneinander angrenzen und können Teile einer zusammenhängenden bzw. sich berührenden Vorrichtungsverbindungsstruktur 305x bilden, wobei das gedünnte Basissubstrat 400a auf einem leitenden oder einem dielektrischen Material beruhen kann.
  • Gemäß anderen Ausführungsbeispielen grenzen die ausgedehnten ersten Drain- und zweiten Sourcekontakte 305a, 305b nicht direkt an einander an, wobei das gedünnte Basissubstrat 400a auf einem leitenden Material beruht und Teil der Vorrichtungsverbindungsstruktur ist.
  • Ein Ausführungsbeispiel einer integrierten Schaltung umfasst eine erste Schaltvorrichtung, die einen ersten Halbleiterbereich in einem ersten Abschnitt eines Halbleiterteiles umfasst, und eine zweite Schaltvorrichtung, die einen zweiten Halbleiterbereich in einem zweiten Abschnitt des Halbleiterteiles umfasst. Die ersten und zweiten Abschnitte und Elektrodenstrukturen der ersten und zweiten Schaltvorrichtungen außerhalb des Halbleiterteiles sind längs einer vertikalen Achse senkrecht zu einer ersten Oberfläche des Halbleiterteiles angeordnet. Die ersten und zweiten Abschnitte des Halbleiterteiles können direkt aneinander angrenzen und eine Zwischenfläche parallel zu der ersten Oberfläche bilden.
  • Ein anderes Ausführungsbeispiel einer integrierten Schaltung umfasst eine erste Schaltvorrichtung, die einen ersten Halbleiterbereich in einen ersten Abschnitt eines Halbleiterteiles umfasst, und eine zweite Schaltvorrichtung, die einen zweiten Halbleiterbereich in einem zweiten Abschnitt des Halbleiterteiles umfasst. Die ersten und zweiten Abschnitte und Elektrodenstrukturen der ersten und zweiten Schaltvorrichtungen außerhalb des Halbleiterteiles sind längs einer vertikalen Achse senkrecht zu der ersten Oberfläche des Halbleiterteiles angeordnet. Eine Vorrichtungsverbindungsstruktur verbindet elektrisch eine der Elektrodenstrukturen der ersten Schaltvorrichtung mit einer der Elektrodenstrukturen der zweiten Schaltvorrichtung. Die Vorrichtungsverbindungsstruktur ist zwischen der ersten Oberfläche und einer entgegengesetzten zweiten Oberfläche des Halbleiterteiles angeordnet und ist in den Halbleiterteil eingebettet.
  • Obwohl spezifische Ausführungsbeispiele hier dargestellt und beschrieben sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsbeispiele herangezogen werden kann, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsbeispiele abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (20)

  1. Integrierte Schaltung, umfassend: eine erste Schaltvorrichtung (T1) mit einem ersten Halbleiterbereich in einem ersten Abschnitt (100a) eines Halbleiterteiles (100), und eine zweite Schaltvorrichtung (T2) mit einem zweiten Halbleiterbereich in einem zweiten Abschnitt (100b) des Halbleiterteiles (100), wobei die ersten und zweiten Abschnitte (100a, 100b) und Elektrodenstrukturen (310b, 311a, 312a) der ersten und zweiten Schaltvorrichtungen (T1, T2) außerhalb des Halbleiterteiles (100) längs einer vertikalen Achse senkrecht zu einer ersten Oberfläche (101) des Halbleiterteiles (100) angeordnet sind.
  2. Integrierte Schaltung nach Anspruch 1, bei der vertikale Projektionen der ersten und zweiten Halbleiterbereiche in der vertikalen Richtung einander überlappen.
  3. Integrierte Schaltung nach Anspruch 1 oder 2, bei der wenigstens eine Schaltvorrichtung aus den ersten und zweiten Schaltvorrichtungen (T1, T2) ein vertikaler Transistor mit einem Hauptlaststrompfad längs der vertikalen Richtung ist.
  4. Integrierte Schaltung nach einem der Ansprüche 1 bis 3, bei der die erste Schaltvorrichtung (T1) ein vertikaler Transistor mit einem Hauptlaststrompfad längs der vertikalen Richtung ist und bei der die zweite Schaltvorrichtung (T2) ein lateraler Transistor mit einem Hauptlaststrompfad längs einer lateralen Richtung parallel zur ersten Oberfläche (101) ist.
  5. Integrierte Schaltung nach einem der Ansprüche 1 bis 4, bei der wenigstens eine Schaltvorrichtung aus den ersten und zweiten Schaltvorrichtungen (T1, T2) ein lateraler Transistor mit hoher Elektronenbeweglichkeit mit einem Hauptlaststrompfad längs einer lateralen Richtung parallel zur ersten Oberfläche (101) ist.
  6. Integrierte Schaltung nach einem der Ansprüche 1 bis 5, bei der die ersten und zweiten Abschnitte (100a, 100b) überlappen und bei der die ersten und zweiten Schaltvorrichtungen (T1, T2) einen Überlappungsabschnitt des Halbleiterteiles (100) teilen.
  7. Integrierte Schaltung nach Anspruch 6, bei der der Überlappungsabschnitt als eine Drainzone von einer der ersten und zweiten Schaltvorrichtungen (T1, T2) und als eine Sourcezone der anderen der ersten und zweiten Schaltvorrichtungen (T1, T2) wirksam ist.
  8. Integrierte Schaltung nach einem der Ansprüche 1 bis 7, weiterhin umfassend: wenigstens eine Vorrichtungsverbindungsstruktur (305x), die elektrisch mit einer Drainzone (120b) von einer der ersten und zweiten Schaltvorrichtungen (T1, T2) und mit einer Sourcezone (110a) der anderen der ersten und zweiten Schaltvorrichtungen (T1, T2) verbunden ist.
  9. Integrierte Schaltung nach Anspruch 8, bei der sich die wenigstens eine Vorrichtungsverbindungsstruktur (305x) durch den Halbleiterteil (100) erstreckt.
  10. Integrierte Schaltung nach einem der Ansprüche 1 bis 9, bei der die erste Schaltvorrichtung (T1) eine Vielzahl von ersten Transistorzellen (TC1) umfasst und bei der die zweite Schaltvorrichtung (T2) eine Vielzahl von zweiten Transistorzellen (TC2) umfasst, die in der vertikalen Projektion von wenigstens einigen der ersten Transistorzellen (TC1) angeordnet sind.
  11. Integrierte Schaltung nach Anspruch 10, bei der die ersten Transistorzellen (TC1) regelmäßig unter einem ersten Mitte-zu-Mitte-Abstand längs einer ersten lateralen Richtung parallel zu der ersten Oberfläche (101) angeordnet sind und bei der die zweiten Transistorzellen (TC2) regelmäßig unter einem zweiten Mitte-zu-Mitte-Abstand längs der ersten lateralen Richtung angeordnet sind.
  12. Integrierte Schaltung nach einem der Ansprüche 1 bis 11, bei der die erste Schaltvorrichtung (T1) an einer ersten Seite des Halbleiterteiles (100) vorgesehen ist und bei der die zweite Schaltvorrichtung (T2) an einer zweiten Seite des Halbleiterteiles (100) entgegengesetzt zu der ersten Seite vorgesehen ist.
  13. Integrierte Schaltung nach einem der Ansprüche 1 bis 12, bei der eine Zwischenfläche oder ein überlappender Bereich zwischen den ersten und zweiten Abschnitten (100a, 100b) sich parallel zu der ersten Oberfläche (101) erstreckt.
  14. Integrierte Schaltung nach einem der Ansprüche 1 bis 13, weiterhin umfassend: ein Basissubstrat (400) zwischen den ersten und zweiten Abschnitten (100a, 100b).
  15. Integrierte Schaltung nach einem der Ansprüche 1 bis 14, weiterhin umfassend: eine Vorrichtungsverbindungsstruktur (305x), die elektrisch eine der Elektrodenstrukturen (311a) der ersten Schaltvorrichtung (T1) mit einer der Elektrodenstrukturen (313b) der zweiten Schaltvorrichtung (T2) verbindet und zwischen der ersten Oberfläche (101) und einer entgegengesetzten zweiten Oberfläche (102) des Halbleiterteiles (100) angeordnet ist.
  16. Integrierte Schaltung nach einem der Ansprüche 1 bis 15, bei der die ersten und zweiten Schaltvorrichtungen (T1, T2) als eine Halbbrückenschaltung gestaltet sind.
  17. Verfahren zum Herstellen einer integrierten Schaltung (500), umfassend: Aufwachsen einer epitaktischen Schicht (104) auf einer Prozessoberfläche eines Basissubstrats (400), Vorsehen durch auf eine freiliegende erste Oberfläche der epitaktischen Schicht (104) einwirkende Prozesse von ersten Transistorzellen (TC1) in der epitaktischen Schicht (104), wobei jede erste Transistorzelle eine erste Gateelektrode (150a) umfasst, und Vorsehen durch auf eine zur ersten Oberfläche entgegengesetzte Oberfläche einwirkende Prozesse von zweiten Transistorzellen (TC2), wobei jede zweite Transistorzelle eine zweite Gateelektrode (150b) umfasst.
  18. Verfahren nach Anspruch 17, weiterhin umfassend: Entfernen wenigstens eines Teiles des Basissubstrats (400) nach Vorsehen der ersten Transistorzellen (TC1) und vor Vorsehen der zweiten Transistorzellen (TC2).
  19. Verfahren nach Anspruch 17 oder 18, bei dem die zweiten Transistorzellen (TC2) in der epitaktischen Schicht oder dem Basissubstrat (400) vorgesehen werden.
  20. Verfahren nach einem der Ansprüche 17 bis 19, weiterhin umfassend: nach Vorsehen der ersten Transistorzellen (TC1) Aufwachsen einer weiteren epitaktischen Schicht auf einer Seite des Basissubstrats (400) entgegengesetzt zu der epitaktischen Schicht mit den ersten Transistorzellen (TC1), wobei die zweiten Transistorzellen (TC2) in der weiteren epitaktischen Schicht vorgesehen werden.
DE102014111653.4A 2013-08-16 2014-08-14 Integrierte Schaltung mit ersten und zweiten Schaltvorrichtungen, Halbbrückenschaltung und Verfahren zur Herstellung Withdrawn DE102014111653A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/968,505 US9502401B2 (en) 2013-08-16 2013-08-16 Integrated circuit with first and second switching devices, half bridge circuit and method of manufacturing
US13/968,505 2013-08-16

Publications (1)

Publication Number Publication Date
DE102014111653A1 true DE102014111653A1 (de) 2015-02-19

Family

ID=52430388

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014111653.4A Withdrawn DE102014111653A1 (de) 2013-08-16 2014-08-14 Integrierte Schaltung mit ersten und zweiten Schaltvorrichtungen, Halbbrückenschaltung und Verfahren zur Herstellung

Country Status (3)

Country Link
US (2) US9502401B2 (de)
CN (1) CN104377198A (de)
DE (1) DE102014111653A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9627275B1 (en) 2015-10-30 2017-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Hybrid semiconductor structure on a common substrate
WO2019007545A1 (de) 2017-07-03 2019-01-10 Giesecke+Devrient Mobile Security Gmbh Interferenzoptimierter metallischer datenträger
DE102016114496B4 (de) 2015-08-04 2020-04-23 Infineon Technologies Austria Ag Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
DE102022128515B3 (de) 2022-10-27 2024-02-15 Infineon Technologies Ag Sic-halbleiterkörper enthaltende vertikale leistungs-halbleitervorrichtung

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160293597A1 (en) * 2015-04-06 2016-10-06 Infineon Technologies Austria Ag Integrated Semiconductor Device
WO2017062056A1 (en) * 2015-10-09 2017-04-13 Hrl Laboratories, Llc GaN-ON-SAPPHIRE MONOLITHICALLY INTEGRATED POWER CONVERTER
US9991776B2 (en) * 2015-12-16 2018-06-05 Semiconductor Components Industries, Llc Switched mode power supply converter
US10083963B2 (en) 2016-12-21 2018-09-25 Qualcomm Incorporated Logic circuit block layouts with dual-side processing
US11349023B2 (en) * 2019-10-01 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Integration of p-channel and n-channel E-FET III-V devices without parasitic channels
FR3122771A1 (fr) * 2021-05-05 2022-11-11 Exagan Dispositif électronique pourvu d’un empilement de deux transistors à haute mobilité électronique agencés en demi-bras de pont
CN113594245B (zh) * 2021-07-23 2024-03-01 王晓波 一种双面型三维hemt器件及其制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816892A (en) * 1982-02-03 1989-03-28 General Electric Company Semiconductor device having turn-on and turn-off capabilities
JP3352840B2 (ja) * 1994-03-14 2002-12-03 株式会社東芝 逆並列接続型双方向性半導体スイッチ
JPH0818004A (ja) * 1994-06-29 1996-01-19 Hitachi Ltd 半導体装置とその製法
US6274892B1 (en) * 1998-03-09 2001-08-14 Intersil Americas Inc. Devices formable by low temperature direct bonding
JP4712301B2 (ja) * 2001-05-25 2011-06-29 三菱電機株式会社 電力用半導体装置
US7459750B2 (en) 2002-12-10 2008-12-02 Nxp B.V. Integrated half-bridge power circuit
US8017978B2 (en) * 2006-03-10 2011-09-13 International Rectifier Corporation Hybrid semiconductor device
US7863877B2 (en) 2006-12-11 2011-01-04 International Rectifier Corporation Monolithically integrated III-nitride power converter
JP5258207B2 (ja) * 2007-05-29 2013-08-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
US8299583B2 (en) * 2009-03-05 2012-10-30 International Business Machines Corporation Two-sided semiconductor structure
US8193583B2 (en) 2009-04-29 2012-06-05 Intersil Americas, Inc. Monolithic output stage with vertical high-side PMOS and vertical low-side NMOS interconnected using buried metal, structure and method
US7915645B2 (en) * 2009-05-28 2011-03-29 International Rectifier Corporation Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same
US8310007B2 (en) 2009-07-13 2012-11-13 Maxpower Semiconductor Inc. Integrated power supplies and combined high-side plus low-side switches
EP2317553B1 (de) * 2009-10-28 2012-12-26 STMicroelectronics Srl Doppelseitige Halbleiterstruktur und Herstellungsverfahren
US8643062B2 (en) * 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US20120228696A1 (en) 2011-03-07 2012-09-13 Texas Instruments Incorporated Stacked die power converter
CN102986027B (zh) 2011-03-15 2016-03-02 富士电机株式会社 高压集成电路设备
US20120274366A1 (en) 2011-04-28 2012-11-01 International Rectifier Corporation Integrated Power Stage
KR101922123B1 (ko) * 2012-09-28 2018-11-26 삼성전자주식회사 반도체소자 및 그 제조방법
US9202811B2 (en) * 2012-12-18 2015-12-01 Infineon Technologies Americas Corp. Cascode circuit integration of group III-N and group IV devices
US9041067B2 (en) * 2013-02-11 2015-05-26 International Rectifier Corporation Integrated half-bridge circuit with low side and high side composite switches
US9184243B2 (en) * 2013-07-12 2015-11-10 Infineon Technologies Americas Corp. Monolithic composite III-nitride transistor with high voltage group IV enable switch
US9385107B2 (en) * 2013-08-05 2016-07-05 Infineon Technologies Ag Multichip device including a substrate

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016114496B4 (de) 2015-08-04 2020-04-23 Infineon Technologies Austria Ag Halbleitervorrichtung, Transistoranordnung und Herstellungsverfahren
US9627275B1 (en) 2015-10-30 2017-04-18 Taiwan Semiconductor Manufacturing Company Ltd. Hybrid semiconductor structure on a common substrate
DE102016100016A1 (de) * 2015-10-30 2017-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterstruktur
DE102016100016B4 (de) 2015-10-30 2022-01-20 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterstruktur
WO2019007545A1 (de) 2017-07-03 2019-01-10 Giesecke+Devrient Mobile Security Gmbh Interferenzoptimierter metallischer datenträger
DE102022128515B3 (de) 2022-10-27 2024-02-15 Infineon Technologies Ag Sic-halbleiterkörper enthaltende vertikale leistungs-halbleitervorrichtung

Also Published As

Publication number Publication date
US9502401B2 (en) 2016-11-22
US20170047324A1 (en) 2017-02-16
CN104377198A (zh) 2015-02-25
US20150048420A1 (en) 2015-02-19

Similar Documents

Publication Publication Date Title
DE102014111653A1 (de) Integrierte Schaltung mit ersten und zweiten Schaltvorrichtungen, Halbbrückenschaltung und Verfahren zur Herstellung
DE102011056157B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils und Halbleiterbauteile mit isolierten Halbleitermesas
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102005041793B4 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE102012206605B4 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
DE102014108963B4 (de) Herstellungsverfahren für eine Halbleitervorrichtung mit Leistungstransistorzellen und lateralen Transistoren
DE102013112012B4 (de) Halbleitervorrichtungen und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102012113110B4 (de) Integrierte Halbleitervorrichtung mit Heteroübergang und Verfahren zur Erzeugung einer integrierten Halbleitervorrichtung mit Heteroübergang
DE102012103369B4 (de) Ein Verfahren zum Ausbilden eines Halbleiterbauelements und ein Halbleiterbauelement
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102013108167B4 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE112009002330T5 (de) Leistungs-Mosfet mit einem verspannten Kanal in einer Halbleiter-Heterostruktur auf Metallsubstrat
DE102014116091B4 (de) Halbleiterbauelement
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102015117469A1 (de) Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
DE102008018865A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013206057A1 (de) Integriertes schaltbauelement mit parallelem gleichrichterelement
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102014108790B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102013002986A1 (de) Integrierte Schottky-Diode für HEMTS
DE102015105016A1 (de) Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
DE102014111981B4 (de) Halbleiterschaltvorrichtung mit Ladungsspeicherstruktur
DE102011054784B4 (de) Integrierte Schaltungstechnologie mit verschiedenen Bauelementepitaxialschichten und Verfahren zu dessen Herstellung
DE102014107560A1 (de) Halbleiterbauelement und Verfahren
DE102016101545B4 (de) Verfahren zum herstellen einer halbleitervorrichtung mit silicidschichten und eine halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee