DE102016100019A1 - Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102016100019A1
DE102016100019A1 DE102016100019.1A DE102016100019A DE102016100019A1 DE 102016100019 A1 DE102016100019 A1 DE 102016100019A1 DE 102016100019 A DE102016100019 A DE 102016100019A DE 102016100019 A1 DE102016100019 A1 DE 102016100019A1
Authority
DE
Germany
Prior art keywords
transistor
region
volume
insulating layer
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016100019.1A
Other languages
English (en)
Other versions
DE102016100019B4 (de
Inventor
Kuo-Ming Wu
Yi-Chun Lin
Alexander Kalnitsky
Jia-Rui Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016100019A1 publication Critical patent/DE102016100019A1/de
Application granted granted Critical
Publication of DE102016100019B4 publication Critical patent/DE102016100019B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Bei einigen Ausführungsformen weist ein Halbleiter-Bauelement einen ersten Transistor und einen zweiten Transistor auf. Der erste Transistor weist einen ersten Source-Bereich in einem ersten Volumenbereich, der eine erste Konzentration hat, und ein erstes Gate auf. Der zweite Transistor weist einen zweiten Source-Bereich in einem zweiten Volumenbereich auf, der eine zweite Konzentration hat, die höher als die erste Konzentration ist. Der zweite Source-Bereich ist mit dem ersten Source-Bereich und dem ersten Gate verbunden.

Description

  • Hintergrund der Erfindung
  • Heutzutage ist auf Grund der raschen Entwicklung in der Mikroelektronik das Projektieren von Elektroanlagen komplizierter geworden. Es gibt zwei Hauptarten von geregelten Stromversorgungen, und zwar die Schaltmodus-Stromversorgung und die lineare Stromversorgung. Da die Schaltmodus-Stromversorgung effizienter als die lineare Stromversorgung ist, ist die Schaltmodus-Stromversorgung populär geworden und findet breite Anwendung in elektronischen Geräten, wie etwa Personal Computern.
  • Kurze Beschreibung der Zeichnungen
  • Aspekte der vorliegenden Erfindung lassen sich am besten anhand der nachstehenden detaillierten Beschreibung in Verbindung mit den beigefügten Zeichnungen verstehen. Es ist zu beachten, dass entsprechend der üblichen Praxis in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Vielmehr können der Klarheit der Erörterung halber die Abmessungen der verschiedenen Elemente beliebig vergrößert oder verkleinert sein.
  • 1 ist ein Schaltplan gemäß einigen Ausführungsformen.
  • 2 ist eine Schnittansicht eines Halbleiter-Bauelements gemäß einigen Ausführungsformen.
  • Die 3A bis 3J sind Schaubilder, die ein Verfahren zum Herstellen eines Halbleiter-Bauelements gemäß einigen Ausführungsformen zeigen.
  • 4A ist ein Ablaufdiagramm, das ein Verfahren zum Herstellen eines Halbleiter-Bauelements gemäß einigen Ausführungsformen zeigt.
  • 4B ist ein Ablaufdiagramm, das ein weiteres Verfahren zum Herstellen eines Halbleiter-Bauelements gemäß einigen Ausführungsformen zeigt.
  • 5 ist eine schematische Darstellung, die die Ergebnisse der Simulation mit einer Schaltung mit und ohne das in 1 gezeigte Umleitungselement zeigt.
  • Detaillierte Beschreibung
  • Die nachstehende Beschreibung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale der Erfindung bereit. Nachstehend werden spezielle Beispiele für Komponenten und Anordnungen beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht beschränkend sein. Zum Beispiel kann die Herstellung eines ersten Elements über oder auf einem zweiten Element in der nachstehenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Element in direktem Kontakt ausgebildet werden, und sie kann auch Ausführungsformen umfassen, bei denen zusätzliche Elemente zwischen dem ersten und dem zweiten Element so ausgebildet werden können, dass das erste und das zweite Element nicht in direktem Kontakt sind. Darüber hinaus können in der vorliegenden Erfindung Bezugszahlen und/oder -buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient der Einfachheit und Klarheit und schreibt an sich keine Beziehung zwischen den verschiedenen erörterten Ausführungsformen und/oder Konfigurationen vor.
  • 1 ist ein Schaltplan einer Schaltung 10 gemäß einigen Ausführungsformen. In 1 arbeitet die Schaltung 10 in einer Stromdomäne, die zwischen einer Stromquelle VDD und einer Bezugsmasse GND, zum Beispiel dem Erdpegel, definiert ist. Die Schaltung 10 weist eine Stromversorgungsschaltung 11 und ein Umleitungselement 19 auf. Die Stromversorgungsschaltung 11 ist so konfiguriert, dass sie den Speisestrom VDD in eine Spannung Vout an einem Ausgang umwandelt, und das Umleitungselement 19 ist so konfiguriert, dass es den Strom zu dem Ausgang leitet, wie später näher beschrieben wird.
  • Die Stromversorgungsschaltung 11 weist einen ersten Transistor M1, einen zweiten Transistor M2, einen Induktor 12, einen Kondensator 14 und einen Gate-Treiber 16 auf. Der Gate-Treiber 16 funktioniert so, dass er ein Impulssignal an ein Gate jeweils des ersten Transistors M1 und des zweiten Transistors M2 ausgibt, um ihren Leitungszustand umzuschalten. Der Spannungspegel der Spannung Vout kann von der Einschaltdauer des Impulssignals abhängig sein.
  • Das Gate des ersten Transistors M1 ist mit dem Gate-Treiber 16 verbunden. Die Source des ersten Transistors M1 empfängt die Versorgungsspannung VDD. Der Drain des ersten Transistors M1 ist mit einem Ende des Induktors 12 verbunden. Der erste Transistor M1 in der vorliegenden Ausführungsform ist ein PMOS-Transistor (PMOS: p-type metal-oxide semiconductor; p-Metall-Oxid-Halbleiter).
  • Das Gate des zweiten Transistors M2 ist mit dem Gate-Treiber 16 verbunden. Der Drain des zweiten Transistors M2 ist mit dem Drain des ersten Transistors M1 sowie mit einem Ende des Induktors 12 verbunden. Die Source des zweiten Transistors M2 ist mit der Bezugsmasse GND verbunden. Die Body-Diode 18 hat eine Anode, die mit der Source des zweiten Transistors M2 verbunden ist, und eine Katode, die mit dem Drain des zweiten Transistors M2 verbunden ist. Bei der vorliegenden Ausführungsform ist der zweite Transistor M2 ein NMOS-Transistor (NMOS: n-type metal-oxide semiconductor; n-Metall-Oxid-Halbleiter). Bei einigen Ausführungsformen ist der zweite Transistor M2 ein seitlich ausdiffundierter MOS-Transistor (laterally diffused MOS; LDMOS).
  • Das Umleitungselement 19, das zwischen den Drain des zweiten Transistors M2 und die Bezugsmasse GND geschaltet ist, ist so konfiguriert, dass es den Strom von der Bezugsmasse GND zu dem Induktor 12 und dem Kondensator 14 umleitet. Das Umleitungselement 19 weist einen dritten Transistor Mb auf. Der Drain D des dritten Transistors Mb ist mit dem Drain des zweiten Transistors M2 verbunden. Das Gate G des dritten Transistors Mb ist mit der Bezugsmasse GND verbunden. Die Source S des dritten Transistors Mb ist mit der Bezugsmasse GND sowie mit dem Gate G verbunden. Dadurch ist der dritte Transistor Mb ein Dioden-verbundener Transistor. Da die Gate-Source-Spannung (VGS) des dritten Transistors Mb im Wesentlichen gleich null ist und somit kleiner als sein Spannungsgrenzwert ist, wird der dritte Transistor Mb in einem ausgeschalteten (nicht leitenden) Zustand gehalten. Insbesondere arbeitet der dritte Transistor Mb in einem Bereich unterhalb des Schwellenwerts. Bei der vorliegenden Ausführungsform ist der dritte Transistor Mb ein NMOS-Transistor. Bei einigen Ausführungsformen ist der dritte Transistor Mb ein seitlich ausdiffundierter MOS-Transistor (LDMOS).
  • Um einen Kurzschluss zwischen der Stromquelle VDD und der Bezugsmasse GND zu vermeiden, wird eine als „Totzeit” bezeichnete Zeitdauer eingeführt, sodass der erste Transistor M1 und der zweite Transistor M2 in einem Ausschaltzustand gehalten werden. Während der Totzeit kann jedoch das Problem der Rückwärtserholung der Body-Diode entstehen, das die Spannung Vout beeinträchtigen kann. Bei Betrieb wird in Reaktion auf ein Impulssignal von dem Gate-Treiber 16 der erste Transistor M1 eingeschaltet, während der zweite Transistor M2 ausgeschaltet wird. Strom von der Stromquelle VDD fließt über die Source zu dem Drain des ersten Transistors M1 zu dem Ausgang entlang einem ersten Pfad PA1, wodurch der Induktor 12 und der Kondensator 14 geladen werden. Anschließend kehrt der Gate-Treiber 16 den Leitungszustand des ersten Transistors M1 und des zweiten Transistors M2 um. Bevor der Leitungszustand des ersten Transistors M1 und des zweiten Transistors M2 vollständig umgekehrt worden ist, werden der erste Transistor M1 und der zweite Transistor M2 in der Totzeit ausgeschaltet. Strom von der Bezugsmasse GND lädt den Induktor 12 und den Kondensator 14 entlang einem zweiten Pfad PA2. Bei einigen bestehenden Ansätzen ohne einen Umleitungsmechanismus fließt der Ladestrom durch die Body-Diode 18, und es kommt zu der unerwünschten Rückwärtserholung der Body-Diode.
  • Zum Vermindern der Rückwärtserholung der Body-Diode wird das Umleitungselement 19 mit der Body-Diode 18 parallel geschaltet, um den Strom von der Bezugsmasse GND umzuleiten. Das Umleitungselement 19 hat einen Spannungsgrenzwert, der kleiner als der der Body-Diode 18 ist. Zum Beispiel beträgt der Spannungsgrenzwert des Umleitungselements 19 etwa 0,3 V, und der Spannungsgrenzwert der Body-Diode 18 beträgt etwa 0,7 V. Daher wirkt das Umleitungselement 19 als Leiter, bevor die Body-Diode 18 als Leiter wirkt. Mit dem Umleitungselement 19 fließt ein wesentlicher Teil des Stroms während der Totzeit von der Bezugsmasse GND über den Induktor 12 und den Kondensator 14 zu dem Ausgang, wodurch der Strom verringert wird, der durch die Body-Diode 18 fließt. Auf diese Weise wird das Problem der Rückwärtserholung der Body-Diode abgeschwächt. Praktisch fließt der gesamte Strom von der Bezugsmasse GND durch das Umleitungselement 19 und umgeht die Body-Diode 18, sodass das Problem der Rückwärtserholung der Body-Diode eliminiert wird.
  • Das Umleitungselement 19 ist mit einem Transistor implementiert und hat somit relativ niedrige Kosten je Flächeneinheit. Bei einigen bestehenden Ansätzen wird ein chipexternes Umleitungselement oder eine Schottky-Diode verwendet, um das Problem der Rückwärtserholung der Body-Diode anzugehen. Diese Ansätze können den Nachteil haben, dass sie relativ hohe Kosten je Flächeneinheit haben.
  • Das Umleitungselement 19 hat eine Durchbruchspannung von z. B. 12 V, 16 V oder 20 V, die von der Halbleiterstruktur des Umleitungselements 19 abhängt, die unter Bezugnahme auf 2 näher beschrieben wird. Darüber hinaus nimmt die Fläche des Umleitungselements 19 mit sinkender Durchbruchspannung des Umleitungselements 19 ab. Da die gewünschte Durchbruchspannung und somit die Fläche des Umleitungselements 19 vorgegeben werden können, ermöglicht das Umleitungselement 19 Flexibilität beim Entwurf der Schaltung.
  • Wenn zum Beispiel bei einer Anwendung die Schaltung 10 bei einer relativ hohen Versorgungsspannung VDD von z. B. 20 V arbeiten soll, ermittelt der Entwickler, dass entsprechend dem Spannungspegel der Versorgungsspannung VDD, d. h. 20 V, die Durchbruchspannung des Umleitungselements 19 20 V beträgt. Wenn bei Betrieb der erste Transistor M1 eingeschaltet wird und der zweite Transistor M2 ausgeschaltet wird, beträgt der Spannungspegel an dem Drain des zweiten Transistors M2 etwa 20 V. Wenn die Durchbruchspannung des Umleitungselements 19 5 V beträgt, könnte das Umleitungselement 19 die Spannungsdifferenz von 20 V über dem Umleitungselement 19 nicht aushalten und es käme zum Ausfall des Umleitungselements 19. Bei einem Ausfall des Umleitungselements 19 kann die Schaltung 10 nicht richtig funktionieren.
  • Wenn hingegen bei einer anderen Anwendung die Schaltung 10 bei einer relativ niedrigen Versorgungsspannung VDD von z. B. 5 V arbeiten soll, ermittelt der Entwickler, dass entsprechend der Versorgungsspannung VDD von 20 V die Durchbruchspannung des Umleitungselements 19 5 V beträgt. Da die Fläche des Umleitungselements 19 mit sinkender Durchbruchspannung des Umleitungselements 19 abnimmt, kann das Umleitungselement 19 für die 5-V-Anwendung mit einer kleineren Fläche als der des Umleitungselements 19 für die 20-V-Anwendung entworfen werden. Dadurch können die Durchbruchspannung und die Fläche des Umleitungselements 19 in Abhängigkeit von der Anwendung optimiert werden.
  • Bei einigen bestehenden Ansätzen, bei denen eine Schottky-Diode als ein Umleitungselement verwendet wird, wird die Durchbruchspannung der Schottky-Diode von den Materialien der Schottky-Diode bestimmt, die Metall und Silicium umfassen können. Die Durchbruchspannung der Schottky-Diode kann nicht geändert werden, ohne das Material zu ändern. Eine Änderung des Materials macht jedoch den Halbleiter-Herstellungsprozess komplex. Im Ergebnis ist die Durchbruchspannung der Schottky-Diode nicht flexibel und die Fläche der Schottky-Diode kann nicht für verschiedene Anwendungen optimiert werden.
  • 2 ist eine Schnittansicht eines Halbleiter-Bauelements 20 gemäß einigen Ausführungsformen. In 2 weist das Halbleiter-Bauelement 20 einen ersten Transistor 21 und einen zweiten Transistor 22 auf. Darüber hinaus ist der dritte Transistor Mb, der unter Bezugnahme auf 1 beschrieben und erläutert worden ist, mit dem ersten Transistor 21 implementiert, und der zweite Transistor M2, der ebenfalls unter Bezugnahme auf 1 beschrieben und erläutert worden ist, ist mit dem zweiten Transistor 22 implementiert. Der Einfachheit halber sind in 2 nur der zweite Transistor 22 (der dem zweiten Transistor M2 von 1 entspricht) und der zugehörige erste Transistor 21 (der dem dritten Transistor Mb von 1 entspricht und als ein Umleitungselement für den zweiten Transistor M2 dient) gezeigt, und der erste Transistor M1 von 1 ist nicht dargestellt.
  • Der erste Transistor 21 hat eine erste Isolierschicht 213 auf einem Substrat 201, eine erste Mehrschichtstruktur 214 auf der ersten Isolierschicht 213 und einen ersten Source-Bereich 211, einen ersten Drain-Bereich und einen ersten Kanal 212 in dem Substrat 201. Der erste Source-Bereich 211 wird in einem ersten Volumenbereich 210 in einer Wanne 202 des Substrats 201 hergestellt. Der erste Drain-Bereich wird von der Wanne 202 und einem dotierten Bereich 204 definiert, der sich zwischen flachen Grabenisolationen (shallow trench isolations; STIs) 2031 und 2032 in der Wanne 202 befindet. Der erste Kanal 212 ist in dem ersten Volumenbereich 210 zwischen dem ersten Source-Bereich 211 und der ersten STI 2031 definiert und befindet sich unter der ersten Isolierschicht 213. Der erste Volumenbereich 210 überlappt einen Teil der ersten Mehrschichtstruktur 214. Bei einigen Ausführungsformen ist das Substrat 201 ein p-Substrat, und die Wanne 202 ist eine Hochspannungs-n-Wanne (high-voltage n-well; HVNW). Darüber hinaus haben der dotierte Bereich 204 und der erste Source-Bereich 211 jeweils einen n-Dotanden, während der erste Volumenbereich 210 einen p-Dotanden hat. Dadurch hat, wenn die erste Mehrschichtstruktur 214 als ein erstes Gate dient, der erste Transistor 21 eine NMOS-Transistorstruktur.
  • Bei einigen Ausführungsformen ist die erste Isolierschicht 213 eine Oxidschicht. Die erste Isolierschicht 213 hat eine erste Dicke W1, die in dem Bereich von etwa 25 Ångstrom bis etwa 60 Ångström liegt. Die erste Dicke W1 ist ein Faktor, der den Spannungsgrenzwert für den ersten Transistor 21 bestimmt.
  • Der erste Volumenbereich 210 dient als ein Body für den ersten Transistor 21. Darüber hinaus hat der erste Volumenbereich 210 eine erste Konzentration, die in dem Bereich von etwa 5·1015 bis 1·1016 cm–3 liegt. Die erste Konzentration ist ebenfalls ein Faktor, der den Spannungsgrenzwert des ersten Transistors 21 bestimmt.
  • Die erste STI 2031 zwischen dem ersten Volumenbereich 210 und dem dotierten Bereich 204 hat eine erste Länge L1 in der Richtung, in der der erste Kanal 212 verläuft. Bei einigen Ausführungsformen vergrößert sich der Mittenabstand D1 zwischen dem ersten Source-Bereich 211 und dem dotierten Bereich 204, wenn die erste Länge L1 zunimmt, und umgekehrt. Darüber hinaus sind die erste Länge L1 und der zugehörige Abstand D1 Faktoren, die die Durchbruchspannung des ersten Transistors 21 bestimmen.
  • Ebenso hat der zweite Transistor 22 eine zweite Isolierschicht 223 auf dem Substrat 201, eine zweite Mehrschichtstruktur 224 auf der zweiten Isolierschicht 223 und einen zweiten Source-Bereich 221, einen zweiten Drain-Bereich und einen zweiten Kanal 222 in dem Substrat 201. Der zweite Source-Bereich 221 wird in einem zweiten Volumenbereich 220 in der Wanne 202 des Substrats 201 hergestellt. Wie der erste Drain-Bereich wird auch der zweite Drain-Bereich von der Wanne 202 und dem dotierten Bereich 204 definiert, der sich zwischen den STIs 2031 und 2032 in der Wanne 202 befindet. Der dotierte Bereich 204 dient als der Drain des ersten Transistors 21 und des zweiten Transistors 22. Der zweite Kanal 222 ist in dem zweiten Volumenbereich 220 zwischen dem zweiten Source-Bereich 221 und der zweiten STI 2032 definiert und befindet sich unter der zweiten Isolierschicht 223. Der zweite Volumenbereich 220 überlappt einen Teil der zweiten Mehrschichtstruktur 224. Wie vorstehend dargelegt worden ist, ist das Substrat 201 ein p-Substrat, und die Wanne 202 ist eine Hochspannungs-n-Wanne (HVNW). Darüber hinaus haben der dotierte Bereich 204 und der zweite Source-Bereich 221 jeweils einen n-Dotanden, während der zweite Volumenbereich 220 einen p-Dotanden hat. Dadurch hat, wenn die zweite Mehrschichtstruktur 224 als ein zweites Gate dient, der zweite Transistor 22 eine NMOS-Transistorstruktur.
  • Bei einigen Ausführungsformen ist die zweite Isolierschicht 223 eine Oxidschicht. Die zweite Isolierschicht 223 hat eine zweite Dicke W2, die in dem Bereich von etwa 100 Ångstrom bis etwa 350 Ångström liegt. Die zweite Dicke W2 ist ein Faktor, der den Spannungsgrenzwert für den zweiten Transistor 22 bestimmt.
  • Der zweite Volumenbereich 220 dient als ein Body für den zweiten Transistor 22. Darüber hinaus hat der zweite Volumenbereich 220 eine zweite Konzentration, die in dem Bereich von etwa 1,5·1016 bis 2·1017 cm–3 liegt. Die zweite Konzentration ist ebenfalls ein Faktor, der den Spannungsgrenzwert des zweiten Transistors 22 bestimmt.
  • Die zweite STI 2032 zwischen dem zweiten Volumenbereich 220 und dem dotierten Bereich 204 hat eine zweite Länge L2 in der Richtung, in der der zweite Kanal 222 verläuft. Bei einigen Ausführungsformen vergrößert sich der Mittenabstand D2 zwischen dem zweiten Source-Bereich 221 und dem dotierten Bereich 204, wenn die zweite Länge L2 zunimmt, und umgekehrt. Darüber hinaus sind die zweite Länge L2 und der zugehörige Abstand D2 Faktoren, die die Durchbruchspannung des zweiten Transistors 22 bestimmen.
  • Um das Problem der Rückwärtserholung der Body-Diode zu mindern, ist der zweite Transistor 22 mit einem größeren Spannungsgrenzwert als der erste Transistor 21 konfiguriert. Bei einer Ausführungsform ist die zweite Konzentration höher als die erste Konzentration, sodass der zweite Transistor 22 einen Spannungsgrenzwert hat, der größer als der des ersten Transistors 21 ist. Bei einer anderen Ausführungsform ist die zweite Dicke W1 größer als die erste Dicke W1, was zu einem größeren Spannungsgrenzwert führt. Bei einer weiteren Ausführungsform ist die zweite Dicke W1 größer als die erste Dicke W1, und die zweite Konzentration ist größer als die erste Konzentration. Bei einer noch weiteren Ausführungsform ist die zweite Dicke W2 größer als die erste Dicke W1, während die zweite Konzentration gleich der ersten Konzentration ist. Bei einer noch weiteren Ausführungsform ist die zweite Konzentration höher als die erste Konzentration, während die zweite Dicke W2 gleich der ersten Dicke W1 ist. Das Problem der Rückwärtserholung der Body-Diode wird praktisch gemindert oder ganz eliminiert, ohne dass dies zu Lasten der Kosten je Flächeneinheit geht, die andernfalls bei Schottky-Dioden entstehen würden.
  • Darüber hinaus kann, wie vorstehend dargelegt worden ist, ein Entwickler die gewünschte Durchbruchspannung für den ersten Transistor 21 und den zweiten Transistor 22 entsprechend der Versorgungsspannung VDD bestimmen. Da die Durchbruchspannung des ersten Transistors 21 der ersten Länge L1 (oder dem Abstand D1) zugeordnet ist und die Durchbruchspannung des zweiten Transistors 22 der zweiten Länge L2 (oder dem Abstand D2) zugeordnet ist, kann der Entwickler durch Einstellen der ersten Länge L1 und/oder der zweiten Länge L2 das Halbleiter-Bauelement 20 vor seiner Herstellung konfigurieren. Auf diese Weise wird die Fläche optimiert, die von dem ersten Transistor 21 und dem zweiten Transistor 22 eingenommen wird.
  • Auf dem ersten Source-Bereich 211, dem zweiten Source-Bereich 221, der ersten Mehrschichtstruktur 214, der zweiten Mehrschichtstruktur 224 und dem dotierten Bereich 204 werden leitende Komponenten 206 hergestellt, um als Aufnahmebereiche für eine elektrische Verbindung zu dienen. Außerdem sind in Bezug auf die Transistoren Mb und M2 von 1 der erste Source-Bereich 211, die erste Mehrschichtstruktur 214 und der zweite Source-Bereich 221 elektrisch mit einer Zwischenverbindung 207 verbunden.
  • Die 3A bis 3J sind Schaubilder, die ein Verfahren zum Herstellen eines Halbleiter-Bauelements gemäß einigen Ausführungsformen zeigen. In 3A wird ein Substrat 301 bereitgestellt. Das Substrat 301 weist einen ersten Bauelementbereich und einen zweiten Bauelementbereich auf, in denen ein erster Transistor bzw. ein zweiter Transistor hergestellt wird. Der erste Bauelementbereich und der zweite Bauelementbereich sind dem ersten Transistor bzw. dem zweiten Transistor zugeordnet. Bei einigen Ausführungsformen ist das Substrat 301 ein p-Substrat.
  • in 3B werden zum Beispiel durch einen Abscheidungsprozess, einen Ätzprozess, einen Rückziehprozess, einen Ausheilungsprozess und einen chemisch-mechanischen Planarisierungsprozess, die nacheinander in der genannten Reihenfolge ausgeführt werden, eine erste STI 3031 und eine zweite STI 3032 in dem Substrat 301 hergestellt. Die STIs 3031 und 3032 werden in dem ersten Bauelementbereich bzw. dem zweiten Bauelementbereich abgeschieden.
  • In 3C wird zum Beispiel durch einen Ionenimplantationsprozess, an den sich ein Eintreibprozess anschließt, eine Wanne 302 in dem Substrat 301 hergestellt. Bei einigen Ausführungsformen ist die Wanne 302 eine Hochspannungs-n-Wanne (HVNW).
  • In 3D wird eine strukturierte Isolierschicht 303 auf dem Substrat 301 mit einem Abscheidungsprozess hergestellt, an den sich ein Ätzprozess anschließt, der die Wanne 302 in dem ersten Bauelementbereich freilegt. Bei einigen Ausführungsformen ist die strukturierte Isolierschicht 303 eine Oxidschicht.
  • In 3E wird eine strukturierte Isolierschicht 304 zum Beispiel mit einem Abscheidungsprozess auf dem Substrat 301 in dem ersten Bauelementbereich hergestellt. Bei einigen Ausführungsformen ist die strukturierte Isolierschicht 304 eine Oxidschicht. Wie vorstehend dargelegt worden ist und wie in der vorliegenden Ausführungsform gezeigt ist, ist als eine Methode zum Lindern des Problems der Rückwärtserholung der Body-Diode die Dicke der strukturierten Isolierschicht 303 größer als die der strukturierten Isolierschicht 304. Bei anderen Ausführungsformen werden die Prozesse zum Herstellen von Isolierschichten mit unterschiedlichen Dicken in den 3D und 3E durch die Herstellung einer einzigen Isolierschicht auf dem Substrat 301, zum Beispiel mittels eines Abscheidungsprozesses, ersetzt. In diesem Fall hat die Isolierschicht in dem ersten Bauelementbereich und dem zweiten Bauelementbereich eine einheitliche Dicke. Um das Problem der Rückwärtserholung der Body-Diode zu lindern, werden Volumenbereiche, die anschließend in dem ersten und dem zweiten Bauelementbereich hergestellt werden sollen, mit unterschiedlichen Konzentrationen dotiert.
  • In 3F wird eine strukturierte Mehrschichtstruktur auf den Isolierschichten 303 und 304 zum Beispiel durch einen Abscheidungsprozess hergestellt, an den sich ein Ätzprozess anschließt, sodass eine erste Mehrschichtstruktur 305 in dem ersten Bauelementbereich entsteht und eine zweite Mehrschichtstruktur 306 in dem zweiten Bauelementbereich entsteht. Die erste Mehrschichtstruktur 305 überlappt einen Teil der ersten STI 3031 und dient als ein erstes Gate des ersten Transistors. Die zweite Mehrschichtstruktur 306, die von der ersten Mehrschichtstruktur 305 getrennt ist, überlappt einen Teil der zweiten STI 3032 und dient als ein zweites Gate des zweiten Transistors.
  • In 3G wird zum Beispiel durch einen Ionenimplantationsprozess ein erster Volumenbereich 307 in der Wanne 302 in dem ersten Bauelementbereich definiert, und ein zweiter Volumenbereich 308 wird in der Wanne 302 in dem zweiten Bauelementbereich definiert. Wie vorstehend dargelegt worden ist, ist als eine weitere Methode zum Lindern des Problems der Rückwärtserholung der Body-Diode die Konzentration des zweiten Volumenbereichs 308 größer als die des ersten Volumenbereichs 307. Insbesondere werden der erste Volumenbereich 307 in der Wanne 302 in dem ersten Bauelementbereich und der zweite Volumenbereich 308 in der Wanne 302 in dem zweiten Bauelementbereich dadurch hergestellt, dass eine Dotierung mit einem Dotanden einer Dotandenart in der Wanne 302 in einer ersten festgelegten Häufigkeit durchgeführt wird, um den ersten Volumenbereich 307 zu definieren, und eine Dotierung mit dem Dotanden der Dotandenart in der Wanne 302 in einer zweiten festgelegten Häufigkeit durchgeführt wird, um den zweiten Volumenbereich 308 zu definieren. Die zweite festgelegte Häufigkeit ist größer als die erste festgelegte Häufigkeit.
  • Alternativ werden der erste Volumenbereich 307 in der Wanne 302 in dem ersten Bauelementbereich und der zweite Volumenbereich 308 in der Wanne 302 in dem zweiten Bauelementbereich dadurch hergestellt, dass eine Dotierung mit einem Dotanden einer ersten Dotandenart in einer ersten Konzentration und mit einem Dotanden einer zweiten Dotandenart, die der ersten Dotandenart entgegengesetzt ist, in einer zweiten Konzentration, die kleiner als die erste Konzentration ist, in dem ersten Volumenbereich 307 durchgeführt wird, und eine Dotierung mit einem Dotanden der ersten Dotandenart in dem zweiten Volumenbereich 308 durchgeführt wird. Da ein Teil des Dotanden der ersten Dotandenart durch den Dotanden der zweiten Dotandenart in dem ersten Volumenbereich 307 ausgeglichen wird, verbleibt nur der Dotand der ersten Dotandenart in dem ersten Volumenbereich 307. Dadurch ist die Konzentration des Dotanden der ersten Dotandenart in dem ersten Volumenbereich 307 kleiner als die Konzentration des Dotanden der zweiten Dotandenart in dem zweiten Volumenbereich 308. Auf diese Weise ist die zweite Konzentration größer als die erste Konzentration.
  • In 3H werden eine erste Isolierschicht 309 und eine zweite Isolierschicht 310 auf dem Substrat 301 zum Beispiel durch einen Ätzprozess hergestellt, der einen Teil des ersten Volumenbereichs 307, einen Teil des zweiten Volumenbereichs 308 und die Grenze zwischen dem ersten Bauelementbereich und dem zweiten Bauelementbereich freilegt. Die erste Isolierschicht 309 und die zweite Isolierschicht 310 dienen als Gate-Oxide für den ersten Transistor bzw. den zweiten Transistor.
  • In 3I wird zum Beispiel durch einen Ionenimplantationsprozess ein erster Source-Bereich 311 in dem ersten Volumenbereich 307 definiert, ein dotierter Bereich 312 wird in der Wanne 302 zwischen den STIs 3031 und 3032 definiert, und einer zweiter Source-Bereich 313 wird in dem zweiten Volumenbereich 308 definiert.
  • In 3J werden leitende Komponenten 314 auf dem ersten Source-Bereich 311, dem dotierten Bereich 312, dem zweiten Source-Bereich 313, der ersten Mehrschichtstruktur 305 und der zweiten Mehrschichtstruktur 306 zum Beispiel durch einen Abscheidungsprozess hergestellt, an den sich ein Ätzprozess anschließt. Die leitenden Komponenten 314 dienen als Aufnahmebereiche für eine elektrische Verbindung mit einer Zwischenverbindung 315. Darüber hinaus sind der erste Source-Bereich 311, die erste Mehrschichtstruktur 305 und der zweite Source-Bereich 313 gemeinsam mit der Zwischenverbindung 315 verbunden.
  • 4A ist ein Ablaufdiagramm, das ein Verfahren 400A zum Herstellen eines Halbleiter-Bauelements gemäß einigen Ausführungsformen zeigt. In 4A wird in dem Schritt 401 ein Substrat bereitgestellt. Das Substrat weist einen ersten Bauelementbereich und einen zweiten Bauelementbereich auf, in denen ein erster Transistor bzw. ein zweiter Transistor hergestellt werden sollen. Das Substrat ist dem Substrat 201 oder dem Substrat 301 ähnlich, die unter Bezugnahme auf 2 bzw. 3A beschrieben und erläutert worden sind.
  • Im Schritt 402 wird eine Wanne in dem Substrat definiert. Die Wanne ist der Wanne 202 oder der Wanne 302 ähnlich, die unter Bezugnahme auf 2 bzw. 3C beschrieben und erläutert worden sind. Bei einer Ausführungsform ist die Wanne eine HVNW. Anschließend werden eine erste STI und eine zweite STI in der Wanne in dem ersten Bauelementbereich bzw. dem zweiten Bauelementbereich hergestellt.
  • Im Schritt 403 werden eine erste strukturierte Isolierschicht und eine zweite strukturierte Isolierschicht auf dem Substrat in dem ersten Bauelementbereich bzw. dem zweiten Bauelementbereich hergestellt. Die zweite strukturierte Isolierschicht hat eine Dicke, die größer als die der ersten strukturierten Isolierschicht ist. Die erste strukturierte Isolierschicht ist der strukturierten Isolierschicht 304 ähnlich, die unter Bezugnahme auf 3E beschrieben und erläutert worden ist, und die zweite strukturierte Isolierschicht ist der strukturierten Isolierschicht 303 ähnlich, die unter Bezugnahme auf 3D beschrieben und erläutert worden ist. Bei einer Ausführungsform ist die erste strukturierte Isolierschicht eine Oxidschicht für ein Kernbauelement, und die zweite strukturierte Isolierschicht ist eine Oxidschicht für ein E/A-Bauelement.
  • Im Schritt 404 wird eine erste Mehrschichtstruktur auf der ersten strukturierten Isolierschicht hergestellt, und eine zweite Mehrschichtstruktur wird auf der zweiten strukturierten Isolierschicht hergestellt. Die erste Mehrschichtstruktur dient als ein erstes Gate des ersten Transistors, und die zweite Mehrschichtstruktur dient als ein zweites Gate des zweiten Transistors.
  • Im Schritt 405 wird ein erster Volumenbereich in der Wanne in dem ersten Bauelementbereich definiert, und ein zweiter Volumenbereich wird in der Wanne in dem zweiten Bauelementbereich definiert. Der erste Volumenbereich dient als ein Body für den ersten Transistor, und der zweite Volumenbereich dient als ein Body für den zweiten Transistor. Bei einigen Ausführungsformen hat der zweite Volumenbereich eine Konzentration, die größer als die des ersten Volumenbereichs ist. Bei einigen Ausführungsformen hat der zweite Volumenbereich eine Konzentration, die gleich der des ersten Volumenbereichs ist. Der erste Volumenbereich und der zweite Volumenbereich sind dem ersten Volumenbereich 307 bzw. dem zweiten Volumenbereich 308 ähnlich, die unter Bezugnahme auf 3G beschrieben und erläutert worden sind.
  • Im Schritt 406 wird ein erster Source-Bereich in dem ersten Volumenbereich definiert, ein dotierter Bereich wird in der Wanne definiert, und ein zweiter Source-Bereich wird in dem zweiten Volumenbereich definiert. Ein erster Drain-Bereich des ersten Transistors wird von der Wanne und dem dotierten Bereich definiert, und ein zweiter Drain-Bereich des zweiten Transistors wird ebenfalls von der Wanne und dem dotierten Bereich definiert.
  • Im Schritt 407 werden leitende Komponenten auf dem ersten Source-Bereich, dem zweiten Source-Bereich, dem dotierten Bereich, der ersten Mehrschichtstruktur und der zweiten Mehrschichtstruktur hergestellt. Die leitenden Komponenten dienen als Aufnahmebereiche für eine elektrische Verbindung mit einer Zwischenverbindung.
  • Im Schritt 408 werden der erste Source-Bereich, die erste Mehrschichtstruktur und der zweite Source-Bereich gemeinsam mit der Zwischenverbindung verbunden.
  • 4B ist ein Ablaufdiagramm, das ein weiteres Verfahren 400B zum Herstellen eines Halbleiter-Bauelements gemäß einigen Ausführungsformen zeigt. In 4B ist das Verfahren 400B, das in 4B gezeigt ist, dem Verfahren 400A ähnlich, das in 4A gezeigt ist, mit der Ausnahme, dass zum Beispiel der Schritt 410 den Schritt 403 ersetzt und der Schritt 411 den Schritt 405 ersetzt. Im Schritt 410 werden eine erste strukturierte Isolierschicht und eine zweite strukturierte Isolierschicht auf dem Substrat in dem ersten Bauelementbereich bzw. dem zweiten Bauelementbereich hergestellt. Bei einigen Ausführungsformen hat die zweite strukturierte Isolierschicht eine Dicke, die größer als die der ersten strukturierten Isolierschicht ist. Bei anderen Ausführungsformen hat die zweite strukturierte Isolierschicht eine Dicke, die gleich der der ersten strukturierten Isolierschicht ist.
  • Im Schritt 411 wird ein erster Volumenbereich in der Wanne in dem ersten Bauelementbereich definiert, und ein zweiter Volumenbereich wird in der Wanne in dem zweiten Bauelementbereich definiert. Der zweite Volumenbereich hat eine Konzentration, die größer als die des ersten Volumenbereichs ist.
  • 5 ist eine schematische Darstellung, die die Ergebnisse der Simulation mit einer Schaltung mit und ohne den dritten Transistor Mb als ein Umleitungselement zeigt. In 5 stellt die horizontale Achse die Source-Drain-Spannung (VSD) des zweiten Transistors M2 dar, und die vertikale Achse gibt die Größe des Stroms in Mikroampere (μA) an. Die Kurve 601 stellt den Sperrstrom dar, der durch die Body-Diode 18 fließt, wenn eine Schaltung nicht den dritten Transistor Mb hat. Die Kurve 602 stellt den Sperrstrom dar, der durch den dritten Transistor Mb fließt, wenn eine Schaltung mit dem dritten Transistor Mb versehen ist.
  • Normalerweise ist der Gesamtmenge des Sperrstroms die Summe aus dem Sperrstrom, der durch die Body-Diode 18 fließt, und dem Sperrstrom, der durch den dritten Transistor Mb fließt. Somit nimmt die Menge des Sperrstroms, der durch die Body-Diode 18 fließt, mit steigender Menge des Sperrstroms ab, der durch den dritten Transistor Mb fließt. Nehmen wir zum Beispiel an, dass die Gesamtmenge des Sperrstroms 1 Ampere (A) ist. Wenn der Sperrstrom, der durch den dritten Transistor Mb fließt, 0,6 Milliampere (mA) beträgt, so beträgt der Sperrstrom, der durch die Body-Diode 18 fließt, 0,4 mA. Und wenn der Sperrstrom, der durch den dritten Transistor Mb fließt, auf 0,8 mA steigt, sinkt der Sperrstrom, der durch die Body-Diode 18 fließt, auf 0,2 mA. Im Ergebnis wird, wenn die Menge des Sperrstroms, der durch die Body-Diode 18 fließt, abnimmt, das Problem der Rückwärtserholung der Body-Diode gelindert. Praktisch fließt der gesamte Sperrstrom durch den dritten Transistor Mb und umgeht die Body-Diode 18, sodass das Problem der Rückwärtserholung der Body-Diode beseitigt wird.
  • Wie in 5 gezeigt ist, ist der in der Kurve 602 dargestellte Sperrstrom, der durch den dritten Transistor Mb fließt, offensichtlich größer als der in der Kurve 601 dargestellte Sperrstrom, der durch die Body-Diode 18 fließt. Insbesondere beträgt bei einer VSD von etwa 0,6 V, die eine Einschaltspannung für die Body-Diode 18 ist, die Größe des Sperrstroms, der durch den dritten Transistor Mb fließt, am Punkt P1 etwa das 1000-fache der Größe des Sperrstroms, der durch die Body-Diode 18 fließt. Das heißt, es fließt nur etwas Sperrstrom durch die Body-Diode 18. Daher wird das Problem der Rückwärtserholung der Body-Diode wesentlich gelindert.
  • Einige Ausführungsformen haben eine Kombination der folgenden Merkmale und/oder Vorzüge. Bei einigen Ausführungsformen weist ein Halbleiter-Bauelement einen ersten Transistor und einen zweiten Transistor auf. Der erste Transistor hat einen ersten Source-Bereich in einem ersten Volumenbereich, der eine erste Konzentration hat, und ein erstes Gate. Der zweite Transistor hat einen zweiten Source-Bereich in einem zweiten Volumenbereich, der eine zweite Konzentration hat, die höher als die erste Konzentration ist. Der zweite Source-Bereich ist mit dem ersten Source-Bereich und dem ersten Gate verbunden.
  • Bei einigen Ausführungsformen weist ein Halbleiter-Bauelement einen ersten Transistor und einen zweiten Transistor auf. Der erste Transistor hat einen ersten Source-Bereich in einem ersten Volumenbereich, eine erste Isolierschicht, die eine erste Dicke hat, und ein erstes Gate auf der ersten Isolierschicht. Der zweite Transistor hat einen zweiten Source-Bereich in einem zweiten Volumenbereich, eine zweite Isolierschicht, die eine zweite Dicke hat, die größer als die erste Dicke ist, und ein zweites Gate auf der zweiten Isolierschicht. Der zweite Source-Bereich ist mit dem ersten Source-Bereich und dem ersten Gate verbunden.
  • Bei einigen Ausführungsformen weist ein Verfahren zum Herstellen eines Halbleiter-Bauelements die folgenden Schritte auf: Bereitstellen eines Substrats mit einem ersten Bauelementbereich und einem zweiten Bauelementbereich, die einem ersten Transistor bzw. einem zweiten Transistor zugeordnet sind; Herstellen einer Wanne in dem Substrat; Herstellen einer ersten strukturierten Isolierschicht in dem ersten Bauelementbereich, wobei die erste strukturierte Isolierschicht eine erste Dicke hat; Herstellen einer zweiten strukturierten Isolierschicht in dem zweiten Bauelementbereich, wobei die zweite strukturierte Isolierschicht eine zweite Dicke hat, die größer als die erste Dicke ist; Herstellen eines ersten Gates auf der ersten strukturierten Isolierschicht; Herstellen eines ersten Volumenbereichs und eines zweiten Volumenbereichs in der Wanne in dem ersten Bauelementbereich bzw. dem zweiten Bauelementbereich; Herstellen eines ersten Source-Bereichs und eines zweiten Source-Bereichs in dem ersten Volumenbereich bzw. dem zweiten Volumenbereich und Verbinden des ersten Source-Bereichs, des ersten Gates und des zweiten Source-Bereichs miteinander.
  • Vorstehend sind Merkmale verschiedener Ausführungsformen beschrieben worden, sodass Fachleute die Aspekte der vorliegenden Erfindung besser verstehen können. Fachleuten dürfte klar sein, dass sie die vorliegende Erfindung ohne Weiteres als eine Grundlage zum Gestalten oder Modifizieren anderer Verfahren und Strukturen zum Erreichen der gleichen Ziele und/oder zum Erzielen der gleichen Vorzüge wie bei den hier vorgestellten Ausführungsformen verwenden können. Fachleute dürften ebenfalls erkennen, dass solche äquivalenten Auslegungen nicht von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abweichen und dass sie hier verschiedene Änderungen, Ersetzungen und Abwandlungen vornehmen können, ohne von dem Grundgedanken und Schutzumfang der vorliegenden Erfindung abzuweichen.

Claims (20)

  1. Halbleiter-Bauelement mit: einem ersten Transistor, der Folgendes aufweist: einen ersten Source-Bereich in einem ersten Volumenbereich, der eine erste Konzentration hat, und ein erstes Gate; und einem zweiten Transistor, der Folgendes aufweist: einen zweiten Source-Bereich in einem zweiten Volumenbereich, der eine zweite Konzentration hat, die höher als die erste Konzentration ist, wobei der zweite Source-Bereich mit dem ersten Source-Bereich und dem ersten Gate verbunden ist.
  2. Halbleiter-Bauelement nach Anspruch 1, wobei der erste Transistor eine erste Isolierschicht aufweist, die eine erste Dicke hat, und der zweite Transistor eine zweite Isolierschicht aufweist, die eine zweite Dicke hat, wobei die zweite Dicke größer als die erste Dicke ist.
  3. Halbleiter-Bauelement nach Anspruch 1, wobei der erste Transistor eine erste Isolierschicht aufweist, die eine erste Dicke hat, und der zweite Transistor eine zweite Isolierschicht aufweist, die eine zweite Dicke hat, wobei die zweite Dicke gleich der ersten Dicke ist.
  4. Halbleiter-Bauelement nach einem der vorhergehenden Ansprüche, das weiterhin eine erste flache Grabenisolation (STI) und eine zweite STI sowie einen dotierten Bereich zwischen der ersten und der zweiten STI aufweist.
  5. Halbleiter-Bauelement nach Anspruch 4, wobei der dotierte Bereich als ein Drain des ersten Transistors und des zweiten Transistors dient.
  6. Halbleiter-Bauelement nach einem der vorhergehenden Ansprüche, wobei die erste Konzentration in dem Bereich von etwa 5·1015 bis 1·1016 cm–3 liegt und die zweite Konzentration in dem Bereich von etwa 1,5·1016 bis 2·1017 cm–3 liegt.
  7. Halbleiter-Bauelement nach einem der vorhergehenden Ansprüche, wobei der erste Volumenbereich einen Teil des ersten Gates überlappt und der zweite Volumenbereich einen Teil des zweiten Gates überlappt und das Halbleiter-Bauelement weiterhin Folgendes aufweist: einen ersten Kanal, der in dem ersten Volumenbereich definiert ist, und einen zweiten Kanal, der in dem zweiten Volumenbereich definiert ist.
  8. Halbleiter-Bauelement mit: einem ersten Transistor, der Folgendes aufweist: einen ersten Source-Bereich in einem ersten Volumenbereich, eine erste Isolierschicht, die eine erste Dicke hat, und ein erstes Gate auf der ersten Isolierschicht; und einem zweiten Transistor, der Folgendes aufweist: einen zweiten Source-Bereich in einem zweiten Volumenbereich, wobei der zweite Source-Bereich mit dem ersten Source-Bereich und dem ersten Gate verbunden ist, eine zweite Isolierschicht, die eine zweite Dicke hat, wobei die zweite Dicke größer als die erste Dicke ist, und ein zweites Gate auf der zweiten Isolierschicht.
  9. Halbleiter-Bauelement nach Anspruch 8, wobei der erste Volumenbereich eine erste Konzentration hat und der zweite Volumenbereich eine zweite Konzentration hat, die höher als die erste Konzentration ist.
  10. Halbleiter-Bauelement nach Anspruch 8, wobei der erste Volumenbereich eine erste Konzentration hat und der zweite Volumenbereich eine zweite Konzentration hat, die gleich der ersten Konzentration ist.
  11. Halbleiter-Bauelement nach einem der Ansprüche 8 bis 10, das weiterhin eine erste flache Grabenisolation (STI) und eine zweite STI sowie einen dotierten Bereich zwischen der ersten und der zweiten STI aufweist.
  12. Halbleiter-Bauelement nach Anspruch 11, wobei der dotierte Bereich als ein Drain des ersten Transistors und des zweiten Transistors dient.
  13. Halbleiter-Bauelement nach einem der Ansprüche 8 bis 12, wobei die erste Dicke in dem Bereich von etwa 25 Ångström bis etwa 60 Ångström liegt und die zweite Dicke in dem Bereich von 100 Ångstrom bis etwa 350 Ångström liegt.
  14. Halbleiter-Bauelement nach einem der Ansprüche 8 bis 13, wobei der erste Volumenbereich einen Teil des ersten Gates überlappt und der zweite Volumenbereich einen Teil des zweiten Gates überlappt und das Halbleiter-Bauelement weiterhin Folgendes aufweist: einen ersten Kanal, der in dem ersten Volumenbereich definiert ist, und einen zweiten Kanal, der in dem zweiten Volumenbereich definiert ist.
  15. Verfahren zum Herstellen eines Halbleiter-Bauelements mit den folgenden Schritten: Bereitstellen eines Substrats mit einem ersten Bauelementbereich und einem zweiten Bauelementbereich, die einem ersten Transistor bzw. einem zweiten Transistor zugeordnet sind; Herstellen einer Wanne in dem Substrat; Herstellen einer ersten strukturierten Isolierschicht in dem ersten Bauelementbereich, wobei die erste strukturierte Isolierschicht eine erste Dicke hat; Herstellen einer zweiten strukturierten Isolierschicht in dem zweiten Bauelementbereich, wobei die zweite strukturierte Isolierschicht eine zweite Dicke hat, die größer als die erste Dicke ist; Herstellen eines ersten Gates auf der ersten strukturierten Isolierschicht; Herstellen eines ersten Volumenbereichs und eines zweiten Volumenbereichs in der Wanne in dem ersten Bauelementbereich bzw. dem zweiten Bauelementbereich; Herstellen eines ersten Source-Bereichs und eines zweiten Source-Bereichs in dem ersten Volumenbereich bzw. dem zweiten Volumenbereich und Verbinden des ersten Source-Bereichs, des ersten Gates und des zweiten Source-Bereichs miteinander.
  16. Verfahren nach Anspruch 15, das weiterhin die folgenden Schritte aufweist: Herstellen einer ersten flachen Grabenisolation (STI) und einer zweiten STI in dem Substrat und Herstellen eines dotierten Bereichs in der Wanne zwischen der ersten und der zweiten STI.
  17. Verfahren nach Anspruch 16, wobei der dotierte Bereich als ein Drain des ersten Transistors und des zweiten Transistors dient.
  18. Verfahren nach einem der Ansprüche 15 bis 17, wobei der erste Volumenbereich eine erste Konzentration hat und der zweite Volumenbereich eine zweite Konzentration hat, die höher als die erste Konzentration ist.
  19. Verfahren nach einem der Ansprüche 15 bis 17, wobei der erste Volumenbereich eine erste Konzentration hat und der zweite Volumenbereich eine zweite Konzentration hat, die gleich der ersten Konzentration ist.
  20. Verfahren nach einem der Ansprüche 15 bis 19, wobei der erste Volumenbereich einen Teil der ersten strukturierten Isolierschicht überlappt und der zweite Volumenbereich einen Teil der zweiten strukturierten Isolierschicht überlappt.
DE102016100019.1A 2015-11-02 2016-01-03 Halbleiterbauelement und Verfahren zu dessen Herstellung Active DE102016100019B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/930,110 2015-11-02
US14/930,110 US9553087B1 (en) 2015-11-02 2015-11-02 Semiconductor device

Publications (2)

Publication Number Publication Date
DE102016100019A1 true DE102016100019A1 (de) 2017-05-04
DE102016100019B4 DE102016100019B4 (de) 2017-06-01

Family

ID=57795010

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016100019.1A Active DE102016100019B4 (de) 2015-11-02 2016-01-03 Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (4)

Country Link
US (4) US9553087B1 (de)
CN (1) CN106653752B (de)
DE (1) DE102016100019B4 (de)
TW (1) TWI624005B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6995187B2 (ja) 2017-11-01 2022-01-14 蘇州東微半導体股▲ふん▼有限公司 パワーｍｏｓｆｅｔデバイス
CN109755241B (zh) * 2017-11-01 2021-03-02 苏州东微半导体股份有限公司 一种功率mosfet器件
US10727062B2 (en) * 2017-12-29 2020-07-28 Micron Technology, Inc. Methods of forming integrated circuit well structures
CN112864150B (zh) * 2019-11-27 2022-04-15 苏州东微半导体股份有限公司 超结功率器件
TWI777525B (zh) * 2021-01-08 2022-09-11 立錡科技股份有限公司 可降低寄生電感之開關
KR102383610B1 (ko) * 2021-12-30 2022-04-08 (주) 트리노테크놀로지 동적 스위칭시 전류 및 전압의 슬로프 제어가 가능한 전력 반도체 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110121878A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4405871A (en) * 1980-05-01 1983-09-20 National Semiconductor Corporation CMOS Reset circuit
JP4030198B2 (ja) * 1998-08-11 2008-01-09 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP3660566B2 (ja) * 2000-06-30 2005-06-15 新電元工業株式会社 過電流制限型半導体素子
AU2001273458A1 (en) * 2000-07-13 2002-01-30 Isothermal Systems Research, Inc. Power semiconductor switching devices, power converters, integrated circuit assemblies, integrated circuitry, power current switching methods, methods of forming a power semiconductor switching device, power conversion methods, power semiconductor switching device packaging methods, and methods of forming a power transistor
JP2004253541A (ja) * 2003-02-19 2004-09-09 Ricoh Co Ltd 半導体装置
US7700417B2 (en) * 2007-03-15 2010-04-20 Freescale Semiconductor, Inc. Methods for forming cascode current mirrors
US8445947B2 (en) * 2008-07-04 2013-05-21 Stmicroelectronics (Rousset) Sas Electronic circuit having a diode-connected MOS transistor with an improved efficiency
US7906810B2 (en) * 2008-08-06 2011-03-15 United Microelectronics Corp. LDMOS device for ESD protection circuit
KR101140347B1 (ko) * 2008-11-19 2012-05-03 한국전자통신연구원 동적 문턱 전압 소자를 이용한 스위칭 회로 및 이를 포함하는 휴대기기용 ｄｃ-ｄｃ 변환기
US8378654B2 (en) 2009-04-01 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage regulator with high accuracy and high power supply rejection ratio
US8598854B2 (en) 2009-10-20 2013-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. LDO regulators for integrated applications
US20150061008A1 (en) * 2009-11-13 2015-03-05 Maxim Integrated Products, Inc. Ldmosfet having a bridge region formed between two gate electrodes
US8575702B2 (en) * 2009-11-27 2013-11-05 Magnachip Semiconductor, Ltd. Semiconductor device and method for fabricating semiconductor device
US8450990B2 (en) 2010-08-16 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Dynamic control loop for switching regulators
US8957647B2 (en) 2010-11-19 2015-02-17 Taiwan Semiconductor Manufacturing Co., Ltd. System and method for voltage regulation using feedback to active circuit element
US9958895B2 (en) 2011-01-11 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Bandgap reference apparatus and methods
US8816670B2 (en) 2011-09-30 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Electronic circuit having band-gap reference circuit and start-up circuit, and method of starting-up band-gap reference circuit
US8629706B2 (en) 2011-10-13 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Power switch and operation method thereof
US8946850B2 (en) * 2011-12-06 2015-02-03 Infineon Technologies Austria Ag Integrated circuit including a power transistor and an auxiliary transistor
US9612606B2 (en) 2012-05-15 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bandgap reference circuit
US20130320944A1 (en) 2012-06-04 2013-12-05 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage regulator, amplification circuit, and compensation circuit
US9069370B2 (en) 2012-06-29 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Digital low drop-out regulator
US8629694B1 (en) 2012-10-10 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of voltage scaling techniques
US9910451B2 (en) 2014-02-17 2018-03-06 Taiwan Semiconductor Manufacturing Company Limited Low-dropout regulator
US9324856B2 (en) * 2014-05-30 2016-04-26 Texas Instruments Incorporated MOSFET having dual-gate cells with an integrated channel diode
DE102014019636A1 (de) 2014-06-06 2015-12-10 Taiwan Semiconductor Mfg. Co., Ltd. Regelkreis und Verfahren zum Betreiben eines solchen Regelkreises
CN104143535A (zh) * 2014-08-11 2014-11-12 矽力杰半导体技术(杭州)有限公司 Cmos结构的制造方法
TWI667765B (zh) * 2015-10-15 2019-08-01 聯華電子股份有限公司 半導體靜電放電保護元件

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110121878A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile latch circuit and logic circuit, and semiconductor device using the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
U. Hilleringmann, Silizium-Halbleitertechnologie, 1. Aufl. (1996), pp 158-167 *

Also Published As

Publication number Publication date
US10014293B2 (en) 2018-07-03
US20200118997A1 (en) 2020-04-16
US20180308840A1 (en) 2018-10-25
CN106653752B (zh) 2020-01-03
US11189613B2 (en) 2021-11-30
TW201731019A (zh) 2017-09-01
CN106653752A (zh) 2017-05-10
US9553087B1 (en) 2017-01-24
DE102016100019B4 (de) 2017-06-01
TWI624005B (zh) 2018-05-11
US10504892B2 (en) 2019-12-10
US20170125409A1 (en) 2017-05-04

Similar Documents

Publication Publication Date Title
DE102016100019B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE102005022129B4 (de) Feldeffekttransistor und Verfahren zum Herstellen eines Feldeffekttransistors
EP1774596B1 (de) Hochvolt-nmos-transistor und herstellungsverfahren
EP1719184B1 (de) Hochvolt-pmos-transistor
DE3720156A1 (de) Integrierte schaltung mit einem vertikal-mos
DE102004063946B4 (de) Transistoranordnungen mit einer in einem Trennungstrench angeordneten Elektrode
DE102008051245A1 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
WO2005098964A1 (de) Hochvolt-sperrschicht-feldeffekttransistor
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE102016100016B4 (de) Halbleiterstruktur
DE102004059627B4 (de) Halbleitervorrichtung mit einem Hochpotentialinselbereich
DE102007055290B4 (de) Halbleitervorrichtung
EP0052860B1 (de) Monolithisch integrierte Gleichrichter-Brückenschaltung
DE102016100100B4 (de) Halbleitervorrichtungsstruktur und Verfahren zu ihrer Herstellung
DE102015118616B3 (de) Latchup-fester Transistor
DE10256575B4 (de) Lateraler MOSFET mit hoher Durchbruchspannung und damit ausgestattete Vorrichtung
DE2940954A1 (de) Verfahren zur herstellung von hochspannungs-mos-transistoren enthaltenden mos-integrierten schaltkreisen sowie schaltungsanordnung zum schalten von leistungsstromkreisen unter verwendung derartiger hochspannungs-mos-transistoren
DE102020000633A1 (de) Elektronische vorrichtung mit einem halbleiterkörper oder einer isolationsstruktur in einem graben
DE19952742C2 (de) Halbleiterspeicher-Bauelement, insbesondere ein SRAM, und Verfahren zu seiner Herstellung
DE102004014928B4 (de) Hochvolttransistor und Verfahren zu seiner Herstellung
DE102005054672B4 (de) Hochvolt-Transistor mit niedriger Threshold-Spannung und einen solchen Hochvolt-Transistor umfassendes Bauelement
DE102011108651A1 (de) Hochvolttransistorbauelement und Herstellungsverfahren
DE112010005265T5 (de) DMOS-Transistor mit erhöhter Durchbruchsspannung und Verfahren zur Herstellung.
DE102005048000B4 (de) Verfahren zur Herstellung eines Transistors mit zuverlässiger Source-Dotierung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final