DE102015107977B4 - Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement Download PDF

Info

Publication number
DE102015107977B4
DE102015107977B4 DE102015107977.1A DE102015107977A DE102015107977B4 DE 102015107977 B4 DE102015107977 B4 DE 102015107977B4 DE 102015107977 A DE102015107977 A DE 102015107977A DE 102015107977 B4 DE102015107977 B4 DE 102015107977B4
Authority
DE
Germany
Prior art keywords
opening
region
semiconductor substrate
ions
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015107977.1A
Other languages
English (en)
Other versions
DE102015107977A1 (de
Inventor
Martin Bartels
Henning Feick
Christian Kuehn
Dirk Offenberg
Anton Steltenpohl
Hans Taddiken
Ines Uhlig
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102015107977A1 publication Critical patent/DE102015107977A1/de
Application granted granted Critical
Publication of DE102015107977B4 publication Critical patent/DE102015107977B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Abstract

Verfahren (100) zur Herstellung eines Halbleiterbauelements, aufweisend:Herstellen einer Öffnung (404) in einem ersten Bereich (401a) eines Halbleitersubstrats (401), wobei die Öffnung (404) mindestens eine Seitenwand (404a) und einen Boden (404b) hat (102);Implantieren (104) von Dotierstoff-Atomen in die mindestens eine Seitenwand (404a) und den Boden (404b) der Öffnung (404);Konfigurieren (106) mindestens eines Teils von einem zweiten Bereich (401b) des Halbleitersubstrats (401), seitlich angrenzend an den ersten Bereich (401a), als mindestens einen aus einem amorphen oder polykristallinen Bereich; undHerstellen (108) einer Verbindungsstruktur (412) über dem ersten und dem zweiten Bereich (401b) des Halbleitersubstrats, wobei die Verbindungsstruktur (412) die Öffnung (404) überspannt.

Description

  • Verschiedene Ausführungsformen betreffen ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß den Patentansprüchen 1 und 18 sowie ein Halbleiterbauelement gemäß dem Patentanspruch 21.
  • Halbleiterbauelemente enthalten Verbindungsstrukturen (z. B. Metall-Verbindungsstrukturen) zum Leiten von elektrischen Potenzialen oder Signalen. Eine Verbindungsstruktur kann über ein Halbleitersubstrat des Halbleiterbauelements, zum Beispiel mit einer dazwischen aufgebrachten isolierenden Schicht, aufgebracht werden. Unter bestimmten Betriebsbedingungen kann sich eine parasitäre Kapazität zwischen der Verbindungsstruktur und dem Substrat bilden. Bei bestimmten Vorrichtungen, wie z. B. Hochfrequenz (HF)-Schaltern, kann diese parasitäre Kapazität unerwünscht sein, da sie eine negative Auswirkung auf die Signalqualität eines elektrischen Signals, das von der Verbindungsstruktur geleitet wird, haben kann.
  • So kann es wünschenswert sein, parasitäre Kapazitäten zwischen einem Halbleitersubstrat und einer Verbindungsstruktur in einem Halbleiterbauelement zu verringern. US 5 874 346 A beschreibt einen Graben, dessen Seitenwände dotiert werden, dieser nachfolgend dielektrisch verfüllt wird, darüber danach ein Gateoxid aufgebracht wird, auf welchem eine strukturierte Polysilizium-Schicht angeordnet wird, aus welcher zuletzt Polysilizium-Gates bereitstellt werden. US 2009 / 0 179 280 A1 beschreibt die Herstellung eines Halbleiterbauelements mit verschieden stark dotierten Source/Drain Bereichen, wozu wird in einer p-Wanne eine amorphe Schicht 156 hergestellt wird. US 2013 / 0 181 321 A1 beschreibt die Herstellung amorpher Bereiche in einem SOI-Substrat unterhalb dessen Basisisolierung. Ferner seien erwähnt die US 2010 / 0 110 239 A1 , die US 2009 / 0 078 973 A1 , und die US 2006 / 0 186 505 A1 .
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Herstellung eines Halbleiterbauelements Folgendes beinhalten: Herstellen einer Öffnung in einem ersten Bereich eines Halbleitersubstrats, wobei die Öffnung mindestens eine Seitenwand und einen Boden hat; Implantieren von Dotierstoff-Atomen in die mindestens eine Seitenwand und den Boden der Öffnung; Konfigurieren mindestens eines Teils von einem zweiten Bereich des Halbleitersubstrats, seitlich angrenzend an den ersten Bereich, als mindestens einen aus einem amorphen oder polykristallinen Bereich; und Herstellen einer Verbindungsstruktur über mindestens einem aus dem ersten und dem zweiten Bereich des Halbleitersubstrats, wobei die Verbindungsstruktur die Öffnung überspannt. In einer Ausgestaltung kann das Konfigurieren mindestens eines Teils von dem zweiten Bereich des Halbleitersubstrats als mindestens einen aus einem amorphen oder polykristallinen Bereich aufweisen: Implantieren von Amorphisierungsionen in den zweiten Bereich des Halbleitersubstrats. In noch einer Ausgestaltung können die Amorphisierungsionen in den zweiten Bereich implantiert werden, nachdem die Dotierstoff-Atome in die mindestens eine Seitenwand und den Boden der Öffnung implantiert worden sind. In noch einer Ausgestaltung können die Amorphisierungsionen aus einer Gruppe von Ionen ausgewählt werden, wobei die Gruppe aus: Argonionen, Germaniumionen besteht. In noch einer Ausgestaltung können die Amorphisierungsionen in einer Implantationsdosis von etwa 1014 cm-2 bis etwa 1016 cm-2 implantiert werden. In noch einer Ausgestaltung können die Amorphisierungsionen mit einer Implantationsenergie von etwa 5 keV bis etwa 500 keV implantiert werden. In noch einer Ausgestaltung kann das Konfigurieren mindestens eines Teils von dem zweiten Bereich des Halbleitersubstrats als mindestens einen aus einem amorphen oder polykristallinen Bereich aufweisen: Abscheiden von mindestens einer aus einer amorphen oder polykristallinen Schicht über einem kristallinen Bereich des Halbleitersubstrats. In noch einer Ausgestaltung kann es sich bei den Dotierstoff-Atomen um Dotierstoff-Atome des p-Typs handeln. In noch einer Ausgestaltung können die Dotierstoff-Atome aus einer Gruppe von Dotierstoff-Atomen ausgewählt werden, wobei die Gruppe aus: Indium-Atomen, Bor-Atomen besteht. In noch einer Ausgestaltung kann die Öffnung als Graben konfiguriert sein. In noch einer Ausgestaltung kann das Verfahren ferner das Abdecken der mindestens einen Seitenwand und des Bodens der Öffnung mit einer isolierenden Schicht vor der Implantation der Dotierstoff-Atome in die mindestens eine Seitenwand und den Boden der Öffnung aufweisen, wobei die isolierende Schicht die Öffnung teilweise füllt. In noch einer Ausgestaltung kann das Verfahren ferner das Füllen der Öffnung mit Isolationsmaterial nach der Implantation der Dotierstoff-Atome aufweisen. In noch einer Ausgestaltung kann das Verfahren ferner das Abdecken des zweiten Bereichs mit einer isolierenden Schicht aufweisen, wobei das Konfigurieren mindestens eines Teils von dem zweiten Bereich als mindestens einen aus einem amorphen oder polykristallinen Bereich das Implantieren von Amorphisierungsionen in den zweiten Bereich durch die isolierende Schicht aufweisen kann. In noch einer Ausgestaltung kann das Implantieren der Dotierstoff-Atome in die mindestens eine Seitenwand und den Boden der Öffnung das Aufbringen einer Maske über das Halbleitersubstrat, die den ersten Bereich des Halbleitersubstrats freilässt und den zweiten Bereich des Halbleitersubstrats abdeckt, aufweisen. In noch einer Ausgestaltung kann die Öffnung tiefer in das Halbleitersubstrat reichen als der amorphe oder polykristalline Bereich. In noch einer Ausgestaltung kann das Herstellen der Öffnung in dem Halbleitersubstrat Ätzen des Halbleitersubstrats aufweisen. In noch einer Ausgestaltung kann das Ätzen des Halbleitersubstrats das Verwenden einer Maske aufweisen, die den ersten Bereich freilässt und den zweiten Bereich des Halbleitersubstrats abdeckt, und wobei das Implantieren der Dotierstoff-Atome das Verwenden der Maske als Dotierungsmaske aufweist. In noch einer Ausgestaltung kann die Implantation der Dotierstoff-Atome in die mindestens eine Seitenwand und den Boden der Öffnung eine schräge Implantation aufweisen. In noch einer Ausgestaltung kann das Verfahren ferner das Herstellen einer Verbindungsstruktur über mindestens einem aus dem ersten Bereich und dem zweiten Bereich aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann ein Verfahren zur Herstellung eines Halbleiterbauelements Folgendes beinhalten: Herstellen einer Öffnung in einem Halbleitersubstrat, wobei die Öffnung mindestens eine Seitenwand und einen Boden hat; Abdecken der mindestens einen Seitenwand und des Bodens der Öffnung mit einer isolierenden Schicht, wobei die isolierende Schicht die Öffnung zumindest teilweise füllt; nach dem Abdecken, Implantieren von Amorphisierungsionen in das Halbleitersubstrat, um einen Bereich, angrenzend an die mindestens eine Seitenwand der Öffnung, und einen Bereich, angrenzend an den Boden der Öffnung, mindestens teilweis zu amorphisieren; und Herstellen einer Verbindungsstruktur über mindestens einem aus der Öffnung und dem Bereich, der an die mindestens eine Seitenwand der Öffnung angrenzt, wobei die Verbindungsstruktur die Öffnung überspannt. In einer Ausgestaltung können die Amorphisierungsionen aus einer Gruppe von Ionen ausgewählt werden, wobei die Gruppe aus: Argonionen, Germaniumionen besteht. In noch einer Ausgestaltung kann das Verfahren ferner das mindestens teilweise Füllen der Öffnung mit Isolationsmaterial vor dem Implantieren der Amorphisierungsionen in das Halbleitersubstrat aufweisen.
  • Gemäß verschiedenen Ausführungsformen kann ein Halbleiterbauelement Folgendes beinhalten: ein Halbleitersubstrat; eine in das Halbleitersubstrat eingebrachte Öffnung, wobei die Öffnung mindestens eine Seitenwand und einen Boden hat; einen dotierten Bereich, der in dem Halbleitersubstrat angrenzend an die mindestens eine Seitenwand und den Boden der Öffnung aufgebracht wird; mindestens einen aus einem amorphen oder polykristallinen Bereich, der an einer Oberfläche des Halbleitersubstrats, angrenzend an die mindestens eine Seitenwand der Öffnung, aufgebracht wird; und eine Verbindungsstruktur, die über mindestens eines aus der Öffnung und dem amorphen oder polykristallinen Bereich aufgebracht ist.
  • Gemäß verschiedenen Ausführungsformen kann ein Halbleiterbauelement Folgendes beinhalten: ein Halbleitersubstrat; eine sich im Halbleitersubstrat befindende Öffnung, wobei die Öffnung mindestens eine Seitenwand und einen Boden hat; einen dotierten Bereich, der sich in dem Halbleitersubstrat angrenzend an die mindestens eine Seitenwand und den Boden der Öffnung befindet; mindestens einen aus einem amorphen oder polykristallinen Bereich, der sich an einer Oberfläche des Halbleitersubstrats, angrenzend an die mindestens eine Seitenwand der Öffnung, befindet; und eine Verbindungsstruktur, die sich über mindestens einem aus der Öffnung und dem amorphen oder polykristallinen Bereich befindet, wobei die Verbindungsstruktur die Öffnung überspannt.
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen auf die gleichen Teile in den sämtlichen verschiedenen Ansichten. Die Zeichnungen sind nicht unbedingt maßstabsgerecht; stattdessen wird in der Regel der Schwerpunkt auf die Veranschaulichung der Prinzipien der Erfindung gelegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung anhand der folgenden Zeichnungen beschrieben, in denen:
    • 1 ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen veranschaulicht;
    • 2 ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen veranschaulicht;
    • 3 ein Verfahren zur Herstellung eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen veranschaulicht;
    • die 4A bis 4J verschiedene Verarbeitungsstufen bei einem Verfahren zur Herstellung eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen zeigen.
  • Die folgende detaillierte Beschreibung bezieht sich auf die beigefügten Zeichnungen, die zur Veranschaulichung spezifische Einzelheiten und Ausführungsformen zeigen, in denen die Erfindung ausgeführt werden kann. Diese Ausführungsformen sind ausreichend detailliert beschrieben, dass es einem Fachmann möglich ist, die Erfindung auszuführen. Die verschiedenen Ausführungsformen schließen sich nicht unbedingt gegenseitig aus, da einige Ausführungsformen mit einer oder mehreren anderen Ausführungsformen kombiniert werden können, um neue Ausführungsformen zu erhalten. Verschiedene Ausführungsformen sind in Verbindung mit Verfahren beschrieben und verschiedene Ausführungsformen sind in Verbindung mit Vorrichtungen beschrieben. Es ist jedoch ersichtlich, dass in Verbindung mit Verfahren beschriebene Ausführungsformen auch für die Vorrichtungen gelten können und umgekehrt.
  • Das Wort „beispielhaft“ wird hier mit der Bedeutung „als Beispiel, Fall oder Veranschaulichung dienend“ verwendet. Jede hier als „beispielhaft“ beschriebene Ausführungsform oder jedes hier als „beispielhaft“ beschriebene Design soll nicht unbedingt als gegenüber anderen Ausführungsformen oder Designs bevorzugt oder vorteilhaft aufgefasst werden.
  • Die Begriffe „mindestens ein“ und „ein oder mehr“ können so verstanden werden, dass sie eine beliebige ganze Zahl größer als oder gleich eins, d. h. eins, zwei, drei, vier,... usw., beinhalten.
  • Der Begriff „eine Mehrzahl“ kann so verstanden werden, dass er eine beliebige ganze Zahl größer als oder gleich 2, d. h. zwei, drei, vier, fünf,... usw., beinhaltet.
  • Das Wort „über“, das hier zur Beschreibung der Herstellung eines Merkmals, z. B. einer Schicht, „über“ einer Seite oder Oberfläche verwendet wird, kann mit der Bedeutung verwendet werden, dass das Merkmal, z. B. die Schicht, „direkt auf”, z. B. in direktem Kontakt mit, der genannten Seite oder Oberfläche, hergestellt werden kann. Das Wort „über“, das hier zur Beschreibung der Herstellung eines Merkmals, z. B. einer Schicht, „über“ einer Seite oder Oberfläche verwendet wird, kann mit der Bedeutung verwendet werden, dass das Merkmal, z. B. die Schicht, „indirekt auf” der genannten Seite oder Oberfläche hergestellt werden kann, wobei eine oder mehrere zusätzliche Schichten zwischen der genannten Seite oder Oberfläche und der hergestellten Schicht angeordnet sind.
  • In gleicher Weise kann das Wort „abdecken“, das hier zur Beschreibung eines Merkmals verwendet wird, das über einem anderen aufgebracht ist, z. B. einer Schicht, die eine Seite oder Oberfläche „abdeckt“, mit der Bedeutung verwendet werden, dass das Merkmal, z. B. die Schicht, über und in direktem Kontakt mit der genannten Seite oder Oberfläche aufgebracht werden kann. Das Wort „abdecken“, das hier zur Beschreibung eines Merkmals verwendet wird, das über einem anderen aufgebracht ist, z. B. einer Schicht, die eine Seite oder Oberfläche „abdeckt“, kann mit der Bedeutung verwendet werden, dass das Merkmal, z. B. die Schicht, über und in indirektem Kontakt mit der genannten Seite oder Oberfläche aufgebracht werden kann, wobei eine oder mehrere zusätzliche Schichten zwischen der genannten Seite oder Oberfläche und der Deckschicht angeordnet sind.
  • Die Begriffe „Kopplung“ oder „Verbindung“ können so verstanden werden, dass sie sowohl den Fall einer direkten „Kopplung“ oder „Verbindung“ und den Fall einer indirekten „Kopplung“ oder „Verbindung“ beinhalten. Die Begriffe „Kopplung“ oder „Verbindung“ können sich auf eine elektrisch leitende „Kopplung“ oder „Verbindung“ beziehen. Das heißt, dass Ladungsträger, z. B. Elektronen, über die „Kopplung“ oder „Verbindung“ transportiert werden können.
  • Verschiedene hier beschriebene Ausführungsformen können zum Beispiel auf Hochfrequenzvorrichtungen angewendet werden, z. B. Hochfrequenzschalter, wie z. B. Antennenschalter, die zum Beispiel in mobilen Kommunikationsvorrichtungen dafür verwendet werden, zwischen verschiedenen Ein-/Ausgängen umzuschalten, wobei verschiedene Ausführungsformen jedoch auch bei anderen Anwendungen verwendet werden können.
  • Hochfrequenzschalter (z. B. Transistoren) können in ein hochohmiges Substrat (z. B. Siliziumsubstrat) eingebracht werden. Sie können untereinander mithilfe von Verbindungsstrukturen, z. B. Metall-Verbindungsstrukturen, verbunden werden. Darüber hinaus können Verbindungsstrukturen (z. B. Metall-Verbindungsstrukturen) von den Schaltern zu Anschlussbereichen (z. B. Kontakt-Lötstellen) eines Chips verlaufen. So kann sich eine parasitäre Kapazität (z. B. MOS (Metalloxid-Halbleiter)-Kapazität) zwischen den Verbindungsstrukturen und dem Substrat bilden. Aufgrund einer Gleichspannung zwischen der Verbindungsstruktur und dem Substrat, die für die Funktionalität des Schalters erforderlich sein kann, und gegebenenfalls aufgrund des Vorhandenseins elektrischer Ladungen (z. B. Oxid-Ladungen) in einem Dielektrikum zwischen der Verbindungsstruktur und dem Substrat kann sich eine Akkumulations- oder Inversionsschicht an einer Grenzfläche zwischen dem Substrat (z. B. Siliziumsubstrat) und dem Dielektrikum (z. B. Oxid) bilden. Zum Beispiel kann sich eine n-leitende Inversionsschicht in einem üblicherweise verwendeten leicht p-dotierten Substrat bilden.
  • Die kapazitive Kopplung der Ladungsträger in der Inversionsschicht an das von der Verbindungsstruktur geleitete Hochfrequenzsignal kann eine negative Auswirkung auf das Signal haben. Einerseits kann das Signal gedämpft werden, andererseits kann es leicht verzerrt werden, d. h. die Linearität der Signalübertragung kann sich verschlechtern. Erschwerend kommt noch hinzu, dass die Oberfläche des Substrats (z. B. Siliziumsubstrats) unter den Verbindungsstrukturen eventuell nicht flach, sondern bei einigen Technologien strukturiert ist.
  • Verschiedene Ausführungsformen können das Auftreten einer Inversions- oder Akkumulationsschicht unterdrücken oder verhindern und können zum Beispiel die Signalübertragung verbessern.
  • Auf flachen Siliziumsubstraten hat man Verbesserungen durch eine selektive Gegendotierung des Oberflächenkanals erreicht. Der Begriff „Gegendotierung“ deutet daraufhin, dass ein Leitfähigkeitstyp dieser Dotierung einem Leitfähigkeitstyp einer Inversionsschicht, die unterdrückt werden soll, entgegengesetzt ist. Zum Beispiel kann im Fall einer n-leitenden Inversionsschicht eine Gegendotierung des p-Typs angewendet werden. Auf Substraten, die mit Grabenisolations- (Shallow Trench Isolation, STI)-Strukturen strukturiert sind, wird diese Dotierung herkömmlicherweise zu Beginn des Verfahrens in die bis dahin noch offenen STI- und zusätzlich später im Verfahren zwischen die STI-Zonen eingebracht. Mit der Gegendotierung kann eine relativ hohe Verfahrensvarianz einhergehen, da die Substratdotierung und Ladungen in einem Dielektrikum (z. B. Oxidladungen) relativ stark variieren können. Darüber hinaus können Überlappungsbereiche zwischen den beiden Dotierungen in den STI-strukturierten Substraten vorliegen, so dass eine vollständige Kompensation der Ladungen eventuell nicht überall möglich ist.
  • Gemäß verschiedenen Ausführungsformen kann eine Gegendotierung über eine erste Implantation in eine Grabenisolation (STI), die dann noch offen (d. h. nicht vollständig mit Isolationsmaterial gefüllt) ist, eingebracht werden und als zweite Implantation können Amorphisierungsionen (z. B. Argonionen) in einer hohen Dosis in Bereiche, angrenzend an den oder zwischen den STI-Bereich(en) implantiert werden. So kann ein amorpher Bereich in dem Substrat, z. B. ein Bereich von amorphem Silizium, hergestellt werden. Gemäß anderen Ausführungsformen kann der amorphe Bereich mithilfe von Abscheiden einer amorphen Schicht, z. B. einer amorphen Siliziumschicht, über einem kristallinen Bereich des Substrats hergestellt werden. In dem amorphen Bereich (z. B. amorphen Silizium) können sich Elektronen fast unmittelbar mit positiven Ladungsträgern vereinigen. Somit kann sich weder ein Akkumulationskanal noch ein Inversionskanal in dem amorphen Bereich (z. B. amorphen Silizium) bilden. Dieses Prinzip kann manchmal als Fermi-Energie-Pinning bezeichnet werden.
  • So können verschiedene Ausführungsformen die vorstehend genannten Wirkungen (z. B. hohe Verfahrensvarianz und/oder unvollständige Ladungskompensation) vermeiden oder mindestens erheblich verringern.
  • 1 zeigt ein Verfahren 100 zur Herstellung eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen.
  • Verfahren100 kann Folgendes beinhalten: Herstellen einer Öffnung in einem ersten Bereich eines Halbleitersubstrats, wobei die Öffnung mindestens eine Seitenwand und einen Boden hat (bei 102); Implantieren von Dotierstoff-Atomen in die mindestens eine Seitenwand und den Boden der Öffnung (bei 104); Konfigurieren mindestens eines Teils von einem zweiten Bereich des Halbleitersubstrats, seitlich angrenzend an den ersten Bereich, als mindestens einen aus einem amorphen oder polykristallinen Bereich (bei 106); und Herstellen einer Verbindungsstruktur über mindestens einem aus dem ersten und dem zweiten Bereich des Halbleitersubstrats (bei 108).
  • In einer oder mehreren Ausführungsformen kann der Begriff „seitlich“ eine Richtung parallel oder im Wesentlichen parallel zu einer Hauptbearbeitungsoberfläche des Halbleitersubstrats und/oder Halbleiterbauelements beinhalten oder sich darauf beziehen.
  • In einer oder mehreren Ausführungsformen kann der Begriff „Dotierstoff-Atome“ Atome beinhalten oder sich darauf beziehen, die eine dotierende Wirkung auf das Material des Halbleitersubstrats haben. In einer oder mehreren Ausführungsformen kann der Begriff „Dotierstoff-Atome“ Atome beinhalten oder sich darauf beziehen, die in die Gitterstruktur des Materials des Halbleitersubstrats eingebaut werden. In einer oder mehreren Ausführungsformen kann der Begriff „Dotierstoff-Atome“ Atome beinhalten oder sich darauf beziehen, die in der Bandstruktur des Materials des Halbleitersubstrats elektrisch aktiv sind. In einer oder mehreren Ausführungsformen kann der Begriff „Dotierstoff-Atome“ Atome beinhalten oder sich darauf beziehen, die zusätzliche Energieniveaus in einer Bandlücke der Bandstruktur (z. B. Akzeptorniveaus in Fall von Dotierstoffen des p-Typs oder Donorniveaus in Fall von Dotierstoffen des n-Typs) bilden können.
  • In einer oder mehreren Ausführungsformen kann es sich bei den Dotierstoff-Atomen um Dotierstoff-Atome des p-Typs handeln.
  • In einer oder mehreren Ausführungsformen kann es sich bei den Dotierstoff-Atomen um Dotierstoff-Atome des n-Typs handeln.
  • In einer oder mehreren Ausführungsformen können die Dotierstoff-Atome aus einer Gruppe von Dotierstoff-Atomen ausgewählt werden, wobei die Gruppe aus: Indium-Atomen, Bor-Atomen besteht.
  • In einer oder mehreren Ausführungsformen können die Dotierstoff-Atome in einer Dosis im Bereich von etwa 1010 cm-2 bis etwa 1013 cm-2 implantiert werden, wobei jedoch andere Werte für die Dosis gemäß anderen Ausführungsformen möglich sein können.
  • In einer oder mehreren Ausführungsformen können die Dotierstoff-Atome mit einer Energie im Bereich von etwa 5 keV bis etwa 200 keV implantiert werden, wobei jedoch andere Werte für die Dosis gemäß anderen Ausführungsformen möglich sein können.
  • In einer oder mehreren Ausführungsformen kann die Implantation der Dotierstoff-Atome in die mindestens eine Seitenwand und den Boden der Öffnung einen dotierten Bereich angrenzend an die mindestens eine Seitenwand und angrenzend an den Boden der Öffnung bilden.
  • In einer oder mehreren Ausführungsformen kann der dotierte Bereich die Öffnung in dem Halbleitersubstrat umgeben.
  • In einer oder mehreren Ausführungsformen kann der dotierte Bereich von demselben Leitfähigkeitstyp sein wie das Halbleitersubstrat.
  • In einer oder mehreren Ausführungsformen kann der dotierte Bereich eine höhere Dotierstoffkonzentration als das Halbleitersubstrat haben.
  • In einer oder mehreren Ausführungsformen kann die Dotierstoffkonzentration in dem dotierten Bereich im Bereich von etwa 1014 cm-3 bis etwa 1018 cm-3 liegen, obwohl andere Werte für die Dotierstoffkonzentration gemäß anderen Ausführungsformen möglich sein können.
  • In einer oder mehreren Ausführungsformen kann der dotierte Bereich eine Dicke im Bereich von etwa 10 nm bis 100 nm haben, obwohl andere Werte für die Dicke gemäß anderen Ausführungsformen möglich sein können.
  • In einer oder mehreren Ausführungsformen kann sich der amorphe oder polykristalline Bereich seitlich angrenzend an die Öffnung befinden.
  • In einer oder mehreren Ausführungsformen kann sich der amorphe oder polykristalline Bereich angrenzend an die mindestens eine Seitenwand der Öffnung befinden.
  • In einer oder mehreren Ausführungsformen kann das Konfigurieren von mindestens einem Teils des zweiten Bereichs als mindestens einen aus einem amorphen oder polykristallinen Bereich Folgendes beinhalten: Implantieren von Amorphisierungsionen in den zweiten Bereich des Halbleitersubstrats.
  • In einer oder mehreren Ausführungsformen kann der Begriff „Amorphisierungsionen“ Ionen beinhalten oder sich darauf beziehen, die einen kristallinen Bereich mindestens im Wesentlichen amorphisieren, mit anderen Worten, Ionen, die den kristallinen Bereich mindestens im Wesentlichen amorph machen, noch anders gesagt, Ionen, die die Gitterstruktur des kristallinen Bereichs mindestens im Wesentlichen beschädigen oder zerstören. In einer oder mehreren Ausführungsformen kann der Begriff „Amorphisierungsionen“ Ionen beinhalten oder sich darauf beziehen, die keine Dotierungswirkung auf das Material des Halbleitersubstrats haben. In einer oder mehreren Ausführungsformen kann der Begriff „Amorphisierungsionen“ Ionen beinhalten oder sich darauf beziehen, die nicht in die Gitterstruktur des Materials des Halbleitersubstrats eingebaut werden. In einer oder mehreren Ausführungsformen kann der Begriff „Amorphisierungsionen“ Ionen beinhalten oder sich darauf beziehen, die in der Bandstruktur des Materials des Halbleitersubstrats elektrisch inaktiv sind.
  • Gemäß verschiedenen Ausführungsformen sind die Implantation der Dotierstoff-Atome und die Implantation der Amorphisierungsionen verschiedene Implantationsschritte.
  • In einer oder mehreren Ausführungsformen können die Amorphisierungsionen in den zweiten Bereich implantiert werden, nachdem die Dotierstoff-Atome in die mindestens eine Seitenwand und den Boden der Öffnung implantiert worden sind.
  • Gemäß verschiedenen Ausführungsformen unterscheiden sich die Amorphisierungsionen von den Dotierstoff-Atomen.
  • In einer oder mehreren Ausführungsformen werden die Amorphisierungsionen aus einer Gruppe von Ionen ausgewählt, wobei die Gruppe aus: Argonionen, Germaniumionen besteht.
  • In einer oder mehreren Ausführungsformen können die Amorphisierungsionen in einer Dosis im Bereich von etwa 1014 cm-2 bis etwa 1016 cm-2 implantiert werden, wobei jedoch andere Werte für die Dosis gemäß anderen Ausführungsformen möglich sein können.
  • In einer oder mehreren Ausführungsformen können die Amorphisierungsionen mit einer Energie im Bereich von etwa 5 keV bis etwa 500 keV implantiert werden, wobei jedoch andere Werte für die Energie gemäß anderen Ausführungsformen möglich sein können.
  • In einer oder mehreren Ausführungsformen kann das Konfigurieren von mindestens einem Teil des zweiten Bereichs des Halbleitersubstrats als mindestens einen aus einem amorphen oder polykristallinen Bereich Folgendes beinhalten: Abscheidung von mindestens einer aus einer amorphen oder polykristallinen Schicht über einem kristallinen Bereich des Halbleitersubstrats, zum Beispiel einer amorphen Siliziumschicht oder einer polykristallinen Siliziumschicht (Polysiliziumschicht).
  • In einer oder mehreren Ausführungsformen kann die Öffnung als Graben konfiguriert werden.
  • In einer oder mehreren Ausführungsformen kann der Graben unter Bildung einer Grabenisolation (Shallow Trench Isolation, STI) konfiguriert werden.
  • In einer oder mehreren Ausführungsformen kann die Öffnung (z. B. der Graben) eine Tiefe im Bereich von etwa 100 nm bis etwa 10 µm haben, jedoch können andere Werte für die Tiefe gemäß anderen Ausführungsformen möglich sein. In einer oder mehreren Ausführungsformen kann der Begriff „Tiefe“ einen Abstand zwischen einer oberen Oberfläche des Halbleitersubstrats und dem Boden der Öffnung beinhalten oder sich darauf beziehen.
  • In einer oder mehreren Ausführungsformen kann die Öffnung (z. B. der Graben) eine Breite im Bereich von etwa 100 nm bis etwa 200 µm haben, wobei jedoch andere Werte für die Breite gemäß anderen Ausführungsformen möglich sein können.
  • In einer oder mehreren Ausführungsformen kann die Öffnung (z. B. der Graben) ein Seitenverhältnis (Verhältnis zwischen Tiefe und Breite) bis zu etwa 10 haben, wobei jedoch andere Werte für das Seitenverhältnis gemäß anderen Ausführungsformen möglich sein können.
  • In einer oder mehreren Ausführungsformen kann Verfahren 100 weiterhin das Abdecken der mindestens einen Seitenwand und des Bodens der Öffnung mit einer isolierenden Schicht vor der Implantation der Dotierstoff-Atome in die mindestens eine Seitenwand und Boden der Öffnung beinhalten, wobei die isolierende Schicht die Öffnung teilweise füllt.
  • In einer oder mehreren Ausführungsformen können die Dotierstoff-Atome durch die isolierende Schicht in die mindestens eine Seitenwand und den Boden der Öffnung implantiert werden.
  • In einer oder mehreren Ausführungsformen kann die isolierende Schicht, die die mindestens eine Seitenwand und den Boden der Öffnung abdeckt, als Streuungsschicht dienen, um Channeling während der Implantation der Dotierstoff-Atome zu verhindern oder mindestens im Wesentlichen zu verringern.
  • In einer oder mehreren Ausführungsformen kann die isolierende Schicht, die die mindestens eine Seitenwand und den Boden der Öffnung abdeckt, ein Isolationsmaterial, wie z. B. ein Oxid, z. B. Siliziumoxid, oder ein Nitrid, z. B. Siliziumnitrid, oder ein Oxinitrid, z. B. Siliziumoxinitrid, oder dergleichen, enthalten oder daraus hergestellt sein.
  • In einer oder mehreren Ausführungsformen kann die isolierende Schicht, die die mindestens eine Seitenwand und den Boden der Öffnung abdeckt, eine Dicke im Bereich von etwa 2 nm bis 50 nm haben, wobei jedoch andere Werte für die Dicke gemäß anderen Ausführungsformen möglich sein können.
  • In einer oder mehreren Ausführungsformen kann Verfahren 100 weiterhin das Füllen der Öffnung mit Isolationsmaterial nach der Implantation der Dotierstoff-Atome beinhalten.
  • In einer oder mehreren Ausführungsformen kann das Isolationsmaterial ein Oxid, z. B. Siliziumoxid, oder ein Oxinitrid, z. B. Siliziumoxinitrid, oder ein Nitrid, z. B. Siliziumnitrid, oder dergleichen, enthalten oder sein.
  • In einer oder mehreren Ausführungsformen kann das Isolationsmaterial das gleiche Material wie das Material der isolierenden Schicht, das die mindestens eine Seitenwand und den Boden der Öffnung abdeckt, enthalten oder sein.
  • In einer oder mehreren Ausführungsformen kann Verfahren 100 weiterhin das Abdecken des zweiten Bereichs mit einer isolierenden Schicht beinhalten und das Konfigurieren von mindestens einem Teil des zweiten Bereichs als mindestens einen aus einem amorphen oder polykristallinen Bereich kann das Implantieren von Amorphisierungsionen in den zweiten Bereich durch die isolierende Schicht beinhalten.
  • In einer oder mehreren Ausführungsformen kann die isolierende Schicht, die den zweiten Bereich abdeckt, ein Isolationsmaterial, wie zum Beispiel ein Oxid, z. B. Siliziumoxid, oder ein Nitrid, z. B. Siliziumnitrid, oder ein Oxinitrid, z. B. Siliziumoxinitrid, oder dergleichen, enthalten oder daraus hergestellt sein.
  • In einer oder mehreren Ausführungsformen kann die Verbindungsstruktur über der isolierenden Schicht, die den zweiten Bereich des Halbleitersubstrats abdeckt, hergestellt werden.
  • In einer oder mehreren Ausführungsformen kann die Implantation der Dotierstoff-Atome in die mindestens eine Seitenwand und den Boden der Öffnung das Aufbringen einer Maske über dem Halbleitersubstrat, die den ersten Bereich des Halbleitersubstrats freilässt und den zweiten Bereich des Halbleitersubstrats abdeckt, beinhalten.
  • In einer oder mehreren Ausführungsformen kann die Maske ein geeignetes Maskenmaterial, z. B. ein hartes Maskenmaterial, wie z. B. Siliziumoxid, Siliziumnitrid oder Siliziumoxinitrid oder dergleichen, enthalten.
  • Gemäß verschiedenen Ausführungsformen können sich sowohl die Öffnung als auch der amorphe oder polykristalline Bereich von einer Oberfläche des Halbleitersubstrats, z. B. einer Hauptbearbeitungsoberfläche des Halbleitersubstrats, in das Halbleitersubstrat erstrecken.
  • In einer oder mehreren Ausführungsformen kann sich die Öffnung tiefer in das Halbleitersubstrat erstrecken als der amorphe oder polykristalline Bereich.
  • In einer oder mehreren Ausführungsformen kann der amorphe oder polykristalline Bereich eine Tiefe bis zu etwa 1000 nm haben, wobei jedoch andere Werte für die Tiefe gemäß anderen Ausführungsformen möglich sind.
  • In einer oder mehreren Ausführungsformen kann das Halbleitersubstrat Silizium enthalten. Zum Beispiel kann das Halbleitersubstrat ein Siliziumsubstrat sein. Gemäß anderen Ausführungsformen kann das Halbleitersubstrat jedoch andere Halbleitermaterialien, einschließlich Verbund-Halbleitermaterialien, enthalten oder daraus hergestellt sein.
  • In einer oder mehreren Ausführungsformen kann das Halbleitersubstrat ein Bulk-Halbleitersubstrat sein.
  • In einer oder mehreren Ausführungsformen kann das Halbleitersubstrat dotiert, z. B. p-dotiert, sein.
  • In einer oder mehreren Ausführungsformen kann ein Widerstand des Halbleitersubstrats im Bereich von etwa 500 Ω·cm bis etwa 5000 Ω·cm liegen, obwohl andere Werte für den Widerstand gemäß anderen Ausführungsformen möglich sein können.
  • In einer oder mehreren Ausführungsformen kann das Herstellen der Öffnung in dem Halbleitersubstrat das Ätzen des Halbleitersubstrats, zum Beispiel mithilfe von chemischem Ätzen oder Trockenätzen, umfassen.
  • In einer oder mehreren Ausführungsformen kann das Ätzen des Halbleitersubstrats das Verwenden einer Maske beinhalten, die den ersten Bereich freilässt und den zweiten Bereich des Halbleitersubstrats abdeckt, wobei das Implantieren der Dotierstoff-Atome das Verwenden der Maske als Dotierungsmaske beinhalten kann. Anders gesagt, kann ein und dieselbe Maske zum Ätzen des Halbleitersubstrats und zum Implantieren der Dotierstoff-Atome verwendet werden.
  • In einer oder mehreren Ausführungsformen kann das Implantieren der Dotierstoff-Atome in die mindestens eine Seitenwand und den Boden der Öffnung eine schräge Implantation beinhalten. Zum Beispiel kann gemäß einer Ausführungsform ein Implantationswinkel im Bereich von etwa 0° bis etwa 45° liegen, obwohl andere Werte für den Implantationswinkel gemäß anderen Ausführungsformen möglich sein können.
  • In einer oder mehreren Ausführungsformen kann die Verbindungsstruktur über dem ersten Bereich des Halbleitersubstrats hergestellt werden.
  • In einer oder mehreren Ausführungsformen kann die Verbindungsstruktur über dem zweiten Bereich des Halbleitersubstrats hergestellt werden.
  • In einer oder mehreren Ausführungsformen kann die Verbindungsstruktur über dem ersten Bereich und dem zweiten Bereich des Halbleitersubstrats hergestellt werden.
  • In einer oder mehreren Ausführungsformen kann die Verbindungsstruktur mindestens eines aus einem Metall und einer Metalllegierung, zum Beispiel Kupfer, Aluminium oder eine Legierung, die mindestens eines aus Kupfer und Aluminium enthält, beinhalten, obwohl andere Metalle oder Metalllegierungen gemäß anderen Ausführungsformen möglich sein können.
  • In einer oder mehreren Ausführungsformen kann Verfahren 100 weiterhin das Herstellen mindestens einer elektrischen oder elektronischen Vorrichtung, z. B. eines Transistors, in dem Halbleitersubstrat, zum Beispiel im zweiten Bereich des Halbleitersubstrats, beinhalten.
  • In einer oder mehreren Ausführungsformen kann die elektrische oder elektronische Vorrichtung durch die Öffnung seitlich (z. B. von einer anderen Vorrichtung) elektrisch isoliert werden (z. B. Grabenisolation (STI)).
  • In einer oder mehreren Ausführungsformen kann Verfahren 100 weiterhin das Koppeln der Verbindungsstruktur an die mindestens eine elektrische oder elektronische Vorrichtung, z. B. an einen Anschluss des Transistors, beinhalten.
  • In einer oder mehreren Ausführungsformen kann das Halbleitersubstrat Teil eines Wafers oder Chips sein.
  • In einer oder mehreren Ausführungsformen kann Verfahren 100 weiterhin das Koppeln der Verbindungsstruktur an eine Chip-Kontakt-Lötstelle, die sich auf einer Oberfläche des Wafers oder Chips befindet, beinhalten.
  • In einer oder mehreren Ausführungsformen kann Verfahren 100 das Herstellen einer Mehrzahl von Öffnungen, z. B. Gräben, in dem Halbleitersubstrat beinhalten.
  • In einer oder mehreren Ausführungsformen kann der zweite Bereich des Halbleitersubstrats sich zwischen mindestens zwei Öffnungen (z. B. Gräben) der Mehrzahl von Öffnungen (z. B. Gräben) befinden. Zum Beispiel kann sich der zweite Bereich seitlich angrenzend an die mindestens zwei Öffnungen, z. B. angrenzend an mindestens eine Seitenwand von jeder der mindestens zwei Öffnungen, befinden.
  • In einer oder mehreren Ausführungsformen kann der zweite Bereich des Halbleitersubstrats als mindestens einer aus einem amorphen oder polykristallinen Bereich, zum Beispiel mithilfe von Ionenimplantation oder mithilfe von Schichtabscheidung, nach dem Herstellen der Öffnung in dem Halbleitersubstrat konfiguriert werden.
  • In einer oder mehreren Ausführungsformen kann der zweite Bereich des Halbleitersubstrats als mindestens einer aus einem amorphen oder polykristallinen Bereich, zum Beispiel mithilfe von Ionenimplantation oder mithilfe von Schichtabscheidung, nach der Implantation der Dotierstoff-Atome in die mindestens eine Seitenwand und den Boden der Öffnung konfiguriert werden.
  • In einer oder mehreren Ausführungsformen kann der zweite Bereich des Halbleitersubstrats als mindestens einer aus einem amorphen oder polykristallinen Bereich, zum Beispiel mithilfe von Ionenimplantation oder mithilfe von Schichtabscheidung, vor der Implantation der Dotierstoff-Atome in die mindestens eine Seitenwand und den Boden der Öffnung konfiguriert werden.
  • In einer oder mehreren Ausführungsformen kann der zweite Bereich des Halbleitersubstrats als mindestens einer aus einem amorphen oder polykristallinen Bereich, zum Beispiel mithilfe von Ionenimplantation oder mithilfe von Schichtabscheidung, vor der Herstellung der Öffnung in dem Halbleitersubstrat konfiguriert werden.
  • In einer oder mehreren Ausführungsformen kann Verfahren 100 weiterhin das Erhitzen des Halbleitersubstrats, einschließlich des amorphen oder polykristallinen Bereichs, beinhalten.
  • 2 zeigt ein Verfahren 200 zur Herstellung eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen.
  • Das Verfahren 200 kann Folgendes beinhalten: Herstellen einer Öffnung in einem Halbleitersubstrat, wobei die Öffnung mindestens eine Seitenwand und einen Boden hat (bei 202); Implantieren von Amorphisierungsionen in das Halbleitersubstrat, um einen Bereich, angrenzend an die mindestens eine Seitenwand der Öffnung, und einen Bereich, angrenzend an den Boden der Öffnung, mindestens teilweise zu amorphisieren (bei 204); und Herstellen einer Verbindungsstruktur über mindestens einem aus der Öffnung und dem Bereich, angrenzend an die mindestens eine Seitenwand der Öffnung, (bei 206).
  • In einer oder mehreren Ausführungsformen kann der Bereich, angrenzend an die mindestens eine Seitenwand der Öffnung, und der Bereich, angrenzend an dem Boden der Öffnung, durch die Ionenimplantation vollständig amorphisiert werden.
  • In einer oder mehreren Ausführungsformen können die Amorphisierungsionen aus einer Gruppe von Ionen ausgewählt werden, wobei die Gruppe aus: Argonionen, Germaniumionen besteht.
  • In einer oder mehreren Ausführungsformen kann Verfahren 200 weiterhin das mindestens teilweise Füllen der Öffnung mit Isolationsmaterial vor dem Implantieren der Amorphisierungsionen in das Halbleitersubstrat beinhalten.
  • In einer oder mehreren Ausführungsformen kann das Isolationsmaterial die mindestens eine Seitenwand und den Boden der Öffnung abdecken und kann die Öffnung teilweise füllen.
  • In einer oder mehreren Ausführungsformen kann die isolierende Schicht weiterhin eine Oberfläche des Bereichs, angrenzend an die mindestens eine Seitenwand der Öffnung, abdecken.
  • In einer oder mehreren Ausführungsformen kann die Verbindungsstruktur über der Öffnung hergestellt werden.
  • In einer oder mehreren Ausführungsformen kann die Verbindungsstruktur über dem Bereich, angrenzend an die mindestens eine Seitenwand der Öffnung, hergestellt werden.
  • In einer oder mehreren Ausführungsformen kann die Verbindungsstruktur über der Öffnung und dem Bereich, angrenzend an die mindestens eine Seitenwand der Öffnung, hergestellt werden.
  • In einer oder mehreren Ausführungsformen kann die Verbindungsstruktur über der isolierenden Schicht hergestellt werden, die die Oberfläche des Bereichs, angrenzend an die mindestens eine Seitenwand der Öffnung, abdeckt.
  • Verfahren 200 kann gemäß einer oder mehreren hier beschriebenen Ausführungsformen weiter konfiguriert werden.
  • 3 zeigt ein Verfahren 300 zur Herstellung eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen.
  • Verfahren 300 kann Folgendes beinhalten: Bereitstellung eines Halbleitersubstrats mit einem ersten Bereich und einem zweiten Bereich, seitlich angrenzend an den ersten Bereich (bei 302); Aufbringen einer Maske über dem Halbleitersubstrat, die den ersten Bereich freilässt und den zweiten Bereich abdeckt (bei 304); Ätzen des Halbleitersubstrats unter Verwendung der Maske, um einen Graben in dem ersten Bereich herzustellen (bei 306); Implantieren von Dotierstoff-Atomen in mindestens eine Seitenwand und einen Boden des Grabens unter Verwendung der Maske, um einen dotierten Bereich, angrenzend an die mindestens eine Seitenwand und den Boden des Grabens, herzustellen (bei 308); anschließendes Entfernen der Maske (bei 310); Implantieren von Amorphisierungsionen in den zweiten Bereich, um einen amorphen Bereich, seitlich angrenzend an den Graben, herzustellen (bei 312); und Herstellen einer Verbindungsstruktur über mindestens einem aus dem Graben und dem amorphen Bereich (bei 314).
  • In einer oder mehreren Ausführungsformen können die Amorphisierungsionen aus einer Gruppe von Ionen ausgewählt werden, wobei die Gruppe aus: Argonionen, Germaniumionen besteht.
  • In einer oder mehreren Ausführungsformen kann es sich bei den Dotierstoff-Atomen um Dotierstoff-Atome des p-Typs handeln.
  • In einer oder mehreren Ausführungsformen können die Dotierstoff-Atome aus einer Gruppe von Dotierstoff-Atomen ausgewählt werden, wobei die Gruppe aus: Indium-Atomen, Bor-Atomen besteht.
  • In einer oder mehreren Ausführungsformen kann Verfahren 300 weiterhin das Abdecken mindestens einer Seitenwand und des Bodens des Grabens mit einer Streuungsschicht, z. B. einem Streuoxid, vor der Implantation der Dotierstoff-Atome beinhalten.
  • In einer oder mehreren Ausführungsformen kann Verfahren 300 weiterhin das Füllen des Grabens mit Isolationsmaterial, z. B. einem Oxid, z. B. Siliziumoxid, oder dergleichen, vor der Implantation der Amorphisierungsionen beinhalten.
  • In einer oder mehreren Ausführungsformen kann die Verbindungsstruktur über dem Graben hergestellt werden.
  • In einer oder mehreren Ausführungsformen kann die Verbindungsstruktur über dem amorphen Bereich hergestellt werden.
  • In einer oder mehreren Ausführungsformen kann die Verbindungsstruktur über dem Graben und dem amorphen Bereich hergestellt werden.
  • Das Verfahren 300 kann gemäß einer oder mehreren hier beschriebenen Ausführungsformen weiter konfiguriert werden.
  • Die 4A bis 4J zeigen verschiedene Verarbeitungsstufen bei einem Verfahren zur Herstellung eines Halbleiterbauelements gemäß verschiedenen Ausführungsformen.
  • 4A zeigt in der Querschnittsansicht 400, dass ein Halbleitersubstrat 401 bereitgestellt werden kann. Das Halbleitersubstrat 401 kann gemäß einigen Ausführungsformen ein Bulk-Halbleitersubstrat, z. B. ein Bulk-Siliziumsubstrat, sein.
  • Gemäß einigen Ausführungsformen kann das Halbleitersubstrat 401 dotiert, z. B. p-dotiert, werden, zum Beispiel mit einer Dotierstoffkonzentration gemäß einer oder mehreren hier beschriebenen Ausführungsformen.
  • 4B zeigt in der Querschnittsansicht 410, dass gemäß einigen Ausführungsformen eine isolierende Schicht 402 über dem Halbleitersubstrat 401, z. B. über einer oberen Oberfläche 401c des Halbleitersubstrats 401, angeschieden werden kann, wie gezeigt. Die isolierende Schicht 402 kann gemäß einigen Ausführungsformen zum Beispiel eine Oxidschicht, z. B. Siliziumoxidschicht, sein. Die isolierende Schicht 402 kann zum Beispiel eine Dicke im Bereich von etwa 1 µm bis etwa 20 µm haben; jedoch können andere Werte für die Dicke gemäß anderen Ausführungsformen möglich sein.
  • 4C zeigt in der Querschnittsansicht 420, dass eine Maske 403 über dem Halbleitersubstrat 401, z. B. über der isolierenden Schicht 402, aufgebracht werden kann, wie gezeigt. Die Maske 403 kann einen ersten Bereich 401 a des Substrats freilassen, während sie einen zweiten Bereich 401b des Substrats 401, seitlich angrenzend an den ersten Bereich 401a, abdeckt, wie gezeigt. Die Maske 403 kann zum Beispiel durch Abscheiden von mindestens einer Maskenschicht und Strukturieren der mindestens einen Maskenschicht hergestellt werden. Die Maske 403 kann gemäß einigen Ausführungsformen ein geeignetes Maskenmaterial, zum Beispiel ein hartes Maskenmaterial, enthalten oder daraus hergestellt sein.
  • 4D zeigt in der Querschnittsansicht 430, dass eine Öffnung 404 in einem ersten Bereich 401a des Halbleitersubstrats 401 hergestellt werden kann. Gemäß einigen Ausführungsformen kann die Öffnung 404 ein Graben sein und kann weiterhin als Grabenisolation (Shallow Trench Isolation, STI) des Halbleiterbauelements konfiguriert werden. In einer oder mehreren Ausführungsformen kann die Öffnung 404 durch Ätzen des Halbleitersubstrats 401 (einschließlich der isolierenden Schicht 402, falls vorhanden) unter Verwendung der Maske 403 als Ätzmaske hergestellt werden.
  • Die Öffnung 404 kann mindestens eine Seitenwand 404a und einen Boden 404b haben, wie gezeigt.
  • Die Öffnung 404 kann zum Beispiel eine Tiefe haben, gemessen von einer oberen Oberfläche 401c des Halbleitersubstrats 401 (in 4 als „d1“ bezeichnet), die einen Wert gemäß einer oder mehreren hier vorstehend in Verbindung mit 1 beschriebenen Ausführungsformen haben kann, wobei jedoch andere Werte gemäß anderen Ausführungsformen möglich sein können. Die Öffnung 404 kann zum Beispiel eine Breite (in 4 als „w“ bezeichnet) haben, die einen Wert gemäß einer oder mehreren hier vorstehend in Verbindung mit 1 beschriebenen Ausführungsformen haben kann, wobei jedoch andere Werte gemäß anderen Ausführungsformen möglich sein können. Die Öffnung 404 kann zum Beispiel ein Seitenverhältnis d1:w haben, das einen Wert gemäß einer oder mehreren hier vorstehend in Verbindung mit 1 beschriebenen Ausführungsformen haben kann, wobei jedoch andere Werte gemäß anderen Ausführungsformen möglich sein können.
  • Es wird darauf hingewiesen, dass gemäß einigen Ausführungsformen eine Mehrzahl von Öffnungen (z. B. Gräben) in dem Halbleitersubstrat 401 hergestellt werden kann, wobei sich der zweite Bereich 401b des Halbleitersubstrats 401 zwischen zwei oder mehreren Öffnungen (z. B. Gräben) der Mehrzahl von Öffnungen, z. B. zwischen der in 4D gezeigten Öffnung 404 und mindestens einer zusätzlichen Öffnung (in 4D nicht gezeigt), befinden kann.
  • 4E zeigt in der Querschnittsansicht 440, dass eine isolierende Schicht 405 zur Abdeckung der Seitenwand (Seitenwände) 404a und des Bodens 404b der Öffnung 404 abgeschieden werden kann. In einer oder mehreren Ausführungsformen kann die isolierende Schicht 405 weiterhin die Seitenwände der isolierenden Schicht 402 abdecken, wie dargestellt. Die isolierende Schicht 405 kann zum Beispiel ein Oxid, z. B. Siliziumoxid, enthalten oder daraus hergestellt sein. In einer oder mehreren Ausführungsformen kann die isolierende Schicht 405 das gleiche Material beinhalten oder daraus hergestellt sein wie die isolierende Schicht 402. In diesem Fall kann gemäß einigen Ausführungsformen eine Grenzfläche, z. B. eine Korngrenze, 425 zwischen der isolierenden Schicht 402 und der isolierenden Schicht 405 nicht erkennbar sein. Die isolierende Schicht 405 kann zum Beispiel eine Dicke (in 4E als „t1“ bezeichnet) gemäß einer oder hier vorstehend in Verbindung mit 1 beschriebenen Ausführungsformen haben, wobei jedoch andere Werte für die Dicke gemäß anderen Ausführungsformen möglich sein können. Die isolierende Schicht 405 kann als Streuungsschicht, z. B. als ein Streuoxid, konfiguriert werden, um Channeling bei einer anschließenden, hier nachstehend beschriebenen, Implantation von Dotierstoff-Atomen zu verhindern oder im Wesentlichen zu verringern.
  • 4F zeigt in der Querschnittsansicht 450, dass Dotierstoff-Atome (durch Pfeile 406 dargestellt) in die Seitenwand (Seitenwände) 404a und den Boden 404b der Öffnung 404 implantiert werden können. Wie gezeigt ist, können gemäß einigen Ausführungsformen die Dotierstoff-Atome 406 durch die isolierende Schicht 405 (z. B. das Streuoxid) in die Seitenwand (Seitenwände) 404a und den Boden 404b implantiert werden.
  • Gemäß einigen Ausführungsformen können die Dotierstoff-Atome 406 Dotierstoff-Atome des p-Typs, wie z. B. Indium (In)-Atome oder Bor (B)-Atome, enthalten oder sein. Gemäß anderen Ausführungsformen können die Dotierstoff-Atome 406 Dotierstoff-Atome des n-Typs enthalten oder sein.
  • Gemäß einigen Ausführungsformen können die Dotierstoff-Atome 406 unter Verwendung einer schrägen Implantation implantiert werden. Das heißt, dass ein Implantationswinkel in Bezug auf eine Oberflächennormale ungleich Null sein kann.
  • Eine Implantationsdosis und/oder -energie der Dotierstoff-Atome kann zum Beispiel gemäß einer oder mehreren hier vorstehend in Verbindung mit 1 beschriebenen Ausführungsformen ausgewählt werden, wobei jedoch andere Werte für die Dosis und/oder Energie gemäß anderen Ausführungsformen möglich sein können.
  • Wie dargestellt, kann ein dotierter Bereich 407 in dem Halbleitersubstrat 401, angrenzend an die Seitenwand (Seitenwände) 404a und den Boden 404b der Öffnung 404, mithilfe der Dotierstoff-Atom 406-Implantation hergestellt werden. Der dotierte Bereich 407 kann einen Teil, angrenzend an die Seitenwand (Seitenwände) 404a der Öffnung, und einen Teil, angrenzend an den Boden 404b der Öffnung 404, besitzen. In einer oder mehreren Ausführungsformen kann der dotierte Bereich 407 die Öffnung 404 im Halbleitersubstrat 401 umgeben, wie dargestellt.
  • Der dotierte Bereich 407 kann zum Beispiel von demselben Leitfähigkeitstyp sein wie das Halbleitersubstrat 401. Zum Beispiel kann im Fall eines Halbleitersubstrats 401 des p-Typs (z. B. leicht p-dotiertes Substrat) der dotierte Bereich 407 ebenfalls p-dotiert sein. Gemäß einigen Ausführungsformen kann eine Dotierstoffkonzentration des dotierten Bereichs 407 höher sein als eine Dotierstoffkonzentration des Halbleitersubstrats 401. Zum Beispiel kann die Dotierstoffkonzentration im dotierten Bereich 407 einen Wert gemäß einer oder mehreren hier vorstehend in Verbindung mit 1 beschriebenen Ausführungsformen haben, wobei jedoch andere Werte gemäß anderen Ausführungsformen möglich sein können.
  • Der dotierte Bereich 407 kann eine Dicke (in 4F als „t2“ bezeichnet) haben, die zum Beispiel einen Wert gemäß einer oder mehreren hier vorstehend in Verbindung mit 1 beschriebenen Ausführungsformen haben kann, wobei jedoch andere Werte gemäß anderen Ausführungsformen möglich sein können.
  • Der dotierte Bereich 407 kann als Gegendotierung konfiguriert werden, die dazu dienen kann, das Auftreten einer Inversionsschicht an einer Grenzfläche zwischen der Öffnung 404 und dem Halbleitersubstrat 401 zu unterdrücken oder zu verhindern. Zum Beispiel kann der dotierte Bereich 407 als p-dotierter Bereich konfiguriert werden, um das Auftreten einer Inversionsschicht des n-Typs im Halbleitersubstrat 401 zu unterdrücken oder zu verhindern.
  • Wie in 4F dargestellt ist, kann gemäß einigen Ausführungsformen eine erste Implantation von Dotierstoff-Atomen 406 veranschaulichend in einer Verarbeitungsstufe des Herstellungsverfahrens durchgeführt werden, in der eine Aussparung 404 für eine STI in ein Halbleitersubstrat 401 geätzt und eine für das Ätzen verwendete Maske 403 noch nicht entfernt wurde. Zu diesem Zeitpunkt kann eine p-Dotierung in den STI-Graben unter Verwendung eines Dotierstoffs des p-Typs, wie z. B. Indium oder Bor, eingebracht werden. Ein Implantationswinkel kann derart gewählt werden, dass sowohl die Seitenwand (Seitenwände) 404a als auch der STI-Boden 404b dotiert werden. Die Maske 403 kann eine Implantation von Dotierstoff-Atomen 406 in Zonen zwischen verschiedenen STI-Gräben (z. B. den in der Figur dargestellten zweiten Bereich 401b) verhindern.
  • 4G zeigt in der Querschnittsansicht 460, dass die Maske 403 nach der Implantation der Dotierstoff-Atome 406 entfernt werden und die Öffnung 403 mit einem Isolationsmaterial 408 gefüllt werden kann. Das Isolationsmaterial 408 kann zum Beispiel ein Oxid, z. B. Siliziumoxid, oder dergleichen enthalten oder sein. Das Isolationsmaterial 408 kann zum Beispiel das gleiche Material wie das Material (die Materialien) der isolierenden Schicht 402 und/oder der isolierenden Schicht 405 enthalten oder sein. Falls dieses Isolationsmaterial 408 das gleiche Material ist wie das Material der isolierenden Schicht 405, kann eine Grenzfläche, z. B. eine Korngrenze, 458 zwischen der isolierenden Schicht 405 und dem Isolationsmaterial 408 gemäß einigen Ausführungsformen nicht erkennbar sein.
  • In einer oder mehreren Ausführungsformen kann eine obere Oberfläche der gefüllten Öffnung 404 bündig oder im Wesentlichen bündig mit einer Oberfläche der isolierenden Schicht 402 abschließen, wie gezeigt.
  • Die mit dem Isolationsmaterial 408 (und gemäß einigen Ausführungsformen dem Isolationsmaterial 405) gefüllte Öffnung 404 kann gemäß einigen Ausführungsformen als eine Grabenisolation (Shallow Trench Isolation, STI) des Halbleiterbauelements dienen.
  • 4H zeigt in der Querschnittsansicht 470, dass Amorphisierungsionen 409 in das Halbleitersubstrat 401 implantiert werden können. In einer oder mehreren Ausführungsformen können die Amorphisierungsionen 409 Argonionen enthalten oder sein. Gemäß anderen Ausführungsformen können andere Ionen implantiert werden, wie z. B. Germaniumionen.
  • Die Amorphisierungsionen 409 können in den zweiten Bereich 401b des Halbleitersubstrats 401 implantiert werden, wie gezeigt. In einer oder mehreren Ausführungsformen können die Amorphisierungsionen 409 durch die isolierende Schicht 402 in den zweiten Bereich 401b des Halbleitersubstrats 401 implantiert werden, wie dargestellt. In einer oder mehreren Ausführungsformen können die Amorphisierungsionen 409 auch in den ersten Bereich 401a einschließlich der gefüllten Öffnung 404, implantiert werden, wie gezeigt.
  • Die Amorphisierungsionen 409 können zum Beispiel mit einem Wert für die Implantationsdosis und/oder Implantationsenergie gemäß einer oder mehreren hier vorstehend in Verbindung mit 1 beschriebenen Ausführungsformen implantiert werden; andere Werte können jedoch gemäß anderen Ausführungsformen möglich sein.
  • Die Amorphisierungsionen 409 können mindestens im Wesentlichen die Gitterstruktur des Halbleitersubstrats 401 in mindestens einem Teil des zweiten Bereichs 401b zerstören und dadurch einen amorphen Bereich 411 im zweiten Bereich 401b des Halbleitersubstrats 401 bilden, wie gezeigt. Der amorphe Bereich 411 kann sich seitlich angrenzend an die Öffnung 404, z. B. angrenzend an die Seitenwand (Seitenwände) 404a der Öffnung 404, befinden, wie dargestellt.
  • Der amorphe Bereich 411 kann eine Tiefe haben, gemessen von der oberen Oberfläche 401c des Halbleitersubstrats 401 (in 4H als „d2“ bezeichnet), die zum Beispiel einen Wert gemäß einer oder mehreren hier vorstehend in Verbindung mit 1 beschriebenen Ausführungsformen haben kann, wobei jedoch andere Werte gemäß anderen Ausführungsformen möglich sein können. Die Tiefe d2 kann zum Beispiel durch die Implantationsenergie der Amorphisierungsionen 409 gesteuert werden.
  • In einer oder mehreren Ausführungsformen kann die Öffnung 404 tiefer in das Substrat 401 reichen als der amorphe Bereich 411. Mit anderen Worten, kann die Tiefe d1 der Öffnung 404 größer als sein als die Tiefe d2 des amorphen Bereichs 411.
  • Wie in 4H gezeigt ist, kann gemäß einigen Ausführungsformen eine zweite Implantation von Amorphisierungsionen 409 (z. B. Argon (Ar)-Implantation) veranschaulichend auf einer beliebigen Stufe des Herstellungsverfahrens durchgeführt werden. Gemäß einigen Ausführungsformen kann diese zweite Implantation so spät wie möglich im Verfahren durchgeführt werden, zum Beispiel um eine Rekristallisation des amorphisierten Bereichs 411 während möglicher anschließender Wärmebehandlungen zu vermeiden oder zu verringern. Die kristalline Struktur des Halbleitermaterials (z. B. Silizium) des Substrats 401 angrenzend an den STI-Graben 404, z. B. zwischen verschiedenen STI-Gräben, kann mithilfe der Amorphisierungsimplantation (z. B. Argon-Implantation) zerstört werden. In diesem Fall kann die Implantationsdosis derart gewählt werden, dass am Ende des Verfahrens das Halbleitermaterial (z. B. Silizium) in dem implantierten Bereich (d. h. dem amorphen Bereich 411 in 4H) an der Oberfläche immer noch amorph ist, sogar wenn ein oder mehrere Erhitzungsschritte nach der Amorphisierungsimplantation durchgeführt werden. In einer oder mehreren Ausführungsformen kann die Implantationsenergie derart gewählt werden, dass der Bereich am Boden des STI-Grabens nicht implantiert wird, wie in 4H gezeigt ist, die zeigt, dass der amorphisierte Bereich 411 nicht bis ganz nach unten zum Boden 404b der Öffnung 404 reicht.
  • 41 zeigt in der Querschnittsansicht 480 eine weitere Stufe des Herstellungsverfahrens, zum Beispiel nachdem ein oder mehrere Erhitzungsschritt(e) auf das Halbleitersubstrat 401 einschließlich des amorphen Bereichs 411 angewendet wurden. Ein amorpher Bereich 411' kann an der Oberfläche des Halbleitermaterials (z. B. Silizium) des Substrats 401 vorhanden sein. Der amorphe Bereich 411' kann flacher sein als der amorphe Bereich 411, der direkt nach der Amorphisierungsionen-Implantation erhalten wird, weil ein Teil des amorphen Bereichs 411 eventuell während der ein oder mehreren Erhitzungsschritte rekristallisiert ist. Zum Beispiel kann der amorphe Bereich 411' eine Tiefe haben, gemessen von der oberen Oberfläche 401c des Halbleitersubstrats 401 (in 4I als „d3“ bezeichnet), die gemäß einigen Ausführungsformen bis zu etwa 900 nm betragen kann, wobei jedoch andere Werte für die Tiefe gemäß anderen Ausführungsformen möglich sein können.
  • Im amorphen Bereich 411' ist eventuell die Herstellung eines Oberflächenkanals aufgrund von Fermi-Energie-Pinning nicht möglich. Darüber hinaus kann in der Öffnung (z. B. dem Graben) 404 die Herstellung eines solchen Oberflächenkanals mithilfe eines dotierten Bereichs 407 (z. B. p-Dotierung), der als Gegendotierung dient, verhindert werden.
  • 4J zeigt in der Querschnittsansicht 490, dass eine Verbindungsstruktur 412 über dem ersten Bereich 401a des Halbleitersubstrats 401 einschließlich der Öffnung 404 und über dem zweiten Bereich 401b des Halbleitersubstrats 401 einschließlich des amorphen Bereichs 411' hergestellt werden kann. Die Verbindungsstruktur 412 kann zum Beispiel ein leitfähiges Material, wie ein Metall oder eine Metalllegierung, z. B. Kupfer, Aluminium oder eine Legierung, die mindestens eines aus Kupfer oder Aluminium enthält, enthalten oder daraus hergestellt sein, obwohl andere Metalle und/oder Metalllegierungen gemäß anderen Ausführungsformen möglich sein können. Die Verbindungsstruktur 412 kann mit mindestens einer elektrischen oder elektronischen Vorrichtung, z. B. einem Transistor, gekoppelt werden, die in dem Halbleitersubstrat 401 hergestellt sein kann (nicht gezeigt). Gemäß einigen Ausführungsformen kann die Vorrichtung, z. B. der Transistor, als Hochfrequenzvorrichtung, z. B. Hochfrequenz-Schalttransistor, konfiguriert sein und die Verbindungsstruktur 412 kann derart konfiguriert werden, dass sie Hochfrequenzsignale an die und/oder von der Hochfrequenzvorrichtung überträgt. In einer oder mehreren Ausführungsformen kann eine Gleichspannung an die Verbindungsstruktur 412 angelegt werden. In diesem Fall können parasitäre Kapazitäten zwischen der Verbindungsstruktur 412 und dem Halbleitersubstrat 401 mithilfe des dotierten Bereichs 407 und des amorphen Bereichs 411' verhindert oder im Wesentlichen verringert werden, die beide das Auftreten einer Inversions- oder Akkumulationsschicht im Halbleitersubstrat 401 unterdrücken oder verhindern können.
  • Gemäß einigen Ausführungsformen kann der amorphe Bereich 411' des Halbleitersubstrats 401 mithilfe von Abscheidung einer amorphen Schicht, z. B. amorphen Siliziumschicht, über einem kristallinen Bereich des Halbleitersubstrats 401 anstelle von Implantation von Amorphisierungsionen in das Halbleitersubstrat 401 hergestellt werden. In diesem Fall kann gemäß einigen Ausführungsformen die Öffnung 404 zum Beispiel nach der Abscheidung der amorphen Schicht, zum Beispiel mithilfe von Ätzen durch die amorphe Schicht und teilweises Ätzen in den kristallinen Bereich des Halbleitersubstrats 401, hergestellt werden. Alternativ kann gemäß einigen Ausführungsformen die Öffnung 404 vor der Abscheidung der amorphen Schicht hergestellt werden.
  • Gemäß einigen Ausführungsformen kann/können, anstelle einen Bereich oder Bereiche angrenzend an die Öffnung als amorphen Bereich zu konfigurieren (z. B. der in 4J dargestellte amorphe Bereich 411'), der Bereich oder die Bereiche als ein polykristalliner Bereich konfiguriert werden, zum Beispiel durch Abscheidung einer polykristallinen Schicht, z. B. Polysiliziumschicht, über dem kristallinen Bereich des Halbleitersubstrats 401.
  • Weiterhin kann gemäß einigen Ausführungsformen, anstatt zwei verschiedene Implantationen, d. h. eine Dotierstoff-Implantation zur Herstellung eines dotierten Bereichs um die Öffnung (z. B. den Graben) und eine Amorphisierungsimplantation zur Herstellung eines amorphen Bereichs, seitlich angrenzend an die Öffnung, anzuwenden, eine einzelne Amorphisierungsimplantation (z. B. tiefe Argon-Implantation) angewendet und (z. B. durch Auswählen einer geeigneten Implantationsdosis und/oder -energie) derart konfiguriert werden, dass die kristalline Struktur des Halbleitersubstrats auch in einer Zone angrenzend an die Seitenwand (Seitenwände) und den Boden der Öffnung (z. B. des Grabens), z. B. in dem in 4J dargestellten Bereich 407, zerstört werden kann. Das heißt, dass gemäß einigen Ausführungsformen eine einzige Amorphisierungsimplantation zur Amorphisierung eines Bereichs, angrenzend an die mindestens eine Seitenwand der Öffnung, und eines Bereichs, angrenzend an den Boden der Öffnung, verwendet werden kann, wie es hier vorstehend auch in Verbindung mit 2 beschrieben ist.
  • 4J zeigt veranschaulichend ein Halbleiterbauelement gemäß verschiedenen Ausführungsformen.
  • Ein Halbleiterbauelement gemäß verschiedenen Ausführungsformen kann Folgendes enthalten: ein Halbleitersubstrat (z. B. Substrat 401 in 4J), eine in das Halbleitersubstrat eingebrachte Öffnung, wobei die Öffnung mindestens eine Seitenwand und einen Boden hat (z. B. die Öffnung 404 in 4J); einen dotierten Bereich, der sich in dem Halbleitersubstrat angrenzend an die mindestens eine Seitenwand und den Boden der Öffnung befindet, (z. B. der dotierte Bereich 407 in 4J); mindestens einen aus einem amorphen oder polykristallinen Bereich, der auf eine Oberfläche des Halbleitersubstrats, angrenzend an die mindestens eine Seitenwand der Öffnung, aufgebracht ist (z. B. der amorphe Bereich 411' in 4J); und mindestens eine Verbindungsstruktur, die über mindestens einem aus der Öffnung und dem amorphen oder polykristallinen Bereich aufgebracht ist (z. B. die Verbindungsstruktur 412 in 4J).
  • In einer oder mehreren Ausführungsformen kann die Öffnung als Graben konfiguriert sein.
  • In einer oder mehreren Ausführungsformen kann das Halbleitersubstrat Silizium enthalten oder daraus hergestellt sein.
  • In einer oder mehreren Ausführungsformen kann das Halbleitersubstrat ein Bulk-Halbleitersubstrat, z. B. ein Bulk-Siliziumsubstrat, sein.
  • In einer oder mehreren Ausführungsformen kann der dotierte Bereich ein p-dotierter Bereich sein.
  • In einer oder mehreren Ausführungsformen kann eine Dotierstoffkonzentration in dem dotierten Bereich höher sein als eine Dotierstoffkonzentration des Halbleitersubstrats.
  • In einer oder mehreren Ausführungsformen kann die Dotierstoffkonzentration in dem dotierten Bereich von etwa 1014 cm-3 bis etwa 1018 cm-3 reichen.
  • In einer oder mehreren Ausführungsformen kann eine Dicke des dotierten Bereichs (z. B. die Dicke t2 in 4J) im Bereich von etwa 10 nm bis etwa 100 nm liegen.
  • In einer oder mehreren Ausführungsformen kann eine Tiefe der Öffnung (z. B. die Tiefe d1 in 4J) im Bereich von etwa 100 nm bis 10 µm liegen.
  • In einer oder mehreren Ausführungsformen kann die Öffnung (z. B. der Graben) tiefer in das Substrat reichen als der amorphe oder polykristalline Bereich.
  • In eine oder mehrere Ausführungsformen kann eine Tiefe des amorphen oder polykristallinen Bereichs (z. B. die Tiefe d3 in 4J) als oder gleich etwa 900 nm sein.
  • In einer oder mehreren Ausführungsformen kann die Öffnung (z. B. der Graben) mit Isolationsmaterial (z. B. der isolierenden Schicht 405 und/oder dem Isolationsmaterial 408 in 4J) gefüllt werden.
  • In einer oder mehreren Ausführungsformen kann das Isolationsmaterial ein Oxid, z. B. Siliziumoxid, oder ein Nitrid, z. B. Siliziumnitrid, oder ein Oxinitrid, z. B. Siliziumoxinitrid, oder dergleichen, enthalten oder sein.
  • In einer oder mehreren Ausführungsformen kann das Halbleiterbauelement weiterhin eine isolierende Schicht enthalten, die über das Halbleitersubstrat, z. B. über den zweiten Bereich des Halbleitersubstrats aufgebracht ist (z. B. die isolierende Schicht 402 in 4J).
  • In einer oder mehreren Ausführungsformen kann die isolierende Schicht ein Oxid, z. B. Siliziumoxid, oder ein Nitrid, z. B. Siliziumnitrid, oder ein Oxinitrid, z. B. Siliziumoxinitrid, oder dergleichen enthalten oder daraus hergestellt sein.
  • In einer oder mehreren Ausführungsformen kann das Halbleiterbauelement eine Mehrzahl von Verbindungsstrukturen enthalten, die über das Halbleitersubstrat, zum Beispiel über die isolierende Schicht, aufgebracht sind (z. B. die Verbindungsstruktur 412 in 4J).
  • In einer oder mehreren Ausführungsformen kann die Verbindungsstruktur oder können die Verbindungsstrukturen mindestens eines aus einem Metall und einer Metalllegierung, zum Beispiel Kupfer, Aluminium oder eine Legierung, die mindestens eines aus Kupfer und Aluminium enthält, enthalten.
  • In einer oder mehreren Ausführungsformen kann der Graben als Grabenisolation (Shallow Trench Isolation, STI) konfiguriert werden.
  • In einer oder mehreren Ausführungsformen kann das Halbleiterbauelement mindestens eine elektrische oder elektronische Vorrichtung, z. B. einen Transistor, enthalten, die sich in dem Halbleitersubstrat befindet , wobei die mindestens eine Verbindungsstruktur mit der Vorrichtung gekoppelt werden kann.
  • In einer oder mehreren Ausführungsformen kann die elektrische oder elektronische Vorrichtung seitlich (z. B. von einer anderen Vorrichtung) durch die Öffnung (z. B. die Grabenisolation (Shallow Trench Isolation, STI)) elektrisch isoliert sein.
  • In einer oder mehreren Ausführungsformen kann die mindestens eine Verbindungsstruktur weiterhin an einen Chip-Kontakt, z. B. eine Chip-Lötstelle, gekoppelt werden.
  • In einer oder mehreren Ausführungsformen kann das Halbleiterbauelement als Hochfrequenzschalter konfiguriert werden.
  • Das Halbleiterbauelement kann weiter gemäß einer oder mehreren hier beschriebenen Ausführungsformen konfiguriert werden.
  • Ein Halbleiterbauelement gemäß verschiedenen Ausführungsformen kann Folgendes enthalten: ein Halbleitersubstrat (wie z. B. das Substrat 401 in 4J); eine in das Halbleitersubstrat eingebrachte Öffnung, wobei die Öffnung mindestens eine Seitenwand und einen Boden hat (wie z. B. die Öffnung 404 in 4J), wobei mindestens ein Bereich des Substrats, angrenzend an die mindestens eine Seitenwand und den Boden der Öffnung, und an einer Oberfläche des Substrats, angrenzend an die Öffnung, (wie z. B. ein Bereich, der die Zone der Bereiche 407 und 411' in 4J einschließt) als mindestens einer aus einem amorphen oder polykristallinen Bereich konfiguriert ist; und eine Verbindungsstruktur, die über mindestens einem aus der Öffnung und dem amorphen oder polykristallinen Bereich aufgebracht ist (wie z. B. die Verbindungsstruktur 412 in 4J). Das Halbleiterbauelement kann weiter gemäß einer oder mehreren hier beschriebenen Ausführungsformen konfiguriert werden.
  • Ein Halbleiterbauelement gemäß verschiedenen Ausführungsformen kann Folgendes enthalten: ein Halbleitersubstrat (wie z. B. das Substrat 401 in 4J), eine in das Halbleitersubstrat eingebrachte Öffnung (wie z. B. die Öffnung 404 in 4J); einen amorphen oder polykristallinen Bereich, der die Seitenwände und einen Boden der Öffnung umgibt und zwischen mindestens einen Teil einer oberen Oberfläche und einen kristallinen Bereich des Substrats eingebracht ist (wie z. B. ein Bereich, der die Zone der Bereiche 407 und 411' in 4J einschließt); eine Verbindungsstruktur, die über mindestens einem aus der Öffnung und dem amorphen oder polykristallinen Bereich aufgebracht ist (wie z. B. die Verbindungsstruktur 412 in 4J). Das Halbleiterbauelement kann weiter gemäß einer oder mehreren hier beschriebenen Ausführungsformen konfiguriert werden.
  • Verschiedene Ausführungsformen kombinieren eine Gegendotierung in einem STI-Graben mit einer Oberflächenamorphisierung von einem oder mehreren Bereichen angrenzend an den STI-Graben, um das Auftreten einer Inversions- oder Akkumulationsschicht in einem STI-strukturierten Substrat zu unterdrücken oder zu verhindern. So können zum Beispiel parasitäre Kapazitäten zwischen Metall-Verbindungsstrukturen und dem STI-strukturierten Substrat verringert oder verhindert werden und Hochfrequenzeigenschaften (z. B. Signalqualität) eines Halbleiterbauelements (z. B. Hochfrequenzschalters), das das STI-strukturierte Substrat enthält, können verbessert werden. Gemäß anderen Ausführungsformen kann/können auch ein oder mehrere Substratbereiche, angrenzend an den Boden und die Seitenwand (Seitenwände) des STI-Grabens, amorphisiert werden.

Claims (21)

  1. Verfahren (100) zur Herstellung eines Halbleiterbauelements, aufweisend: Herstellen einer Öffnung (404) in einem ersten Bereich (401a) eines Halbleitersubstrats (401), wobei die Öffnung (404) mindestens eine Seitenwand (404a) und einen Boden (404b) hat (102); Implantieren (104) von Dotierstoff-Atomen in die mindestens eine Seitenwand (404a) und den Boden (404b) der Öffnung (404); Konfigurieren (106) mindestens eines Teils von einem zweiten Bereich (401b) des Halbleitersubstrats (401), seitlich angrenzend an den ersten Bereich (401a), als mindestens einen aus einem amorphen oder polykristallinen Bereich; und Herstellen (108) einer Verbindungsstruktur (412) über dem ersten und dem zweiten Bereich (401b) des Halbleitersubstrats, wobei die Verbindungsstruktur (412) die Öffnung (404) überspannt.
  2. Verfahren (100) nach Anspruch 1, wobei das Konfigurieren (106) mindestens eines Teils von dem zweiten Bereich (401b) des Halbleitersubstrats (401) als mindestens einen aus einem amorphen oder polykristallinen Bereich aufweist: Implantieren von Ionen in den zweiten Bereich (401b) des Halbleitersubstrats (401); wobei optional die Ionen in den zweiten Bereich (401b) implantiert werden, nachdem die Dotierstoff-Atome in die mindestens eine Seitenwand (404a) und den Boden (404b) der Öffnung (404) implantiert worden sind.
  3. Verfahren (100) nach Anspruch 2, wobei die Ionen aus einer Gruppe von Ionen ausgewählt werden, wobei die Gruppe aus: Argonionen, Germaniumionen besteht.
  4. Verfahren (100) nach Anspruch 2 oder 3, wobei die Ionen in einer Implantationsdosis von etwa 1014 cm-2 bis etwa 1016 cm-2 implantiert werden.
  5. Verfahren (100) nach einem der Ansprüche 2 bis 4, wobei die Ionen mit einer Implantationsenergie von etwa 5 keV bis etwa 500 keV implantiert werden.
  6. Verfahren (100) nach einem der Ansprüche 1 bis 5, wobei das Konfigurieren (106) mindestens eines Teils von dem zweiten Bereich (401b) des Halbleitersubstrats (401) als mindestens einen aus einem amorphen oder polykristallinen Bereich aufweist: Abscheiden von mindestens einer aus einer amorphen oder polykristallinen Schicht über einem kristallinen Bereich des Halbleitersubstrats (401).
  7. Verfahren (100) nach einem der Ansprüche 1 bis 6, wobei es sich bei den Dotierstoff-Atomen um Dotierstoff-Atome des p-Typs handelt.
  8. Verfahren (100) nach einem der Ansprüche 1 bis 7, wobei die Dotierstoff-Atome aus einer Gruppe von Dotierstoff-Atomen ausgewählt werden, wobei die Gruppe aus: Indium-Atomen, Bor-Atomen besteht.
  9. Verfahren (100) nach einem der Ansprüche 1 bis 8, wobei die Öffnung (404) als Graben konfiguriert ist.
  10. Verfahren (100) nach einem der Ansprüche 1 bis 9, das weiterhin das Abdecken der mindestens einen Seitenwand (404a) und des Bodens (404b) der Öffnung (404) mit einer isolierenden Schicht vor der Implantation der Dotierstoff-Atome in die mindestens eine Seitenwand (404a) und den Boden (404b) der Öffnung (404) aufweist, wobei die isolierende Schicht die Öffnung (404) teilweise füllt.
  11. Verfahren (100) nach einem der Ansprüche 1 bis 10, das weiterhin das Füllen der Öffnung (404) mit Isolationsmaterial nach der Implantation der Dotierstoff-Atome aufweist.
  12. Verfahren (100) nach einem der Ansprüche 1 bis 11, das weiterhin das Abdecken des zweiten Bereichs (401b) mit einer isolierenden Schicht aufweist, wobei das Konfigurieren mindestens eines Teils von dem zweiten Bereich (401b) als mindestens einen aus einem amorphen oder polykristallinen Bereich das Implantieren von Ionen in den zweiten Bereich (401b) durch die isolierende Schicht aufweist.
  13. Verfahren (100) nach einem der Ansprüche 1 bis 12, wobei das Implantieren (104) der Dotierstoff-Atome in die mindestens eine Seitenwand (404a) und den Boden (404b) der Öffnung (404) das Aufbringen einer Maske über das Halbleitersubstrat (401), die den ersten Bereich (401a) des Halbleitersubstrats (401) freilässt und den zweiten Bereich (401b) des Halbleitersubstrats (401) abdeckt, aufweist.
  14. Verfahren (100) nach einem der Ansprüche 1 bis 13, wobei die Öffnung (404) tiefer in das Halbleitersubstrat (401) reicht als der amorphe oder polykristalline Bereich.
  15. Verfahren (100) nach einem der Ansprüche 1 bis 14, wobei das Herstellen (102) der Öffnung (404) in dem Halbleitersubstrat (401) Ätzen des Halbleitersubstrats (401) aufweist.
  16. Verfahren (100) nach Anspruch 15, wobei das Ätzen des Halbleitersubstrats (401) das Verwenden einer Maske aufweist, die den ersten Bereich (401a) freilässt und den zweiten Bereich (401b) des Halbleitersubstrats (401) abdeckt, und wobei das Implantieren der Dotierstoff-Atome das Verwenden der Maske als Dotierungsmaske aufweist.
  17. Verfahren (100) nach einem der Ansprüche 1 bis 16, wobei das Implantieren (104) der Dotierstoff-Atome in die mindestens eine Seitenwand (404a) und den Boden (404b) der Öffnung (404) eine schräge Implantation aufweist.
  18. Verfahren zur Herstellung eines Halbleiterbauelements, umfassend: Herstellen einer Öffnung (404) in einem Halbleitersubstrat (401), wobei die Öffnung (404) mindestens eine Seitenwand (404a) und einen Boden (404b) hat; Abdecken der mindestens einen Seitenwand (404a) und des Bodens (404b) der Öffnung (404) mit einer isolierenden Schicht, wobei die isolierende Schicht die Öffnung (404) zumindest teilweise füllt; nach dem Abdecken, Implantieren von Ionen in das Halbleitersubstrat (401), um einen Bereich, angrenzend an die mindestens eine Seitenwand (404a) der Öffnung (404), und einen Bereich, angrenzend an den Boden (404b) der Öffnung (404), zu amorphisieren; und Herstellen einer Verbindungsstruktur (412) über der Öffnung (404) und dem Bereich, der an die mindestens eine Seitenwand (404a) der Öffnung (404) angrenzt, wobei die Verbindungsstruktur (412) die Öffnung (404) überspannt.
  19. Verfahren nach Anspruch 18, wobei die Ionen aus einer Gruppe von Ionen ausgewählt werden, wobei die Gruppe aus: Argonionen, Germaniumionen besteht.
  20. Verfahren nach Anspruch 18 oder 19, das weiterhin das mindestens teilweise Füllen der Öffnung (404) mit Isolationsmaterial vor dem Implantieren der Ionen in das Halbleitersubstrat (401) aufweist.
  21. Halbleiterbauelement, aufweisend: ein Halbleitersubstrat (401); eine sich im Halbleitersubstrat (401) befindende Öffnung (404), wobei die Öffnung (404) mindestens eine Seitenwand (404a) und einen Boden (404b) hat; einen dotierten Bereich, der sich in dem Halbleitersubstrat (401) angrenzend an die mindestens eine Seitenwand (404a) und den Boden (404b) der Öffnung (404) befindet; mindestens einen aus einem amorphen oder polykristallinen Bereich, der sich an einer Oberfläche des Halbleitersubstrats (401), angrenzend an die mindestens eine Seitenwand (404a) der Öffnung (404), befindet; und eine Verbindungsstruktur, die sich über der Öffnung (404) und dem amorphen oder polykristallinen Bereich befindet, wobei die Verbindungsstruktur (412) die Öffnung (404) überspannt.
DE102015107977.1A 2014-05-21 2015-05-20 Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement Active DE102015107977B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/283,242 US9984917B2 (en) 2014-05-21 2014-05-21 Semiconductor device with an interconnect and a method for manufacturing thereof
US14/283,242 2014-05-21

Publications (2)

Publication Number Publication Date
DE102015107977A1 DE102015107977A1 (de) 2015-11-26
DE102015107977B4 true DE102015107977B4 (de) 2024-04-25

Family

ID=54431957

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015107977.1A Active DE102015107977B4 (de) 2014-05-21 2015-05-20 Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement

Country Status (4)

Country Link
US (1) US9984917B2 (de)
KR (1) KR101727382B1 (de)
CN (1) CN105097665B (de)
DE (1) DE102015107977B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10121928B2 (en) 2014-07-01 2018-11-06 Sensl Technologies Ltd. Semiconductor photomultiplier and a process of manufacturing a photomultiplier microcell
DE102016109555A1 (de) * 2016-05-24 2017-11-30 Infineon Technologies Austria Ag Leistungshalbleiterbauelement und verfahren zur herstellung eines leistungshalbleiterbauelements
EP3664126B1 (de) * 2018-12-03 2022-09-14 Infineon Technologies AG Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
US20220319909A1 (en) * 2021-04-01 2022-10-06 Nanya Technology Corporation Method for manufacturing a semiconductor memory device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874346A (en) 1996-05-23 1999-02-23 Advanced Micro Devices, Inc. Subtrench conductor formation with large tilt angle implant
US20060186505A1 (en) 2005-02-23 2006-08-24 International Business Machines Corporation Image sensor cells
US20090078973A1 (en) 2007-09-24 2009-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Image Sensor Element For Backside-Illuminated Sensor
US20090179280A1 (en) 2008-01-10 2009-07-16 Texas Instruments Incorporated HIGH THRESHOLD NMOS SOURCE-DRAIN FORMATION WITH As, P AND C TO REDUCE DAMAGE
US20100110239A1 (en) 2008-10-31 2010-05-06 Deepak Ramappa Dark currents and reducing defects in image sensors and photovoltaic junctions
US20130181321A1 (en) 2012-01-13 2013-07-18 Newport Fab, Llc Dba Jazz Semiconductor SOI Structure and Method for Utilizing Trenches for Signal Isolation and Linearity

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5994474A (ja) * 1982-11-19 1984-05-31 Nec Corp ヘテロ接合光検出器
JP2828244B2 (ja) * 1995-09-26 1998-11-25 シャープ株式会社 受光素子
JP3317942B2 (ja) * 1999-11-08 2002-08-26 シャープ株式会社 半導体装置およびその製造方法
US6342429B1 (en) * 1999-12-22 2002-01-29 Lsi Logic Corporation Method of fabricating an indium field implant for punchthrough protection in semiconductor devices
US6395587B1 (en) * 2000-02-11 2002-05-28 International Business Machines Corporation Fully amorphized source/drain for leaky junctions
JP2002009328A (ja) * 2000-06-21 2002-01-11 Mitsutoyo Corp 受光素子アレイ及びその製造方法
US6638832B2 (en) * 2000-12-21 2003-10-28 Bae Systems Information And Electronic Systems Integration, Inc. Elimination of narrow device width effects in complementary metal oxide semiconductor (CMOS) devices
EP1341377B1 (de) * 2002-02-27 2018-04-11 Canon Kabushiki Kaisha Signalverarbeitungsvorrichtung für Bildaufnahmevorrichtung
US7012005B2 (en) * 2002-06-25 2006-03-14 Siliconix Incorporated Self-aligned differential oxidation in trenches by ion implantation
US6949445B2 (en) 2003-03-12 2005-09-27 Micron Technology, Inc. Method of forming angled implant for trench isolation
US7071069B2 (en) * 2003-12-22 2006-07-04 Chartered Semiconductor Manufacturing, Ltd Shallow amorphizing implant for gettering of deep secondary end of range defects
US7045407B2 (en) * 2003-12-30 2006-05-16 Intel Corporation Amorphous etch stop for the anisotropic etching of substrates
DE102005049247B4 (de) 2004-11-05 2018-06-07 Infineon Technologies Ag Hochfrequenzschalttransistor und Hochfrequenzschaltung
EP1851792A1 (de) * 2005-02-11 2007-11-07 Nxp B.V. Verfahren zur bildung von sti-regionen in elektronischen einrichtungen
US7659564B2 (en) * 2006-02-14 2010-02-09 International Business Machines Corporation CMOS imager photodiode with enhanced capacitance
JPWO2007105593A1 (ja) * 2006-03-13 2009-07-30 日本電気株式会社 フォトダイオード、およびその製造方法、ならびに光通信デバイスおよび光インタコネクションモジュール
US7541640B2 (en) * 2006-06-21 2009-06-02 Flextronics International Usa, Inc. Vertical field-effect transistor and method of forming the same
US7737009B2 (en) * 2007-08-08 2010-06-15 Infineon Technologies Ag Method of implanting a non-dopant atom into a semiconductor device
US7947552B2 (en) * 2008-04-21 2011-05-24 Infineon Technologies Ag Process for the simultaneous deposition of crystalline and amorphous layers with doping
US7893488B2 (en) * 2008-08-20 2011-02-22 Alpha & Omega Semiconductor, Inc. Charged balanced devices with shielded gate trench
JP2010114409A (ja) * 2008-10-10 2010-05-20 Sony Corp Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
US8299537B2 (en) 2009-02-11 2012-10-30 International Business Machines Corporation Semiconductor-on-insulator substrate and structure including multiple order radio frequency harmonic supressing region
JP5642355B2 (ja) * 2009-03-27 2014-12-17 三洋電機株式会社 太陽電池モジュール
US8637916B2 (en) * 2010-04-12 2014-01-28 United Microelectronics Corp. Semiconductor device with mini SONOS cell
CN102751325B (zh) 2011-04-21 2015-09-16 中国科学院微电子研究所 一种隧穿场效应晶体管及其制造方法
JP5846554B2 (ja) * 2011-07-29 2016-01-20 国立大学法人静岡大学 固体撮像装置、及び画素
US8778772B2 (en) * 2012-01-11 2014-07-15 Globalfoundries Inc. Method of forming transistor with increased gate width
US8901697B2 (en) * 2012-03-16 2014-12-02 Analog Devices, Inc. Integrated circuit having a semiconducting via; an integrated circuit including a sensor, such as a photosensitive device, and a method of making said integrated circuit
US9752929B2 (en) * 2014-05-08 2017-09-05 Pinnacle Imaging Corporation Light-detecting device and method for converting optical radiation on switched conductivity diodes

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5874346A (en) 1996-05-23 1999-02-23 Advanced Micro Devices, Inc. Subtrench conductor formation with large tilt angle implant
US20060186505A1 (en) 2005-02-23 2006-08-24 International Business Machines Corporation Image sensor cells
US20090078973A1 (en) 2007-09-24 2009-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Image Sensor Element For Backside-Illuminated Sensor
US20090179280A1 (en) 2008-01-10 2009-07-16 Texas Instruments Incorporated HIGH THRESHOLD NMOS SOURCE-DRAIN FORMATION WITH As, P AND C TO REDUCE DAMAGE
US20100110239A1 (en) 2008-10-31 2010-05-06 Deepak Ramappa Dark currents and reducing defects in image sensors and photovoltaic junctions
US20130181321A1 (en) 2012-01-13 2013-07-18 Newport Fab, Llc Dba Jazz Semiconductor SOI Structure and Method for Utilizing Trenches for Signal Isolation and Linearity

Also Published As

Publication number Publication date
KR20150134281A (ko) 2015-12-01
US20150340277A1 (en) 2015-11-26
US9984917B2 (en) 2018-05-29
CN105097665A (zh) 2015-11-25
CN105097665B (zh) 2019-08-13
DE102015107977A1 (de) 2015-11-26
KR101727382B1 (ko) 2017-04-14

Similar Documents

Publication Publication Date Title
DE102007052220B4 (de) Verfahren zur Dotierstoffprofileinstellung für MOS-Bauelemente durch Anpassen einer Abstandshalterbreite vor der Implantation
DE102008011814B4 (de) CMOS-Bauelement mit vergrabener isolierender Schicht und verformten Kanalgebieten sowie Verfahren zum Herstellen derselben
DE102005009023B4 (de) Verfahren zum Herstellen einer Gateelektrodenstruktur mit asymmetrischen Abstandselementen und Gateestruktur
DE102008026213B3 (de) Verfahren zur Durchlassstromerhöhung in Transistoren durch asymmetrische Amorphisierungsimplantation
DE102013101113B4 (de) Leistungs-MOS-Transistor und Verfahren zu dessen Herstellung
DE112007002306B4 (de) Verspannter Feldeffekttransistor und Verfahren zu dessen Herstellung
DE102008030854B4 (de) MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren
DE102006019937B4 (de) Verfahren zur Herstellung eines SOI-Transistors mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers
DE112010004330B4 (de) Verfahren mit asymmetrischer Epitaxie zur Herstellung von Feldeffekttransistoren
DE102008046400B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit MOS-Transistoren mit abgesenkten Drain- und Sourcebereichen und einem Si/Ge-Material in den Drain- und Sourcebereichen des PMOS-Transistors
DE102008054075B4 (de) Halbleiterbauelement mit Abgesenktem Drain- und Sourcebereich in Verbindung mit einem Verfahren zur komplexen Silizidherstellung in Transistoren
DE102008011932B4 (de) Verfahren zur Erhöhung der Eindringtiefe von Drain- und Sourceimplantationssorten für eine gegebene Gatehöhe
DE102007015500B4 (de) Verfahren zum Erzeugen einer Zugverspannung bei einem Halbleiterbauelement durch wiederholtes Anwenden von "Verspannungsgedächtnisverfahren" und Halbleiterbauelement
DE102009006885B4 (de) Verfahren zum Erzeugen einer abgestuften Wannenimplantation für asymmetrische Transistoren mit kleinen Gateelektrodenabständen und Halbleiterbauelemente
DE102008063427A1 (de) Transistor mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
DE102007009914A1 (de) Feldeffekttransistor mit einem Zwischenschichtdielektrikumsmaterial mit erhöhter innerer Verspannung
DE102008049719A1 (de) Asymmetrische Transistorbauelemente, die durch asymmetrische Abstandshalter und eine geeignete Implantation hergestellt sind
DE102008063399B4 (de) Asymmetrischer Transistor mit einer eingebetteten Halbleiterlegierung mit einer asymmetrischen Anordnung und Verfahren zur Herstellung des Transistors
DE102007052097A1 (de) SOI-Bauelement mit einer Substratdiode, die durch reduzierte Implantationsenergie gebildet ist
DE102013022484B3 (de) Metalloxidhalbleitereinrichtungen
DE102011084419A1 (de) Vollständig isoliertes Bauelement mit selbstjustiertem Körpergebiet
DE102015107977B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102008016512B4 (de) Erhöhen der Verspannungsübertragungseffizienz in einem Transistor durch Verringern der Abstandshalterbreite während der Drain- und Source-Implantationssequenz
DE102018211600A1 (de) Hochspannungstransistor unter verwendung einer vergrabenen isolierenden schicht als gatedielektrikum
DE102011080439B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R083 Amendment of/additions to inventor(s)
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021423000

Ipc: H01L0021768000