KR100696884B1 - 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우마스크의 제조 방법 - Google Patents

마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우마스크의 제조 방법 Download PDF

Info

Publication number
KR100696884B1
KR100696884B1 KR1020050052691A KR20050052691A KR100696884B1 KR 100696884 B1 KR100696884 B1 KR 100696884B1 KR 1020050052691 A KR1020050052691 A KR 1020050052691A KR 20050052691 A KR20050052691 A KR 20050052691A KR 100696884 B1 KR100696884 B1 KR 100696884B1
Authority
KR
South Korea
Prior art keywords
trench
mask
filler
sacrificial filler
mask layer
Prior art date
Application number
KR1020050052691A
Other languages
English (en)
Other versions
KR20060049405A (ko
Inventor
존 레굴
디트마르 템레르
Original Assignee
인피니온 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니온 테크놀로지스 아게 filed Critical 인피니온 테크놀로지스 아게
Publication of KR20060049405A publication Critical patent/KR20060049405A/ko
Application granted granted Critical
Publication of KR100696884B1 publication Critical patent/KR100696884B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00404—Mask characterised by its size, orientation or shape
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/02—Local etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0385—Making a connection between the transistor and the capacitor, e.g. buried strap
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/033—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0369—Static structures characterized by their profile
    • B81B2203/0392—Static structures characterized by their profile profiles not provided for in B81B2203/0376 - B81B2203/0384
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0156—Lithographic techniques
    • B81C2201/0159—Lithographic techniques not provided for in B81C2201/0157
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/944—Shadow

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우 마스크의 제조 방법에 관한 것이다.
본 발명은 마이크로 전자 또는 기계적인 구조(1,2,3)에 트렌치(5)를 제공하는 단계; 상기 트렌치(5)에 부분 충진재(20)를 제공하는 단계; 상기 부분 충진재(20) 위에 제 1 선형 마스크 층(50)을 제공하는 단계; 상기 트렌치(5)를 완전하게 충진하기 위하여 상기 선행 마스크 층(50) 위에 희생 충진재(60)를 제공하는 단계;상기 트렌치(5) 안으로 상기 희생 충진재(60)을 얇게 에칭백하는 단계; 새도우 마스크 공정에 의하여 상기 트렌치(5) 안으로 상기 희생 충진재(60)의 상면 위에 제 1 마스크(70;100,110)를 형성시키는 단계; 상기 제 1 마스크(70;100,110)를 사용하여 상기 트렌치(5) 안의 상기 희생 충진재(60)의 서브 영역을 제거하는 단계; 및 상기 제 1 선형 마스크 층(50)의 서브 영역을 선택적으로 제거하여 상기 트렌치(5) 안의 상기 희생 충진재(60)의 나머지 서브 영역을 제 2 마스크로 제공하는 단계를 포함한다.
새도우 마스크, 트렌치, 선형 마스크 층

Description

마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우 마스크의 제조 방법{Method for fabricating a shadow mask in a trench of a microelectronic or micromechanical structure}
도 1a-g는 본 발명의 첫번째 실시예로서 트렌치 커패시터 구조의 트렌치에서 새도우 마스크 제조 방법에 관한 연속적인 단계를 나타낸 개략도이다.
도 2a-c는 본 발명의 두번째 실시예로서 트렌치 커패시터 구조의 트렌치에서 새도우 마스크 제조 방법에 관한 연속적인 단계를 나타낸 개략도이다.
도 3a-g는 본 발명의 세번째 실시예로서 트렌치 커패시터 구조의 트렌치에서 새도우 마스크 제조 방법에 관한 연속적인 단계를 나타낸 개략도이다.
도 4a-c는 본 발명의 네번째 실시예로서 트렌치 커패시터 구조의 트렌치에서 새도우 마스크 제조 방법에 관한 연속적인 단계를 나타낸 개략도이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : Si 반도체 기판 2 : 패드 옥사이드
3 : 패드 니트라이드 5 : 트렌치
10 : 절연체 칼라(collar) 20 : 도전성의 폴리실리콘 충진재
30 : 커패시터 유전체 50 : 제 1 선형 마스크 층
60 : 희생 충진재(sacrificial filling)
70 : 제 2 선형 마스크 층
100,110 : 제 3 선형 마스크 층
OS : 상단부 I,I' : 주입
본 발명은 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우 마스크의 제조 방법에 관한 것이다.
마이크로 전자 또는 기계 요소의 특별한 구조는 종종 서브 리소그래피 구조 요소가 기준 구조에 대하여 비대칭적으로 형성되는 것을 요구한다. 예를 들어, 제조 과정 동안 상기 기준 구조의 한 쪽 면에만 정확하게 정렬되는 경우이다.
이러한 형태의 상기 서브 리소그래피 구조가 높은 종횡비(깊이와 폭의 비율)를 가지는 트렌치의 기저 영역에 배열되어야 하는 상태가 특별한 문제이다. 이러한 형태의 구조 요소는 기존의 포토 리소그래피 패턴닝을 사용하여 매우 상당한 제한으로써만 구현될 수 있지만 지금까지 이러한 목적을 위하여 사용한 다른 패턴닝 방법은 90nm이하로 조절하여 상기 제한에 접근하였다.
상기 언급했던 문제에 대하여 절대 선폭 및 기준 구조와 형성될 구조 요소 사이의 요구되는 정렬의 정확성에 의한 여러가지 해결방법들이 알려져있다.
한 가지 가능한 방법은 상기 기준 구조와 차후의 종래의 패턴닝에 따라서 리소그래피 마스크의 정확한 정렬에 있다. 상기 방법의 주요한 문제는 기저 구조와 마스크 구조 사이(현재 대량 생산에 사용되는 노광 방법으로 최소 선폭의 30% 이상의 길이를 가지는)에 요구되는 정확한 정렬을 유지하는 것이 필요하고 특히, 높은 종횡비를 가진 트렌치 또는 양각 구조의 경우의 마스크되지 아니할 영역의 자유 노광/감광을 해야하는 점이다.
다른 방법은 상기 기준 양각의 새도우 효과를 이용하는 새도우 마스크 방법으로 알려진 것이다.
첫 번째 형태로서, 상기 양각을 도포하는 새도우 마스크가 정상(stationary) 위치에서 기판에서 유도된 일정 영역, 선형 또는 정확한 형태의 소스로부터의 반도체 또는 금속 물질의 진공 기상 증착에 의하여 지배적으로 실행되는 방식이다.
이 경우, 마스크 층은 실질적으로 상기 기준 양각의 새도우되지 아니한 영역에서만 증착된다. 상기와 같은 방법의 주요 문제는 재료의 제한된 선택, 안정한 소스/장치의 가용성과 상기 요구되는 공정의 조건, 예를 들어 낮은 가스 압력, 낮은 기판 온도 등을 유지해야 하는 필요성이다.
두 번째 형태는 붕소(B), BF2 이온을 상기 기준 양각 위에 증착된 얇은 무결정 또는 조밀한 결정 실리콘 층으로 사선 주입 방식이다. 그 후에 상기 기준 구조의 새도우 영역에 위치한 이온 주입이 되지 아니한 영역은 등방성 선택적 실리콘 에칭 공정에 의하여 제거된다. 결과적으로 상기 마스크 층은 상기 기준 양각의 조사된 영역의 비대칭적인 모양으로만 유지된다.
상기 남아 있는 얇은 실리콘 마스크 층은 선택적 산화에 의하여 SiO2로 전환된다. 이러한 공정의 주요 문제는 마스크될 상기 기준 양각의 3차원 구조의 영역에서 실리콘 에칭의 선택성을 위하여 요구되는 국부적 주입 양(dose)을 달성하여야 하는 필요성과 상기 기준 양각의 트렌치 폭에 의한 무결정 실리콘 층의 두께에 부여되는 제한과 상기 마스크 패턴닝 중 활성 실리콘 영역의 기생 도핑에 의한 손상이다.
또 다른 형태는 상기 기준 양각에 증착시킨 얇은 무결정 절연층으로 이온 주입을 하고 등방성 선택적 에칭 공정에 의하여 이온 주입된 영역의 순차적으로 제거하는 방식이다. 결과적으로 마스크 층은 상기 기준 양각의 새도우 영역의 비대칭인 모양으로만 유지된다.
상기 형태의 주요 문제는 제거되어야 하는 상기 기준 양각의 3차원 구조의 영역내에 절연체 에칭(1019cm-3이상)의 선택성을 위하여 요구되는 도즈 주입을 달성하여야 하는 필요성과 주입/비주입 영역에 따라서 달성되어야하는 상대적으로 낮은 선택성과 상기 기준 양각의 트렌치 폭에 의한 절연체 층의 두께에 부여되는 제한과 상기 마스크 패턴닝 중 활성 실리콘 영역의 기생 도핑에 의한 손상이다.
네번째 형태는 동위 산소 원소(O, O2, O3)의 사선 주입에 의한 상기 기준 구조에 증착된 얇고 무결정인 구리 마스크 층으로 직접 패턴닝하는 방식이다. 결과적 으로 상기 구리 마스크 층은 상기 기준 양각의 새도우 영역에 비대칭인 모양으로만 유지된다.
상기 구리 마스크 층 구조는 종래의 에칭 공정의 수단에 의하여 다음 층 또는 기판으로 변경된다.
상기 형태의 주요 문제는 상기 기준 양각 위에 구리를 충분히 직각으로 도포할 때 충분한 분출 강도와 높은 생산성을 가진 산소 소스/장치의 가용성과 상기 기준 양각의 트렌치 폭에 의한 상기 구리 층의 두께에 부여되는 제한이다.
본 발명의 목적은 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우 마스크의 향상된 제조 방법을 제공하는 것이다. 본 발명에 따르면 상기 목적은 청구항 1에서 청구된 제조방법에 의하여 달성된다.
본 발명이 기초하고 있는 개념은 희생 충진재에 의하여 차별화되고, 상기 기준 양각의 오목부분 안의 매우 얇은 두께까지 에칭되고, 바람직하게는 상기 과정에 있어서 상기 희생 충진재는 사선 주입과 선택적 에칭에 의하여 상기 기준 양각에 따라서 자기 정렬되는 비대칭적 마스크 층으로 전환되고 상기 기준 양각의 폭의 선형 마스크 층으로 변환된다.
본 발명에 따른 해결방법은 향상된 확장성을 제공하는 것이다. 상기 기준 양각의 트렌치 폭은 상기 마스크 구조에 영향을 주지않는다. 상기 기준 양각의 트렌치에 얇고 평평한 깊이까지 에칭된 희생 충진재는 낮은 종횡비의 구조를 형성한다. 그것은 사선 주입의 큰 장점이다.
이것은 주입 산란 영향을 최소화하고 주입된 영역과 새도우 영역사이의 경사진 옆면의 양(dose) 경도를 발생시킨다. 한쪽에 치우친 마스크 표면 수평 사선 주입의 결과로 상기 양각 벽들의 끝부분에 자기 새도우 영향을 가지는 마스크 층이 존재하지 않는다. 결과적으로 2차 에칭의 선택성( 무결정 실리콘의경우,1019cm-3)이 요구되는 국부적인 주입 양(dose)은 주입된 마스크 표면의 가장자리까지 또는 가장자리 넘어서까지 도달한다.
또한, 본 발명은 마스크 두께에 제한을 두지 아니한다. 상기 기준 양각의 트렌치의 얇은 깊이까지 에칭된 희생 충진재의 충진 깊이는 적당한 폭으로 설정된다. 이것은 2차 사선 주입과 2차 선택 에칭을 위한 충분히 두꺼운 층의 형성을 가능하게 한다. 결과적으로 마스크의 확장성에 영향을 주지않고 상기 구조의 다음 전환을 위한 충분히 두꺼운 마스크 층의 형성을 역시 가능하게 한다.
본 발명은 상기 마스크를 상기 양각 기저 영역으로 전환을 쉽게 한다. 충분히 두꺼운 마스크와 비교하여 마스크에 의한 근접-표면 패턴의 생성(상기 마스크 구조의 높은 풍부성, high pregnancy)은 상기 구조가 상기 기준 양각의 깊이 또는 기저대역의 깊이로 변경되고, 대응하는 패턴닝은 거기에서 적절한 에칭 공정에 의한 질적 저하와 상기 확장성에 부여된 제한없이 수행되게 한다.
또한, 본 발명은 사선 주입을 적용하여 기생적인 도핑에 의한 손상의 방지를 용이하게 한다. 이것은 마스크 구조가 상기 구조의 가까운, 바람직하게는 상기 반 도체 표면의 양각 마스크의 두꺼운 영역, 또 바람직하게는 상기 기준 양각 위에 배열되어 생성되기 때문이다. 결과적으로 양(dose)과 에너지에 관해서 상기 사선 주입은 기생 도핑을 피하기 위한 필요성없이 단지 최적의 마스크 구조를 달성하기 위한 관점에 집중된다.
종속항들은 청구항 1에 기재된 제조방법에 대한 보다 나은 실시예들과 구현예들을 제공한다.
바람직한 실시예에 따르면 상기 희생 충진재의 남아있는 서브영역은 제 1 선형 마스크 층의 서브영역의 제거 후에 제거된다.
더욱 바람직한 실시예에 따르면 제 1 마스크는 다음의 단계에 의하여 형성된다.
상기 트렌치(5) 안에 상기 희생 충진재(60)의 상면 위로 제 2 선형 마스크 층(70)을 제공하는 단계; 미리 설정된 에칭 공정에서 상기 트렌치(5) 안에 상기 희생 충진재(60)의 상면에 상기 제 2 선형 마스크 층의 서브 영역의 에칭 비율을 수정하기 위하여 사선 주입(I)을 수행하는 단계; 및 상기 미리 설정된 에칭 공정에서 상기 희생 충진재(60)의 상면에 상기 제 2 선형 마스크 층(70)의 서브 영역 또는 상보적인 서브 영역을 선택적으로 제거하는 단계로 이루어진다.
더욱 바람직한 실시예에 의하면 제 1 마스크는 다음과 같은 단계에 의하여 형성된다.
미리 설정된 에칭 공정에서 상기 트렌치(5) 안에 상기 희생 충진재(60)의 상면의 서브 영역의 에칭 비율을 수정하기 위하여 사선 주입(I')을 수행하는 단계; 상기 미리 설정된 에칭 공정에서 상기 희생 충진재(60)의 상면에 서브 영역 또는 상보적인 서브 영역을 선택적으로 오목화시키는 단계; 상기 선택적으로 오목화된 서브 영역 또는 상보적인 서브 영역을 적어도 하나의 제 3 선형 마스크 층(100,110)으로 충진시키는 단계; 및 상기 희생 충진재(60)의 상면에 동일 평면상에 있도록 하기 위하여 상기 충진된 서브 영역 또는 상보적인 서브 영역을 평탄화시키는 단계로 이루어진다.
더욱 바람직한 실시예에 따르면 상기 마이크로 전자 또는 기계적인 구조(1,2,3)는 반도체 기판(1)과 상기 트렌치(5)를 노출된 상태로 두는 제 3 마스크(2,3)를 가진다.
더욱 바람직한 실시예에 따르면 상기 트렌치(5) 안으로의 상기 희생 충진재의 얇은 에치백은 상기 반도체 기판(1)의 상면 위에 깊이 아래로 수행된다.
더욱 바람직한 실시예에 따르면 커패시터 유전체(30)는 트렌치 영역의 하부와 중심에 제공되고, 절연체 칼라(10)는 트렌치 영역의 중심과 상부에 제공되고, 전기적 도전성의 충진재(20)는 상기 트렌치(5) 안의 상기 절연체 칼라(10)의 상면의 폭 만큼 제공된다.
더욱 바람직한 실시예에 따르면 상기 희생 충진재(60)은 실리콘으로 제조된다.
더욱 바람직한 실시예에 따르면 상기 트렌치(5) 안으로의 상기 희생 충진재의 얇은 에치백은 상기 트렌치(5)의 폭에 대응되는 깊이 아래로 수행된다.
본 발명과 본발명이 기초하고 있는 문제는 특히 실리콘 기술의 집적 메모리 회로에 관련된 것이다. 그러므로 다음의 실시예들은 전기적으로 묻혀있는 컨택트를 통하여 한 면만이 기판에 연결된 절연 칼라를 가지는 트렌치 커패시터의 제조 방법에 대한 것이다.
도 1a-g는 본 발명의 첫번째 실시예로서 트렌치 커패시터 구조의 트렌치에서 새도우 마스크 제조 방법에 관한 연속적인 단계를 나타낸 개략도이다.
도 1a에 있어서, 실리콘 반도체 기판(1) 안에서 활성영역(미도시)은 OS의 상면의 가까이에 위치한다. 상기 반도체 기판(1)에는 패드 산화 층(2)와 그것 위에 있는 패트 니트라이드 층(3)으로 이루어지는 하드 마스크가 제공된다.
상기 트렌치(5)에 있어서, 상기 트렌치(5)는 상기 반도체 기판(1) 안에서 형성되고 상기 반도체 기판(1)의 상기 하드 마스크(2,3)은 노출되고 있으며, 내부 커패시터 전극으로서 커패시터 유전체(30)가 있고, 상기 커패시터 유전체(30)의 상부에는 절연 칼라(10)가 있고 전도성 충진재(20)로 구성되며 바람직하게는 폴리실리콘으로 형성된다.
외부 커패시터 전극은 주위의 도핑된 상기 반도체 기판(1)에 의하여 형성된다. 상기 폴리실리콘 충진재(20)은 상기 절연 칼라(10)의 높이만큼의 상기 반도체 기판(1)의 OS 상면까지 아래로 에칭백된다.
도 1b를 참조하면, 바람직하게는 실리콘 니트라이드로 구성된 선형 마스크 층(50)은 구조와 바람직하게는 무결정 실리콘으로 구성된 희생 충진재(60)로 가득 찬 상기 트렌치가 제공된다. 이러한 충진는 상기 희생 충진재(60)를 증착하고 연속적으로 상기 희생 충진재(60)을 CMP 공정과 같은 공정으로 연마함으로써 실행된다.
계속하여 도 1c를 참조하면, 상기 희생 충진재(60)은 상기 양각 구조의 상기 트렌치 폭의 크기의 10배의 범위의 깊이까지 아래로 얇은 리세스 에칭으로써 에칭백되며 에칭백된 상기 희생 충진재(60)는 상기 반도체 기판(1)의 상면 OS 위에 남겨진다.
그 후 산화규소 마스크 층(70)이 상기 희생 충진재(60)의 표면에 에칭백되어 형성되고, 구체적으로는 실리콘의 표면에 변환/반응 공정에 의하여 형성된다. 또한 산화, 질화, 살리신화와 같은 반응들 또한 여기에 더해지거나 대체적으로는 다른 마스크 재료에 의한 층 증착과 에칭백이 수행될 수도 있다.
다음은 반도체 기판(1)에 대하여 전형적으로 10o 에서 80o 사이의 크기로 기울어진 각도에 따라서 낮은 에너지(전형적으로 15keV이하)를 가진 평형 소립자 젯(jet) 전하 이온으로써 사선 이온 주입(I)이다.
도 1d에 도시된 다음 단계는 상기 주입되지 아니한 서브 영역의 에칭비율보다 주입에 의한 에칭비율이 현저하게 높게 만들어 졌기 때문에 상기 마스크 층(70)의 주입된 서브 영역은 선택적으로 에칭된다.
이러한 에칭 다음에는 부가적인 이방성 에칭 공정이 따른다. 바람직하게는 상기 마스크 층(70)의 형태를 무결정 실리콘의 희생 충진재(60)으로 전환시키는 플라즈마 공정이 뒤따른다. 상기 에칭은 상기 선형 마스크 층(50)에 멈춘다.
도 1e에 도시된 다음 단계로, 상기 선형 마스크 층(50)의 덮혀지지 아니한 부분은 바람직하게는 등방성 에칭에 의하여 제거된다.
계속해서 도 1f를 참조하면, 실리콘 옥사이드의 남아있는 마스크 층(70)과 무결정 실리콘의 남아있는 희생 충진재(60)는 상기 선형 마스크 층(50)이 부가적인 구조를 상기 폴리실리콘 충진재(20)로 변형시키기 위한 왼/오른 쪽 비대칭 마스크로서(50) 가용하는 결과와 함께 제거된다. 즉, 상기 상면 마스크 층(70)은 상기 선형 마스크 층(50)으로 전환된다.
도 1g를 참조하면, 다음 구조 변환은 상기 절연 칼라 위에 위치한 폴리 실리콘(20)의 서브 영역이 선형 마스크 층(50)을 마스크로서 사용하여 제거되는 방법으로 상기 반도체 기판(1)의 한 면에서 상기 트렌치 커패시터의 대응되는 연결을 위한 절연 영역이 생성되게 하기 위하여 수행된다.
도 2a-c는 본 발명의 두번째 실시예로서 트렌치 커패시터 구조의 트렌치에서 새도우 마스크 제조 방법에 관한 연속적인 단계를 나타낸 개략도이다.
도 2a에 제시된 도면에 대응되는 도 1e에 도시된 공정으로부터 2번째 실시예가 시작된다.
도 2b에서 도시한 것처럼, 이 두번째 실시예에서 상기 폴리 실리콘 충진재(20) 구조의 변환은 상기 남아있는 희생 충진재(60)과 상면 마스크 층(70)의 제거보다 먼저 발생한다.
그 후에 도 2c에 의하여 상기 실리콘 옥사이드의 상면 마스크 층(70)과 무결정 실리콘의 남아있는 희생 충진재(60)는 제거된다.
도 3a-g는 본 발명의 세번째 실시예로서 트렌치 커패시터 구조의 트렌치에서 새도우 마스크 제조 방법에 관한 연속적인 단계를 나타낸 개략도이다.
도 3a에 제시된 도면에 대응되는 도 2b에 도시된 공정으로부터 2번째 실시예가 시작된다.
계속하여 도 3b를 참조하면, 상기 희생 충진재(60)의 상기 얇은 리세스 에칭은 수행되며, 상기 반도체 기판(1)에 대하여 전형적으로 10o 에서 80o 사이의 크기로 기울어진 각도에 따라서 낮은 에너지(전형적으로 15keV이하)를 가진 B 또는 BF2 이온의 사선 이온 주입(I)이 뒤따른다.
도 3c를 참조하면, 이온 주입(I')는 상기 희생 충진재(60)에서 단계를 형성하는 선택적 에칭에 사용되는 서브 영역에서의 상기 희생 충진재(60)의 성질을 바꾼다. 그리고나서 바람직하게는 실리콘 니트라이드의 선형 마스크 층(100)과 실리콘 옥사이드의 상부 마스크 층(110)은 상기 구조 위에 선택적으로 증착된다.
도 3d에 보이듯이, 상기 희생 충진재(60)의 단계의 상면까지의 평탄과 제거 과정, 예를 들어 화학적 기계적 연마 과정(CMP)이 뒤따른다. 결과적으로 상기 희생 충진재(60)의 서브 영역은 제거된다. 따라서 보상적인 서브 영역은 상기 선형 층(100)과 상부 마스크 층(110)에 의하여 마스크된 채 남아있는 반면에 상기 희생 충진재(60)의 서브 영역은 노출된다.
도 3e에 따르면, 이방성 에칭 공정은 상기 무결정 실리콘 희생 충진재(60)의 서브 영역의 마스크 되지 아니한 부분을 제거하면서 실행된다. 상기 제 1 실시예에 따르면 이 에칭 공정은 상기 선형 마스크 층(50)에서 멈춘다.
계속하여 도 3f를 참조하면, 상기 선형 마스크 층(50)이 표면에서 벗겨지지 아니한 부분은 등방성 에칭 공정에 의하여 제거된다. 최종적으로 도 3g를 참조하면 상기 남아있는 무결정 실리콘 희생 충진재(60)도 제거된다.
도 4a-c는 본 발명의 네번째 실시예로서 트렌치 커패시터 구조의 트렌치에서 새도우 마스크 제조 방법에 관한 연속적인 단계를 나타낸 개략도이다.
네번째 실시예에서 도 4a에서 보이는 시작 상태는 도 3f에서 보이는 상태와 동일하다. 상기 폴리실리콘 충진재(20)은 상기 남아있는 희생 충진재(60)의 제거에 선행되어 에칭된다.
도 4c의 마지막 상태는 상기 희생 충진재(60)의 제거 후의 도 3의 상태에 대응된다.
본 발명이 상기의 바람직한 실시예를 기초로 기술되었지만 이러한 특정적인 실시예만 한정되는 것이 아니라 다른 여러가지 변형이 가능하다. 특히, 마스크 층의 재질 선택은 하나의 예이며 다른 여러가지로 변형될 수 있다.

Claims (10)

  1. 마이크로 전자 또는 기계적인 구조(1,2,3)에 트렌치(5)를 제공하는 단계;
    상기 트렌치(5)에 부분 충진재(20)를 제공하는 단계;
    상기 부분 충진재(20) 위에 제 1 선형 마스크 층(50)을 제공하는 단계;
    상기 트렌치(5)를 완전하게 충진하기 위하여 상기 선행 마스크 층(50) 위에 희생 충진재(60)를 제공하는 단계;
    상기 트렌치(5) 안으로 상기 희생 충진재(60)을 얇게 에칭백하는 단계;
    새도우 마스크 공정에 의하여 상기 트렌치(5) 안으로 상기 희생 충진재(60)의 상면 위에 제 1 마스크(70;100,110)를 형성시키는 단계;
    상기 제 1 마스크(70;100,110)를 사용하여 상기 트렌치(5) 안의 상기 희생 충진재(60)의 서브 영역을 제거하는 단계; 및
    상기 제 1 선형 마스크 층(50)의 서브 영역을 선택적으로 제거하여 상기 트렌치(5) 안의 상기 희생 충진재(60)의 나머지 서브 영역을 제 2 마스크로 제공하는 단계를 포함하는 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우 마스크 공정을 수행하는 방법.
  2. 청구항 1에 있어서,
    상기 제 1 선형 마스크 층(50)의 서브 영역의 제거 후에 상기 희생 충진재(60)의 나머지 서브 영역이 제거되는 것을 특징으로 하는 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우 마스크 공정을 수행하는 방법.
  3. 청구항 1 또는 청구항 2에 있어서, 상기 상기 제 1 마스크(70;100,110)는,
    상기 트렌치(5) 안에 상기 희생 충진재(60)의 상면 위로 제 2 선형 마스크 층(70)을 제공하는 단계;
    미리 설정된 에칭 공정에서 상기 트렌치(5) 안에 상기 희생 충진재(60)의 상면에 상기 제 2 선형 마스크 층의 서브 영역의 에칭 비율을 수정하기 위하여 사선 주입(I)을 수행하는 단계; 및
    상기 미리 설정된 에칭 공정에서 상기 희생 충진재(60)의 상면에 상기 제 2 선형 마스크 층(70)의 서브 영역 또는 상보적인 서브 영역을 선택적으로 제거하는 단계로 이루어지는 것을 특징으로 하는 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우 마스크 공정을 수행하는 방법.
  4. 청구항 1 또는 청구항 2에 있어서, 상기 상기 제 1 마스크(70;100,110)는,
    미리 설정된 에칭 공정에서 상기 트렌치(5) 안에 상기 희생 충진재(60)의 상면의 서브 영역의 에칭 비율을 수정하기 위하여 사선 주입(I')을 수행하는 단계;
    상기 미리 설정된 에칭 공정에서 상기 희생 충진재(60)의 상면에 서브 영역 또는 상보적인 서브 영역을 선택적으로 오목화시키는 단계;
    상기 선택적으로 오목화된 서브 영역 또는 상보적인 서브 영역을 적어도 하나의 제 3 선형 마스크 층(100,110)으로 충진시키는 단계; 및
    상기 희생 충진재(60)의 상면에 동일 평면상에 있도록 하기 위하여 상기 충진된 서브 영역 또는 상보적인 서브 영역을 평탄화시키는 단계로 이루어 지는 것을 특징으로 하는 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우 마스크 공정을 수행하는 방법.
  5. 청구항 1 또는 청구항 2에 있어서, 상기 마이크로 전자 또는 기계적인 구조(1,2,3)는,
    반도체 기판(1)과 상기 트렌치(5)를 노출된 상태로 두는 제 3 마스크(2,3)을 가지는 것을 특징으로 하는 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우 마스크 공정을 수행하는 방법.
  6. 청구항 5에 있어서, 상기 트렌치(5) 안으로의 상기 희생 충진재의 얇은 에치백은,
    상기 반도체 기판(1)의 상면 위에 깊이 아래로 수행되는 것을 특징으로 하는 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우 마스크 공정을 수행하는 방법.
  7. 청구항 1 또는 청구항 2에 있어서,
    커패시터 유전체(30)는 트렌치 영역의 하부와 중심에 제공되고,
    절연체 칼라(10)는 트렌치 영역의 중심과 상부에 제공되고,
    전기적 도전성의 충진재(20)는 상기 트렌치(5) 안의 상기 절연체 칼라(10)의 상면과 동등한 높이로 제공되는 것을 특징으로 하는 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우 마스크 공정을 수행하는 방법.
  8. 청구항 1 또는 청구항 2에 있어서, 상기 희생 충진재(60)는,
    실리콘으로 제조되는 것을 특징으로 하는 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우 마스크 공정을 수행하는 방법.
  9. 청구항 1 또는 청구항 2에 있어서, 상기 트렌치(5) 안으로의 상기 희생 충진재의 얇은 에치백은,
    상기 트렌치(5)의 폭에 대응되는 깊이 아래로 수행되는 것을 특징으로 하는 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우 마스크 공정을 수행하는 방법.
  10. 절연체 칼라(10)의 상면과 동등한 높이로 제공된 상기 전기적 도전성의 충진재(20)를 부분적으로 제거하기 위한 청구항 7의 따른 새도우 마스크의 사용방법.
KR1020050052691A 2004-06-18 2005-06-18 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우마스크의 제조 방법 KR100696884B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004029516.6 2004-06-18
DE102004029516A DE102004029516B3 (de) 2004-06-18 2004-06-18 Herstellungsverfahren für eine Schattenmaske in einem Graben einer mikroelektronischen oder mikromechanischen Struktur sowie Verwendung derselben

Publications (2)

Publication Number Publication Date
KR20060049405A KR20060049405A (ko) 2006-05-18
KR100696884B1 true KR100696884B1 (ko) 2007-03-20

Family

ID=35455225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050052691A KR100696884B1 (ko) 2004-06-18 2005-06-18 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우마스크의 제조 방법

Country Status (3)

Country Link
US (1) US7250336B2 (ko)
KR (1) KR100696884B1 (ko)
DE (1) DE102004029516B3 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7179748B1 (en) * 2005-08-02 2007-02-20 Nanya Technology Corporation Method for forming recesses
US7316978B2 (en) * 2005-08-02 2008-01-08 Nanya Technology Corporation Method for forming recesses
JP4916444B2 (ja) * 2005-08-26 2012-04-11 株式会社日立製作所 半導体装置の製造方法
US7425486B2 (en) * 2005-11-21 2008-09-16 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a trench capacitor
TWI300975B (en) * 2006-06-08 2008-09-11 Nanya Technology Corp Method for fabricating recessed-gate mos transistor device
US7737049B2 (en) 2007-07-31 2010-06-15 Qimonda Ag Method for forming a structure on a substrate and device
KR20110044155A (ko) 2009-10-22 2011-04-28 삼성전자주식회사 무선통신시스템에서 임의 접근 채널 전송 장치 및 방법
US8252684B1 (en) * 2011-05-30 2012-08-28 Nanya Technology Corp. Method of forming a trench by a silicon-containing mask

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7015145B2 (en) * 2001-01-08 2006-03-21 Infineon Technologies Ag Self-aligned collar and strap formation for semiconductor devices
DE10131709B4 (de) * 2001-06-29 2006-10-26 Infineon Technologies Ag Verfahren zur Herstellung einseitiger Buried-Straps
DE10255845B3 (de) * 2002-11-29 2004-07-15 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle
US6969648B2 (en) * 2003-06-25 2005-11-29 International Business Machines Corporation Method for forming buried plate of trench capacitor
US7223653B2 (en) * 2004-06-15 2007-05-29 International Business Machines Corporation Process for forming a buried plate

Also Published As

Publication number Publication date
KR20060049405A (ko) 2006-05-18
US7250336B2 (en) 2007-07-31
US20060003560A1 (en) 2006-01-05
DE102004029516B3 (de) 2005-12-29

Similar Documents

Publication Publication Date Title
US7214597B2 (en) Electronic components and method of fabricating the same
US9685340B2 (en) Stable contact on one-sided gate tie-down structure
KR100696884B1 (ko) 마이크로 전자 또는 기계적인 구조의 트렌치에서 새도우마스크의 제조 방법
US6852620B2 (en) Semiconductor device with self-aligned junction contact hole and method of fabricating the same
TWI483348B (zh) 使用雙溝槽製程以製造半導體裝置之側接點之方法
US20060017093A1 (en) Semiconductor devices with overlapping gate electrodes and methods of fabricating the same
KR100996072B1 (ko) 반도체 장치 제조 방법
US8278707B2 (en) Field effect transistors having a double gate structure
JPH10335444A (ja) 半導体装置の製造方法
CN110504169B (zh) 非共形氧化物衬垫及其制造方法
US6846744B1 (en) Method of fabricating a bottle shaped deep trench for trench capacitor DRAM devices
US7943474B2 (en) EDRAM including metal plates
US6316331B1 (en) Method of making dishing-free insulator in trench isolation
CN112992669B (zh) 半导体结构及其形成方法
KR0161430B1 (ko) 스페이서를 이용한 트렌치 형성방법
TWI816801B (zh) 半導體裝置與其形成方法
KR100834440B1 (ko) 반도체 소자의 형성방법
US20210249271A1 (en) Semiconductor Device and Method
US6403492B1 (en) Method of manufacturing semiconductor devices with trench isolation
US6835641B1 (en) Method of forming single sided conductor and semiconductor device having the same
CN108962742B (zh) 半导体结构的制造方法
TW200421528A (en) Fabrication method for shallow trench isolation region
KR950002191B1 (ko) 반도체장치의 제조방법
KR20010073304A (ko) 반도체 소자의 미세 패턴 형성 방법
KR100652361B1 (ko) 자기정렬 방식에 의한 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150305

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee