DE102014206357A1 - Verfahren zur Herstellung eines Substrats, Substrat, Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, mikroelektromechanisches System mit einem Substrat, und Kraftfahrzeug - Google Patents

Verfahren zur Herstellung eines Substrats, Substrat, Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, mikroelektromechanisches System mit einem Substrat, und Kraftfahrzeug Download PDF

Info

Publication number
DE102014206357A1
DE102014206357A1 DE102014206357.4A DE102014206357A DE102014206357A1 DE 102014206357 A1 DE102014206357 A1 DE 102014206357A1 DE 102014206357 A DE102014206357 A DE 102014206357A DE 102014206357 A1 DE102014206357 A1 DE 102014206357A1
Authority
DE
Germany
Prior art keywords
substrate
masking layer
trench
layer
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102014206357.4A
Other languages
English (en)
Inventor
Achim Trautmann
Christian Tobias Banzhaf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102014206357.4A priority Critical patent/DE102014206357A1/de
Priority to PCT/EP2015/056743 priority patent/WO2015150268A1/de
Publication of DE102014206357A1 publication Critical patent/DE102014206357A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B81C1/00063—Trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Strukturierte Substrate für einen Metall-Oxid-Halbleiter-Feldeffekttransistor oder ein mikroelektromechanisches System umfassen beispielsweise eine Siliziumcarbidschicht (10), auf der für ein Verfahren zur Herstellung eines Grabens eine unter Verwendung eines direktlithographisch strukturierten Fotolacks so strukturierte Maskierungsschicht (60’) aufgebracht ist, dass mindestens ein Bereich des Substrats freigelegt ist, wobei der freigelegte Bereich eine Breite aufweist, die eine in dem verwendeten Fotolack direktlithographisch minimal darstellbare Breite ist. Das Verfahren ist dadurch gekennzeichnet, dass das Verfahren die Schritte umfasst: (a) Aufbringen eines Teils (65’) einer zweiten Maskierungsschicht auf Wände der strukturierten ersten Maskierungsschicht, die an den freigelegten Bereich angrenzen, zur Verringerung der Breite des freigelegten Bereichs, und (b) Trockenätzen unter Verwendung der strukturierten ersten Maskierungsschicht (60’) und des Teils (65’) der zweiten Maskierungsschicht. So lässt sich ein Graben mit der verringerten Breite mit direktlithographisch strukturiertem Fotolack einfach und günstig herstellen.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Substrats, ein Substrat, einen Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat und ein mikroelektromechanisches System mit einem Substrat.
  • Stand der Technik
  • Substrate, die einen oder mehrere Gräben aufweisen, finden zunehmend Verwendung für Standardbauteile. Beispielsweise werden Leistungshalbleiter, die bis Spannungen von mehr als 1,2 kV sperren, als Graben-Metall-Oxid-Halbleiter-Feldeffekttransistor (Trench-MOSFET) unter Verwendung von solchen Substraten realisiert. Solche Leistungshalbleiter finden beispielsweise in elektromobilen Anwendungen oder in Photovoltaikanlagen Verwendung. Auch mikroelektromechanische Systeme können mit solchen Substraten realisiert werden. Für mikroelektromechanische Systeme kann das Substrat eine Siliziumdioxidschicht, eine Siliziumnitridschicht oder eine Siliziumschicht umfassen, auf der eine Siliziumcarbidschicht abgeschieden ist.
  • Eine Möglichkeit, den Graben schnell und einfach herzustellen, ist die Direktlithographie. Mittels einer strukturierten Fotolackmaske wird eine Maskierungsschicht für Trockenätzen entsprechend strukturiert, sodass das Substrat in einem Bereich freigelegt wird, und anschließend wird in dem freigelegten Bereich der Graben im Substrat trocken unter Verwendung der Maskierungsschicht geätzt. Dabei hängt die benötigte Maskierungsschichtdicke von der angestrebten Tiefe des Grabens ab. Die Maskierungsschichtdicke wiederum bedingt, abhängig vom verwendeten Fotolack, die Fotolackdicke, von der nun wieder die direktlithographisch minimal darstellbare Breite des freigelegten Bereichs abhängt. Für ein Substrat mit in gegebener Schichtdicke darauf angeordneter Maskierungsschicht bestimmt also der zur direktlithographischen Strukturierung verwendete Fotolack die minimal darstellbare Breite des freigelegten Bereichs.
  • Geringere Breiten können mit Stepperlithographie realisiert werden.
  • Offenbarung der Erfindung
  • Erfindungsgemäß wird ein Verfahren gemäß Anspruch 1 zur Herstellung eines Substrats für einen Metall-Oxid-Halbleiter-Feldeffekttransistor oder ein mikroelektromechanisches System vorgestellt. Auf dem Substrat ist für das Verfahren eine unter Verwendung eines direktlithographisch strukturierten Fotolacks so strukturierte Maskierungsschicht aufgebracht, dass mindestens ein Bereich des Substrats freigelegt ist. Dabei weist der freigelegte Bereich eine Breite auf, die eine direktlithographisch in dem verwendeten Fotolack minimal darstellbare Breite ist. Das Verfahren ist dadurch gekennzeichnet, dass es die Schritte umfasst: (a) Aufbringen eines Teils einer zweiten Maskierungsschicht auf Wände der strukturierten ersten Maskierungsschicht, die an den freigelegten Bereich angrenzen, zur Verringerung der Breite des freigelegten Bereichs, und (b) Trockenätzen unter Verwendung der strukturierten ersten Maskierungsschicht und des einen Teils der zweiten Maskierungsschicht.
  • So lässt sich ein Graben mit der verringerten Breite mit direktlithographisch strukturiertem Fotolack einfach und günstig herstellen.
  • In einer Ausführungsform umfasst das Verfahren konformes Aufbringen der zweiten Maskierungsschicht, wobei ein Teil der zweiten Maskierungsschicht auf den Wänden, ein weiterer Teil auf dem freigelegten Bereich und noch ein weiterer Teil auf der strukturierten ersten Maskierungsschicht aufgebracht werden, und Entfernen des weiteren Teils und des noch einen weiteren Teils durch anisotropes Trockenätzen.
  • Der Teil der Maskierungsschicht auf den Wänden der strukturierten ersten Maskierungsschicht bewirkt die Verringerung der Breite des freigelegten Bereichs.
  • Die erste und die zweite Maskierungsschicht können unterschiedliche Ätzraten aufweisen, sodass entweder die Wände des Grabens nach Schritt (b) mit einem Boden des Grabens keinen rechten Winkel einschließen, oder dass in Schritt (b) die strukturierte erste Maskierungsschicht vollständig entfernt wird und das Substrat anschließend auch in einem weiteren Bereich teilweise geätzt wird, der lateral neben dem Graben angeordnet ist und von dem Graben um mindestens die Hälfte der Differenz zwischen der Breite und der verringerten Breite beabstandet ist, sodass sich die Wände des Grabens über den teilweise geätzten Bereich erheben und eine Dicke haben, die mindestens die Hälfte der Differenz zwischen der Breite und der verringerten Breite beträgt.
  • Das Substrat kann eine Siliziumcarbidschicht mit hexagonaler Kristallstruktur umfassen. Dann kann auf der Siliziumcarbidschicht eine moderat p-dotierte Siliziumcarbidschicht angeordnet sein, wobei auf zumindest einem Teil der moderat p-dotierten Siliziumcarbidschicht eine hoch n-dotierte Siliziumcarbidschicht angeordnet ist. Dann kann in Schritt (a) die erste Maskierungsschicht konform auf die hoch n-dotierte Siliziumcarbidschicht aufgebracht werden und durch Ätzen in Schritt (a) auch Aussparungen in der moderat p-dotierten Siliziumcarbidschicht und in der hoch n-dotierte Siliziumcarbidschicht gebildet werden, wobei die Aussparungen über dem Graben im Substrat angeordnet sind und im Querschnitt die verringerte Breite haben.
  • Ein solches Substrat ist dann für einen besonders durchbruchsicheren Metall-Oxid-Halbleiter-Feldeffekttransistor geeignet. Bei einem solchen Metall-Oxid-Halbleiter-Feldeffekttransistor sind dann ein Boden und Wände des Grabens mit einem Gate-Oxid bedeckt. Weiterhin kann eine Gate-Elektrode zumindest teilweise in dem Graben über dem Dielektrikum und auch teilweise so in den Aussparungen angeordnet sein, die polykristallines Silizium umfassen, wobei durch die Anordnung in der moderat p-dotierten Siliziumcarbidschicht ein vertikaler Kanalbereich entsteht.
  • So lässt sich ein Metall-Oxid-Halbleiter-Feldeffekttransistor realisieren, der durch ein besonders schmales Gate eine besonders hohe Packungsdichte ermöglicht.
  • In einer Ausführungsform des Metall-Oxid-Halbleiter-Feldeffekttransistors kann das Substrat einen weiteren teilweise geätzten Bereich aufweisen, der lateral neben dem Graben angeordnet ist und von dem Graben um mindestens die Hälfte der Differenz zwischen der Breite und der verringerten Breite beabstandet ist, sodass sich die Wände des Grabens über den teilweise geätzten weiteren Bereich erheben und eine Dicke haben, die mindestens die Hälfte der Differenz zwischen der Breite und der verringerten Breite beträgt, wobei in dem weiteren teilweise geätzten Bereich ein im Verhältnis zur einer Oberfläche des Substrats tief liegender p+-Plug angeordnet ist.
  • Der resultierende Metall-Oxid-Halbleiter-Feldeffekttransistor ist durch den tiefer gelegten p+-Plug noch besser vor Durchbruch geschützt.
  • Erfindungsgemäß wird weiterhin ein mit dem erfindungsgemäß vorgestellten Verfahren hergestelltes Substrat vorgestellt.
  • Erfindungsgemäß wird schließlich ein mikroelektromechanisches System gemäß Anspruch 10 vorgestellt. Dabei umfasst das mikroelektromechanische System ein Substrat, das mit dem erfindungsgemäß vorgestellten Verfahren hergestellt ist. Das Substrat umfasst weiterhin eine Siliziumdioxidschicht, eine Siliziumnitridschicht oder eine Siliziumschicht, auf der die Siliziumcarbidschicht abgeschieden ist. Ein Teil des Grabens oberhalb der Stufe ist vollständig in der Siliziumcarbidschicht ausgebildet.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben und in der Beschreibung beschrieben.
  • Zeichnungen
  • Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen und der nachfolgenden Beschreibung näher erläutert. Es zeigen schematisch:
  • 1 ein beispielhaftes Substrat mit konform aufgebrachter erster Maskierungsschicht mit gegebener Dicke;
  • 2 das Substrat aus 1 mit einem beispielhaft strukturierten Fotolack auf der ersten Maskierungsschicht, wobei eine Dicke des strukturierten Fotolacks im Verhältnis zu einer Dicke der Maskierungsschicht so gewählt ist, dass unter Verwendung des Fotolacks mindestens ein Bereich des Substrats direktlithographisch freigelegt werden kann und wobei eine Breite mindestens einer Struktur eine minimale Breite darstellt, mit der Fotolack in der gewählten Dicke strukturiert werden kann.
  • 3 das Substrat aus 2 nach Strukturierung der ersten Maskierungsschicht mithilfe des Fotolacks und nach Entfernen des Fotolacks,
  • 4 das Substrat aus 3 mit einer gemäß einem Ausführungsbeispiel der Erfindung konform über der strukturierten ersten Maskierungsschicht abgeschiedenen zweiten Maskierungsschicht,
  • 5 das Substrat aus 4 nach teilweisem Entfernen der zweiten Maskierungsschicht gemäß dem Ausführungsbeispiel der Erfindung,
  • 6 ein Beispiel der erfindungsgemäß durch weiteres Ätzen des Substrats aus 5 herstellbaren Gräben im Substrat mit der verringerten Breite,
  • 7 das Substrat aus 4 nach teilweisem Entfernen der zweiten Maskierungsschicht, wobei die zweite Maskierungsschicht eine größere Ätzrate aufweist als die erste Maskierungsschicht, gemäß einem weiteren Ausführungsbeispiel der Erfindung,
  • 8 die durch weiteres Ätzen des Substrats aus 7 entstehenden Strukturen im Substrat gemäß dem weiteren Ausführungsbeispiel der Erfindung,
  • 9 die durch noch weiteres Ätzen des Substrats aus 8 herstellbaren Gräben im Substrat mit der verringerten Breite,
  • 10 das Substrat aus 4 nach teilweisem Entfernen der zweiten Maskierungsschicht, wobei die zweite Maskierungsschicht eine geringere Ätzrate aufweist als die erste Maskierungsschicht, gemäß noch einem weiteren Ausführungsbeispiel der Erfindung
  • 11 die durch weiteres Ätzen des Substrats aus 10 entstehenden Strukturen im Substrat gemäß dem noch einen weiteren Ausführungsbeispiel der Erfindung,
  • 12 die durch noch weiteres Ätzen des Substrats aus 11 herstellbaren Gräben im Substrat mit der verringerten Breite, und
  • 13 Ausschnitt eines Metall-Oxid-Halbleiter-Feldeffekttransistors mit drei dargestellten Zellen, deren Gate-Elektroden in Gräben im Substrat angeordnet sind, von denen zwei beispielhaft in 12 gezeigt sind.
  • Ausführungsformen der Erfindung
  • Die 1, 2, 3, 4, 5 und 6 zeigen beispielhafte Strukturen eines Substrats, vor, während und nach der Herstellung eines Grabens in einem Substrat unter Verwendung eines direktlithographisch strukturierten Fotolacks, wobei der Graben eine gegenüber einer gegebenen Breite verringerte Breite hat. Die gegebene Breite ist dabei durch die Tiefe des Grabens bestimmt, der eine Schichtdicke einer Maskierungsschicht erfordert, um bis in diese Tiefe trocken geätzt werden zu können. Die Schichtdicke der Maskierungsschicht erfordert wiederum für einen gegebenen Fotolack eine entsprechende Schichtdicke, damit die Maskierungsschicht so strukturiert werden kann, dass Bereiche des Substrats freigelegt sind. Diese entsprechende Schichtdicke bedingt eine direktlithographisch minimal darstellbare Breite des freigelegten Bereichs.
  • Ein beispielhaftes Ausgangsmaterial für das beispielhafte Herstellungsverfahren des Grabens ist eine n-dotierte Siliziumcarbidschicht mit hexagonaler Kristallstruktur (4H-SiC-Substrat) und eine niedrig n-dotierte epitaktische Siliziumcarbid-Driftzone (n-Driftzone) 10, zwischen denen eine n-dotierte Siliziumcarbidpufferschicht angeordnet ist. Darauf aufbauend ist eine moderat p-dotierte Siliziumcarbidschicht (p–-Schicht) 20 epitaktisch aufgewachsen oder implantiert. Darauf ist eine hoch n-dotierte Siliziumcarbidschicht (n+-Source) 30 epitaktisch aufgewachsen oder implantiert. Diese n-dotierte Siliziumcarbidschicht 30 dient als Source-Anschluss. Eine Rückseite des 4H-SiC-Substrats 10 dient als Drain-Anschluss.
  • In einer beispielhaften Ausführungsform der Erfindung, wird beispielsweise in einem ersten Schritt eine erste Maskierungsschicht 60, beispielsweise Siliziumdioxid, konform abgeschieden oder anderweitig aufgebracht. Die resultierende Struktur ist in 1 dargestellt.
  • Dann wird beispielsweise in einem zweiten Schritt ein Fotolack 70 über die erste Maskierungsschicht 60 mit einer Dicke abgeschieden und mittels Direktlithographie eine Strukturierung des Fotolacks 70 entsprechend der minimalen Breite B1, die mittels dieses Fotolacks mit der Dicke direktlithographisch darstellbar ist, durchgeführt. Es entstehen Aussparungen 75. Die resultierende Struktur ist in 2 dargestellt.
  • Dann wird die erste Maskierungsschicht 60 mithilfe des strukturierten Fotolacks durch Trockenätzen entsprechend strukturiert. Der strukturierte Fotolack 70 hat dabei eine Schichtdicke, die so gewählt ist, dass der Fotolack 70 durch das Ätzen während der gesamten ersten Ätzdauer, die zur Strukturierung der ersten Maskierungsschicht notwendig ist, nicht vollständig abgetragen wird. Der verbleibende Fotolack wird anschließend trocken- oder nasschemisch entfernt, sodass eine strukturierte erste Maskierungsschicht 60’ verbleibt. Die strukturierte erste Maskierungsschicht 60’ legt dann Bereiche der Oberfläche des Substrats 10 mit der Breite B1 frei. Die resultierende Struktur ist in 3 dargestellt.
  • Danach wird eine zweite Maskierungsschicht 65 konform auf die freigelegten Bereiche, auf Wände der strukturierten ersten Maskierungsschicht, die an die freigelegten Bereiche grenzen, und auf eine Oberfläche der strukturierten ersten Maskierungsschicht aufgebracht. Die freigelegten Bereiche sind nun nicht mehr freiliegend, wobei in Teilbereichen einer Breite B2, die kleiner als B1 ist, die zuvor freigelegten Bereiche nur durch die zweite Maskierungsschicht bedeckt sind. Die resultierende Struktur ist beispielhaft in 4 dargestellt.
  • Weiteres Ätzen wird durchgeführt. Zuerst wird dabei die zweite Maskierungsschicht 65 auf der Oberfläche des Rests 60’ der ersten Maskierungsschicht sowie auf den Teilbereichen entfernt. Es verbleibt der an Wänden der ersten strukturierten ersten Maskierungsschicht angeordnete Teil 65’ der zweite Maskierungsschicht und die strukturierte erste Maskierungsschicht 60’. Die Breite des freigelegten Bereichs der Oberfläche des Substrats ist so auf die Breite B2 verringert. Die resultierende Struktur ist beispielhaft in 5 dargestellt.
  • Nachdem die zweite Maskierungsschicht 65 auf der Oberfläche der strukturierten ersten Maskierungsschicht sowie auf dem Boden des vorläufigen Grabens entfernt ist, bewirkt das weitere Ätzen, dass im Substrat 10 eine Struktur 90 mit der Breite B2 gebildet wird, wobei B2 kleiner als B1 ist. Ist beispielsweise die minimale Breite B1 gleich 2 µm und wird die zweite Maskierungsschicht 65 mit 500 nm Schichtdicke abgeschieden, so ist die Breite B2 gleich 1 µm. Der Teil 65’ der zweiten Maskierungsschicht wird nach und nach von oben nach unten abgetragen. Ebenso wird die strukturierte erste Maskierungsschicht 60‘ nach und nach von oben nach unten abgetragen. Sobald der Graben 90 die gewünschte Gesamttiefe erreicht hat, wird das Ätzen beendet. Eventuell noch vorhandenes Material des Rests 60’ und/oder des Teils 65’ können dann noch nasschemisch oder durch einen geeigneten Trockenätzprozess entfernt werden. Die resultierende Struktur ist beispielhaft in 6 dargestellt.
  • In den Graben 90 kann nun erst ein Gate-Oxid 55 abgeschieden werden, welches beispielsweise den Boden des Grabens 90 dünnschichtig bedeckt. Zusätzlich kann das Gate-Oxid 55 Wände des Grabens 90 dünnschichtig bedecken. Es ist auch möglich, in den freigelegten Bereichen vor Aufbringen der zweiten Maskierungsschicht eine Ionenimplantation in das Substrat vorzunehmen, die so neben dem Graben im Substrat angeordnet werden kann.
  • Schließlich kann eine Gate-Elektrode 50 aus polykristallinem Silizium in dem Graben oberhalb des Gate-Oxids 55 angeordnet werden, sodass in der p–-Schicht 20 ein vertikaler Kanalbereich 25 entsteht.
  • In den 2, 3, 4, 5 und 6 ist ein Verfahren zur Herstellung eines Grabens in einem Substrat schematisch dargestellt, bei dem die erste und die zweite Maskierungsschicht 60, 65 eine gleiche oder ähnlich Ätzrate aufweisen, also während des Ätzens ungefähr gleich schnell abgetragen werden.
  • In den 7, 8, und 9 ist ein Verfahren zur Herstellung eines Grabens in einem Substrat schematisch dargestellt, bei dem die erste Maskierungsschicht 60 eine geringere Ätzrate als die zweite Maskierungsschicht 65 aufweist, also während des Ätzens langsamer als die zweite Maskierungsschicht 65 abgetragen wird.
  • Nachdem die erste Maskierungsschicht, wie oben unter Zuhilfenahme der 1, 2 und 3 beschrieben, strukturiert wurde und eine zweite Maskierungsschicht 65 mit größerer Ätzrate als die erste Maskierungsschicht 60 konform auf eine Oberfläche der strukturierten ersten Maskierungsschicht 60’, den freigelegten Bereich und an die freigelegten Bereiche angrenzende Wände der strukturierten ersten Maskierungsschicht 60’, aufgebracht wurde, wird die zweite Maskierungsschicht 65 auf der Oberfläche der strukturierten ersten Maskierungsschicht 60’ sowie auf einer Breite B2, die kleiner als B1 ist, innerhalb der vormals freigelegten Bereiche entfernt. Es verbleiben die an den angrenzenden Wänden angeordneten Teile 65’ der zweiten Maskierungsschicht, zwischen denen die Breite des freigelegten Bereichs auf B2 verringert ist. Die resultierende Struktur ist beispielhaft in 7 dargestellt.
  • Das weitere Ätzen bewirkt, dass im Substrat 10 ein Graben 90 mit einer Breite B2 gebildet wird, wobei B2 kleiner als B1 ist. Gleichzeitig wird der Teil 65’ der zweiten Maskierungsschicht schneller von oben nach und nach abgetragen als die strukturierte erste Maskierungsschicht 60’. Dies ist beispielhaft in 8 dargestellt und führt dazu, dass die Wand des Grabens nicht senkrecht ist zum Boden des Grabens. Dabei kann durch die Wahl einer zweiten Ätzdauer der Winkel zwischen der Wand des Grabens und dem Boden des Grabens bestimmt werden, wobei ein längeres Ätzen zu einem größeren Winkel zwischen Seitenwand und Boden führt. Die Ätzung kann also, muss aber nicht immer bis zur vollständigen Entfernung der strukturierten ersten Maskierungsschicht 60’ durchgeführt werden. Sobald der Graben 90 die gewünschte Endform bezüglich Wandneigung und Tiefe erreicht hat, wird das Ätzen beendet. Eventuell noch vorhandenes Material der strukturierten ersten Maskierungsschicht 60’ kann dann noch nasschemisch oder unter Verwendung eines geeigneten trockenchemischen Ätzschritts entfernt werden. Die resultierende Struktur ist beispielhaft in 9 dargestellt.
  • In den 10, 11, und 12 ist ein Verfahren zur Herstellung einer Struktur in einem Substrat schematisch dargestellt, bei dem die erste Maskierungsschicht 60 eine größere Ätzrate als die zweite Maskierungsschicht 65 aufweist, also während des Ätzens schneller als die zweite Maskierungsschicht 65 abgetragen wird.
  • Nachdem die erste Maskierungsschicht, wie oben unter Zuhilfenahme der 1, 2 und 3 beschrieben, strukturiert wurde und eine zweite Maskierungsschicht 65 mit geringerer Ätzrate als die erste Maskierungsschicht 60 konform auf eine Oberfläche der strukturierten ersten Maskierungsschicht 60‘ sowie Boden und Wände der Aussparungen aufgebracht wurde, wird die zweite Maskierungsschicht 65 auf der Oberfläche der strukturierten ersten Maskierungsschicht 60‘ sowie auf einer Breite B2, die kleiner als B1 ist, innerhalb der vormals freigelegten Bereiche entfernt. Es verbleiben die an den angrenzenden Wänden angeordneten Teile 65’ der zweiten Maskierungsschicht, zwischen denen die Breite des freigelegten Bereichs auf B2 verringert ist. Die resultierende Struktur ist beispielhaft in 10 dargestellt.
  • Das weitere Ätzen bewirkt, dass im Substrat 10 ein Graben 90 mit einer Breite B2 gebildet wird, wobei B2 kleiner als B1 ist. Gleichzeitig wird die strukturierte erste Maskierungsschicht 60‘ schneller von oben nach und nach abgetragen als der Teil 65’ der zweiten Maskierungsschicht. Dies ist beispielhaft in 11 dargestellt.
  • Ist schließlich die strukturierte erste Maskierungsschicht 60‘ komplett entfernt, bewirkt weiteres Ätzen ein Abtragen von Substrat auch in weiteren Bereichen der Substratoberfläche, die lateral neben dem Graben angeordnet und von diesem um (B1 – B2)/2, also die Hälfte der Differenz der Breiten B1 und B2, beabstandet sind. Sobald der Graben 90 die gewünschte Gesamttiefe erreicht hat, wird das Ätzen beendet. Eventuell noch vorhandenes Material der zweiten Maskierungsschicht 65‘ kann dann noch nasschemisch oder unter Verwendung eines geeigneten trockenchemischen Ätzschritts entfernt werden.
  • Die resultierende Struktur ist beispielhaft in 12 dargestellt.
  • Der Graben im Substrat wird dabei lateral durch über die Substratoberfläche hinausragende Substratwälle flankiert. Die herausragenden Substratwälle haben dabei eine Wanddicke von mindestens (B1 – B2)/2. Auf Seiten der Substratwälle, die den weiteren Bereichen zugewandt sind, können die herausragenden Substratwälle dabei eine von 90 Grad unterschiedliche Neigung aufweisen, wobei 360 Grad dem Vollkreis entsprechen.
  • 13 zeigt beispielhaft, wie die Substratwälle vorteilhaft genutzt werden können, um tief implantierte p+-Plugs 40 für Metall-Oxid-Halbleiter-Feldeffekttransistoren 100 zu realisieren. Die Gräben wurden dabei in einem Schichtenstapel gebildet, der eine Drain-Elektrode 5, ein darauf angeordnetes Wafersubstrat 15, eine auf dem Wafersubstrat 15 angeordnete n-dotierte epitaktische Siliziumcarbid-Driftzone 10, eine auf der Siliziumcarbid-Driftzone 10 angeordnete moderat p-dotierte Siliziumcarbidschicht 20 und eine n-dotierte Siliziumcarbidschicht 30 (n+-Source) umfasst. Die verwendete erste Maskierungsschicht 60 weist dabei eine größere Ätzrate auf als die verwendete zweite Maskierungsschicht 65. Infolgedessen umfassen die Seitenwälle der Gräben einen Teil der moderat p-dotierten Siliziumcarbidschicht 20 und einen Teil der n-dotierten Siliziumcarbidschicht 30. In den Gräben ist jeweils ein dünnschichtiges Gate-Oxid 55 auf Wänden und am Boden angeordnet, welches eine jeweilige Gate-Elektrode 50 in dem Graben umgibt. Durch die Anordnung der Gate-Elektrode 50 entsteht in der moderat p-dotierten Siliziumcarbidschicht 20 ein vertikaler Kanalbereich 25. Der p+-Plug 40 ist dabei in den Substratoberflächenbereichen zwischen den Seitenwällen benachbarter Strukturen implantiert. Er liegt dadurch tief im Verhältnis zur Substratoberfläche, was vorteilhaft ist für die Haltbarkeit des Gate-Oxids 55.
  • Als Materialien für die erste und die zweite Maskierungsschicht kommen beispielsweise Siliziumdioxid, Siliziumnitrid, Polysilizium oder Siliziumcarbid in Frage, wobei die erste und die zweite Maskierungsschicht gleiche und unterschiedliche Materialien umfassen können, auch Metall als Material für eine oder beide Maskierungsschichten ist denkbar.

Claims (10)

  1. Verfahren zur Herstellung eines Grabens in einem Substrat für einen Metall-Oxid-Halbleiter-Feldeffekttransistor (100) oder ein mikroelektromechanisches System, auf dem für das Verfahren eine unter Verwendung eines direktlithographisch strukturierten Fotolacks (70) so strukturierte Maskierungsschicht (60’) aufgebracht ist, dass mindestens ein Bereich des Substrats freigelegt ist, wobei der freigelegte Bereich eine Breite aufweist, die eine in dem verwendeten Fotolack direktlithographisch minimal darstellbare Breite ist, dadurch gekennzeichnet, dass das Verfahren die Schritte umfasst: (a) Aufbringen eines Teils (65’) einer zweiten Maskierungsschicht auf Wände der strukturierten ersten Maskierungsschicht (60’), die an den freigelegten Bereich angrenzen, zur Verringerung der Breite des freigelegten Bereichs, und (b) Trockenätzen unter Verwendung der strukturierten ersten Maskierungsschicht (60’) und des Teils (65’) der zweiten Maskierungsschicht.
  2. Verfahren nach Anspruch 1, wobei Schritt (a) umfasst: • konformes Aufbringen der zweiten Maskierungsschicht (65), wobei der Teil (65’) der zweiten Maskierungsschicht auf den Wänden, ein weiterer Teil auf den freigelegten Bereich des Substrats und noch ein weiterer Teil auf die strukturierte erste Maskierungsschicht (60’) aufgebracht wird, und • Entfernen des weiteren Teils und des noch einen weiteren Teils durch anisotropes Trockenätzen.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Verfahren ein Implantieren von Ionen in den freigelegten Bereich des Substrats vor Schritt (a) umfasst.
  4. Verfahren nach einem der vorangehenden Ansprüche, wobei die erste und die zweite Maskierungsschicht so unterschiedliche Ätzraten aufweisen, dass Wände des Grabens nach Schritt (b) mit einem Boden des Grabens keinen rechten Winkel einschließen
  5. Verfahren nach einem der Ansprüche 1 bis 3, wobei in Schritt (b) die strukturierte erste Maskierungsschicht vollständig entfernt wird und das Substrat anschließend auch in einem weiteren Bereich teilweise geätzt wird, der lateral neben dem Graben angeordnet ist und von dem Graben um mindestens die Hälfte der Differenz zwischen der Breite und der verringerten Breite beabstandet ist, sodass sich die Wände des Grabens über den teilweise geätzten weiteren Bereich erheben und eine Dicke haben, die mindestens die Hälfte der Differenz zwischen der Breite und der verringerten Breite beträgt.
  6. Verfahren nach einem der vorangehenden Ansprüche, wobei das Substrat eine Siliziumcarbidschicht (10) mit einer hexagonalen Kristallstruktur umfasst, wobei auf der Siliziumcarbidschicht (10) eine moderat p-dotierte Siliziumcarbidschicht (20) angeordnet ist, wobei auf zumindest einem Teil der moderat p-dotierten Siliziumcarbidschicht (20) eine hoch n-dotierte Siliziumcarbidschicht (30) angeordnet ist und wobei in Schritt (a) die erste Maskierungsschicht (60) konform auf die hoch n-dotierte Siliziumcarbidschicht (30) aufgebracht wird und durch Ätzen in Schritt (c) auch Aussparungen in der moderat p-dotierten Siliziumcarbidschicht (20) und in der hoch n-dotierte Siliziumcarbidschicht (30) gebildet werden, wobei die Aussparungen über dem Graben (90) im Substrat angeordnet sind und im Querschnitt die verringerte Breite haben.
  7. Substrat, welches nach einem Verfahren nach einem der vorangehenden Ansprüche hergestellt ist.
  8. Metall-Oxid-Halbleiter-Feldeffekttransistor (100) mit einem Substrat, wobei das Substrat mit einem Verfahren nach Anspruch 6 hergestellt ist, wobei ein Boden und Wände des Grabens (90) mit einem Dielektrikum bedeckt sind, wobei eine Gate-Elektrode (50) polykristallines Silizium umfasst und zumindest teilweise in dem Graben (90) über dem Dielektrikum und auch teilweise so in den Aussparungen angeordnet ist, dass in der moderat p-dotierten Siliziumcarbidschicht (20) ein vertikaler Kanalbereich (25) entsteht.
  9. Metall-Oxid-Halbleiter-Feldeffekttransistor nach Anspruch 8, wobei das Substrat einem weiteren teilweise geätzten Bereich aufweist, der lateral neben dem Graben angeordnet ist und von dem Graben um mindestens die Hälfte der Differenz zwischen der Breite und der verringerten Breite beabstandet ist, sodass sich die Wände des Grabens über den teilweise geätzten weiteren Bereich erheben und eine Dicke haben, die mindestens die Hälfte der Differenz zwischen der Breite und der verringerten Breite beträgt, wobei in dem weiteren teilweise geätzten Bereich ein im Verhältnis zur einer Oberfläche des Substrats tief liegender p+-Plug angeordnet ist.
  10. Mikroelektromechanisches System mit einem Substrat nach Anspruch 7, wobei das Substrat weiterhin eine Siliziumdioxidschicht, eine Siliziumnitridschicht oder eine Siliziumschicht umfasst, auf der die Siliziumcarbidschicht abgeschieden ist.
DE102014206357.4A 2014-04-03 2014-04-03 Verfahren zur Herstellung eines Substrats, Substrat, Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, mikroelektromechanisches System mit einem Substrat, und Kraftfahrzeug Withdrawn DE102014206357A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102014206357.4A DE102014206357A1 (de) 2014-04-03 2014-04-03 Verfahren zur Herstellung eines Substrats, Substrat, Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, mikroelektromechanisches System mit einem Substrat, und Kraftfahrzeug
PCT/EP2015/056743 WO2015150268A1 (de) 2014-04-03 2015-03-27 Verfahren zur herstellung eines substrats, substrat, metall-oxid-halbleiter-feldeffekttransistor mit einem substrat und mikroelektromechanisches system mit einem substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014206357.4A DE102014206357A1 (de) 2014-04-03 2014-04-03 Verfahren zur Herstellung eines Substrats, Substrat, Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, mikroelektromechanisches System mit einem Substrat, und Kraftfahrzeug

Publications (1)

Publication Number Publication Date
DE102014206357A1 true DE102014206357A1 (de) 2015-10-08

Family

ID=52745887

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014206357.4A Withdrawn DE102014206357A1 (de) 2014-04-03 2014-04-03 Verfahren zur Herstellung eines Substrats, Substrat, Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, mikroelektromechanisches System mit einem Substrat, und Kraftfahrzeug

Country Status (2)

Country Link
DE (1) DE102014206357A1 (de)
WO (1) WO2015150268A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019042811A1 (de) * 2017-08-29 2019-03-07 Robert Bosch Gmbh Vertikaler leistungstransistor mit hoher leitfähigkeit und hohem sperrverhalten
CN112530795A (zh) * 2020-08-21 2021-03-19 中国工程物理研究院电子工程研究所 基于小角度深刻蚀工艺的碳化硅功率器件终端及制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013680A (en) * 1990-07-18 1991-05-07 Micron Technology, Inc. Process for fabricating a DRAM array having feature widths that transcend the resolution limit of available photolithography
DE10200678B4 (de) * 2002-01-10 2006-05-11 Infineon Technologies Ag Verfahren zum Bearbeiten eines Substrats zum Ausbilden einer Struktur
US7629616B2 (en) * 2007-02-28 2009-12-08 Cree, Inc. Silicon carbide self-aligned epitaxial MOSFET for high powered device applications
JP2009094279A (ja) * 2007-10-09 2009-04-30 Elpida Memory Inc ホールパターンの形成方法および半導体装置の製造方法
US8039340B2 (en) * 2010-03-09 2011-10-18 Micron Technology, Inc. Methods of forming an array of memory cells, methods of forming a plurality of field effect transistors, methods of forming source/drain regions and isolation trenches, and methods of forming a series of spaced trenches into a substrate
US20130214349A1 (en) * 2010-10-29 2013-08-22 Jianping Gu Trench MOSFET Structure and Method of Making the Same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019042811A1 (de) * 2017-08-29 2019-03-07 Robert Bosch Gmbh Vertikaler leistungstransistor mit hoher leitfähigkeit und hohem sperrverhalten
CN112530795A (zh) * 2020-08-21 2021-03-19 中国工程物理研究院电子工程研究所 基于小角度深刻蚀工艺的碳化硅功率器件终端及制作方法

Also Published As

Publication number Publication date
WO2015150268A1 (de) 2015-10-08

Similar Documents

Publication Publication Date Title
EP1002334B1 (de) Verfahren zur strukturierung von halbleitern mit hoher präzision, guter homogenität und reproduzierbarkeit
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE112005001488B4 (de) Tri-Gate Bauelement mit hoher Beweglichkeit und dessen Herstellungsverfahren
DE102009010174B9 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102011123124B3 (de) SiC-Halbleitervorrichtung
DE102007027519B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102011108151A1 (de) Trench - superjunction - mosfet mit dünnem epi - prozess
DE112010002352T5 (de) FinFET-Strukturen mit verspannungsinduzierenden Source/Drain-biIdenden Abstandshaltern und Verfahren zur Herstellung der FinFET-Strukturen
DE112017000949T5 (de) Verfahren zum herstellen einer verbundhalbleitervorrichtung undverbundhalbleitervorrichtung
DE102008000660A1 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP1517361A2 (de) Verfahren zur Herstellung eines MOS-Transistors mit einer Driftregion, die einen Graben aufweist
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE102012217073A1 (de) Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren
DE102013113286A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112019000863T5 (de) Halbleitervorrichtung
DE102011088584A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102014200429A1 (de) Trench-MOSFET-Transistorvorrichtung, Substrat für Trench-MOSFET-Transistorvorrichtung und entsprechendes Herstellungsverfahren
DE102010046213B3 (de) Verfahren zur Herstellung eines Strukturelements und Halbleiterbauelement mit einem Strukturelement
DE102014206361A1 (de) Verfahren zur Herstellung einer dielektrischen Feldplatte in einem Graben eines Substrats, nach dem Verfahren erhältliches Substrat und Leistungstransistor mit einem solchen Substrat
DE102014206357A1 (de) Verfahren zur Herstellung eines Substrats, Substrat, Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, mikroelektromechanisches System mit einem Substrat, und Kraftfahrzeug
DE10012897A1 (de) Transistor und Verfahren zu seiner Herstellung
DE102016112970B3 (de) Verfahren zur Herstellung eines Superjunction-Bauelements
DE112013005837T5 (de) Halbleitervorrichtung mit einem vertikalen Mosfet mit Super-Junction-Struktur und Verfahren zur Herstellung davon
DE102008050298A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee