CN110246750A - 形成氧化物层的方法和制作半导体器件的方法 - Google Patents

形成氧化物层的方法和制作半导体器件的方法 Download PDF

Info

Publication number
CN110246750A
CN110246750A CN201910171202.5A CN201910171202A CN110246750A CN 110246750 A CN110246750 A CN 110246750A CN 201910171202 A CN201910171202 A CN 201910171202A CN 110246750 A CN110246750 A CN 110246750A
Authority
CN
China
Prior art keywords
annealing process
key
material layer
carried out
silicone materials
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910171202.5A
Other languages
English (en)
Inventor
朴秦煜
任台镇
曹仑廷
博森田
泰久降幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeka Corp
Samsung Electronics Co Ltd
Original Assignee
Adeka Corp
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Adeka Corp, Samsung Electronics Co Ltd filed Critical Adeka Corp
Publication of CN110246750A publication Critical patent/CN110246750A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/12—Polysiloxanes containing silicon bound to hydrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0715—Polysiloxane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Wood Science & Technology (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

公开了一种形成氧化物层的方法和制造半导体器件的方法。形成氧化物层的方法包括：在半导体衬底上形成第一材料层，所述第一材料层包含聚硅氧烷材料，其中，在所述聚硅氧烷材料包含的Si‑H1键、Si‑H2键和Si‑H3键中，Si‑H2键的比例为约40％至约90％；在惰性气氛中对所述第一材料层进行第一退火过程；和在氧化性气氛中对所述第一材料层进行第二退火过程。

Description

形成氧化物层的方法和制作半导体器件的方法
相关申请的交叉引用
2018年3月9日提交韩国知识产权局的、发明名称为“形成氧化物层的方法和制作半导体器件的方法”的韩国专利申请No.10-2018-0028305通过引用以其全文形式并入本文。
技术领域
实施方案涉及形成氧化物层的方法和制造半导体器件的方法。
背景技术
提高半导体器件的集成度的工作一直在进行中。这样的工作包括发展在这样高度集成的半导体器件的制造中使用的加工操作的工作。
发明内容
实施方案涉及一种形成氧化物层的方法，所述方法包括：在半导体衬底上形成第一材料层，所述第一材料层包含聚硅氧烷材料，其中，在所述聚硅氧烷材料包含的Si-H1键、Si-H2键和Si-H3键中，Si-H2键的比例为约40％至约90％；在惰性气氛中对所述第一材料层进行第一退火过程；和在氧化性气氛中对所述第一材料层进行第二退火过程。
实施方案还涉及一种制造半导体器件的方法，所述方法包括：在半导体衬底中形成沟槽，所述沟槽限定有源区；在所述沟槽中形成第一材料层，所述第一材料层包含聚硅氧烷材料，所述聚硅氧烷材料的重均分子量为约5,000至约25,000；在惰性气氛中对所述第一材料层进行第一退火过程；在氧化性气氛中对已经进行过第一退火过程的第一材料层进行第二退火过程；和在所述有源区中形成存储器件。
实施方案还涉及一种形成氧化物层的方法，所述方法包括在半导体衬底上形成第一材料层，所述第一材料层包含聚硅氧烷材料，所述聚硅氧烷材料通过反应式1制备：
在惰性气氛中对所述第一材料层进行第一退火过程；和在氧化性气氛中对所述第一材料层进行第二退火过程。
附图说明
通过参照附图详细描述示例实施方案，本申请的特征对于本领域技术人员而言将变得明显，在附图中：
图1示出了根据一个示例实施方案的形成氧化物层的方法的流程图；
图2A至2C示出了根据一个示例实施方案的形成氧化物层的方法的侧横截面图；
图3示出了核磁共振(NMR)谱的一部分，其显示出根据一个示例实施方案的聚硅氧烷材料的1H NMR分析结果；
图4示出了实施例1和2以及比较例1至3的材料层的傅里叶变换红外(FT-IR)分析结果；
图5示出了在图4所示的光谱中，在约700cm-1至约1500cm-1的波数范围内的详细光谱；
图6示出了在图4所示的光谱中，在约600cm-1至约800cm-1的波数范围内的详细光谱，其对应于-Si-Si-键；
图7A至7C示出了分别在对实施例6、5和1的硅氧烷材料层进行第一退火过程之前直接获得的图像；以及
图8A至8M示出了根据一个示例实施方案的制造半导体器件的方法的顺序操作的侧横截面图。
具体实施方式
示例实施方案提供在衬底上形成氧化物层的方法。
图1示出了根据一个示例实施方案的形成氧化物层的方法的流程图。图2A至2C示出了根据一个示例实施方案的形成氧化物层的方法的侧横截面图。
参照图1和2A，可以在衬底10上形成包含聚硅氧烷材料的第一材料层21(S110)。
衬底10可以是半导体衬底。在一个示例实施方案中，半导体衬底可以包括硅(Si)，例如晶体硅、多晶硅或非晶硅。在另一个示例实施方案中，半导体衬底可以包括半导体，如锗(Ge)，或化合物半导体，如硅锗(SiGe)、碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP)。
在一个示例实施方案中，可以在衬底10中形成结构(例如，沟槽11)。沟槽11可以具有两个侧壁和在其间形成的底面。两个侧壁可以具有锥形截面。在一个示例实施方案中，沟槽11可以具有朝其底面减小的宽度。
可以在衬底10上形成第一材料层21。第一材料层21可以包含聚硅氧烷材料。可以使用旋涂法形成第一材料层21。
在一个示例实施方案中，聚硅氧烷材料可以基本上不包含除了硅(Si)、氧(O)和氢(H)以外的原子种类。此处，当聚硅氧烷材料基本上不包含其他原子种类时，可以表示其他原子种类的含量极低，例如，与硅(Si)、氧(O)和氢(H)的含量相比，低于1原子百分比(at％)，低于0.5at％，低于0.1at％，或低于0.05at％，但是不表示其他原子种类完全不存在。
聚硅氧烷材料可以具有式1中所示的结构，其仅是聚硅氧烷材料的一个示例性示意图。
[式1]
在式1中，Si原子可以经由氧原子彼此键合，或与氢原子键合并封端，并且可以基本上不存在Si原子之间的直接键。此处，当基本上不存在Si原子之间的直接键时，可以理解的是，与其他键的数量(例如，Si-H键或Si-O键的数量)相比，Si-Si键的数量极低(例如，低于1％，低于0.5％，低于0.1％，或低于0.05％)，但是Si-Si键可以不是完全不存在。
如由式1可以看到的，约1至3个氢原子可以与Si原子键合。尽管同时将一个Si原子与四个氧原子键合不是不可能的，但是一个Si原子与四个比氢大的氧原子的同时键合与其他情况相比非常罕见，并且在能量方面不稳定，使得一个Si原子与四个氧原子之间的键可能转化为其他键。
在下文中，一个Si原子与一个氢原子之间的键将称为Si-H1键，一个Si原子与两个氢原子之间的键将称为Si-H2键，并且一个Si原子与三个氢原子之间的键将称为Si-H3键。另外，Si-H1键、Si-H2键和Si-H3键将总称为Si-Hn键。
在式1的聚硅氧烷材料包含的Si-Hn键中，Si-H2键的比例可以远高于Si-H1键或Si-H3键的比例。例如，在式1的聚硅氧烷材料包含的Si-Hn键中，Si-H2键的比例可以是高的，例如，约40％至约99％、约45％至约95％、约50％至约90％或约60％至约90％。
在一个示例实施方案中，在Si-Hn键中，Si-H3键的比例可以低于Si-H2键的比例。例如，在Si-Hn键中，Si-H3键的比例可以是约0.01％至约15％、约0.01％至约10％、约0.05％至约8％或约0.1％至约5％。
如式2所示，Si-O键可以构成一般氢硅倍半氧烷(HSQ)(其为一种硅氧烷化合物)的大部分，而Si-H键的比例可以是低的，并且在Si-Hn键中，HSQ可以基本上仅包含Si-H1键。
[式2]
相比之下，在式1的聚硅氧烷材料中，可以包含相同水平的Si-O键和Si-H键以形成多个键。在一些情况下，可以包含比Si-O键高的比例的Si-H键。
可以通过核磁共振(NMR)分析测量Si-H1键、Si-H2键和Si-H3键在聚硅氧烷材料中的相对比例。图3示出了NMR谱的一部分，其显示出根据一个示例实施方案的聚硅氧烷材料的1H NMR分析结果。
参照图3，可以看出表示Si-H1键、Si-H2键和Si-H3键的峰分别具有4.4ppm、4.7ppm和5.0ppm的值。将理解的是Si-H1键、Si-H2键和Si-H3键的相对比例等于与其对应的峰下方的面积的相对比例。在一个示例实施方案中，当在对应峰的两个倾斜表面上的拐点处做切线时，Si-H1键、Si-H2键和Si-H3键中的每个的比例可以由两条切线和谱图的基线形成的三角形的面积表示。
聚硅氧烷材料可以按照反应式1合成：
聚硅氧烷材料的合成可以在室温以下，例如约-40℃至约25℃的温度进行。另外，在合成过程中，可以将单体溶解于溶剂，例如有机溶剂如异壬烷中，并且聚合。可以以约10重量％至约50重量％的含量含有溶剂。
在合成过程中，可以使用例如在“Cyclic Polysiloxanes from the Hydrolysisof Dichlorosilane(来自二氯硅烷的水解的环状聚硅氧烷)，Inorg.Chem.，1983，22，2163页”中详细描述的方法来控制所产生的聚硅氧烷材料的重均分子量以及在所产生的聚硅氧烷材料中的Si-H1、Si-H2和Si-H3。另外，作为反应式1的产物的聚硅氧烷材料可以由ADEKA商购获得。
聚硅氧烷材料可以具有约4,000至约200,000的重均分子量。在一个示例实施方案中，聚硅氧烷材料可以具有约5,000至约25,000的重均分子量。在一个示例实施方案中，聚硅氧烷材料可以具有约10,000至约20,000的重均分子量。可以使用例如凝胶渗透色谱(GPC)系统来测量重均分子量。
如果聚硅氧烷材料具有非常低的重均分子量，则聚硅氧烷材料可能具有较差的涂覆特性，使得可能无法根据需要形成材料层。例如，在形成聚硅氧烷材料层后，聚硅氧烷材料层可能剥落或损失。相反地，如果聚硅氧烷材料具有非常大的重均分子量，则具有窄宽度的沟槽可能无法用聚硅氧烷材料适当填充。随着半导体器件的临界尺寸(CD)的持续缩小，配置用于隔离半导体器件的沟槽的宽度可能减小至数nm至数十nm。具有非常高的重均分子量的聚硅氧烷材料可能无法良好地填充这样的沟槽。
在衬底10上形成的第一材料层21在衬底10的平顶面上可以具有高度H1。如上所述，可以使用旋涂过程形成第一材料层21。可以通过调整用于旋涂过程的衬底10的转速、聚硅氧烷材料的温度和粘度以及衬底10旋转的时间来控制第一材料层21的高度H1。
原子的重排
参照图1和2B，可以对第一材料层21a进行第一退火过程(S120)。可以在惰性气氛中进行第一退火过程。在一个示例实施方案中，可以在惰性气体或具有较低化学反应性的气体(如氮气(N2)、氦气(He)、氖气(Ne)、氩气(Ar)、二氧化碳(CO2)或其混合物)的气氛中进行第一退火过程。
在一个示例实施方案中，可以在约500℃至约700℃的温度进行第一退火过程。在一个示例实施方案中，可以在约550℃至约700℃的温度进行第一退火过程。在一个示例实施方案中，可以在约600℃至约700℃的温度进行第一退火过程。
如果在非常高的温度进行第一退火过程，则氧化硅层的均匀性可能劣化。如果在非常低的温度进行第一退火过程，则所产生的氧化硅层的膜品质可能不均匀并且易碎。
在一个示例实施方案中，第一退火过程可以进行约20分钟至约90分钟。在一个示例实施方案中，第一退火过程可以进行约30分钟至约80分钟。在一个示例实施方案中，第一退火过程可以进行约30分钟至约60分钟。
如果第一退火过程进行非常少量的时间，则氧化硅层的均匀性可能劣化。如果第一退火过程进行非常大量的时间，则可能存在经济上的缺点。
在进行第一退火过程后，第一材料层21a的厚度可以减小。因此，如图2A所示，直接在形成第一材料材料层21之后，第一材料层21在衬底10的平顶面上可以具有高度H1，而如图2B所示，在第一退火过程后，第一材料层21a在衬底10的平顶面上可以具有小于高度H1的高度H2。
可以使第一材料层21a固化，同时减小其体积。例如，第一材料层21a可以在垂直方向上收缩。在一个示例实施方案中，尽管进行了第一退火过程，但是可能在侧向上对衬底10不施加或不显著地施加压缩应力或拉伸应力，虽然作为第一退火过程的结果可能产生一些横向应力。过量的横向应力可能对在衬底10上已经形成的或随后要形成的结构造成损坏。
不受具体理论束缚，据信上述第一退火过程可以使第一材料层21a中的原子重排。例如，原子的重排可以包括打断作为用于制备氧化硅的原料的聚硅氧烷材料中的-Si-Si-键，并且将-Si-Si-键转化为-Si-O-Si-键或两个-Si-H键。
氧化
参照图1和2C，可以对第一材料层21a进行第二退火过程(S130)。可以在氧化性气氛中进行第二退火过程。在一个示例实施方案中，可以在包含诸如O2、H2O(g)、H2O2(g)、O3、其组合等的气体的气氛中进行第二退火过程。在一个示例实施方案中，可以在参照图2B描述的第一退火过程结束后立即连续地进行第二退火过程。
在一个示例实施方案中，可以在约500℃至约700℃的温度进行第二退火过程。在一个示例实施方案中，可以在约550℃至约700℃的温度进行第二退火过程。在一个示例实施方案中，可以在约600℃至约700℃的温度进行第二退火过程。
如果在非常高的温度进行第二退火过程，则氧化硅层的均匀性可能劣化。如果在非常低的温度进行第二退火过程，则所产生的氧化硅层的膜品质可能不均匀并且易碎。
在一个示例实施方案中，第二退火过程可以进行约20分钟至约90分钟。在一个示例实施方案中，第二退火过程可以进行约30分钟至约80分钟。在一个示例实施方案中，第二退火过程可以进行约30分钟至约60分钟。
如果第二退火过程进行非常少量的时间，则氧化硅层的均匀性可能劣化。如果第二退火过程进行非常大量的时间，则可能存在经济上的缺点。
在进行第二退火过程后，第一材料层21b的厚度可以稍微增大。因此，如图2B所示，直接在第一退火过程之后，第一材料层21a在衬底10的平顶面上可以具有高度H2，而如图2C所示，在第二退火过程后，第一材料层21b在衬底10的平顶面上可以具有稍微大于高度H2的高度H3。
在氧化性气氛中对第一材料层21a进行第二退火过程之后，第一材料层21b的体积可以稍微增大。结果，图2C的第一材料层21b的厚度可以稍微大于图2B的第一材料层21a的厚度。在第二退火过程后获得的第一材料层21b的横向应力可以增大超过在第一退火过程之后直接获得的第一材料层21a的横向应力。在一个示例实施方案中，横向应力可以是压缩应力。压缩应力可以远低于一般氧化物(例如使用诸如全氢聚硅氮烷(PHPS)的材料获得的氧化硅)的应力。在一个示例实施方案中，使用根据本示例实施方案的方法形成的氧化硅的应力可以是使用PHPS形成的氧化硅的应力的约1/3以下。
如果为了提供器件隔离膜而形成的氧化硅具有非常高的应力，则可能存在将损坏已经形成或要形成的结构的高可能性。因此，随着氧化硅的应力减小，可以获得具有较高可靠性的半导体器件。
不受具体理论束缚，据信上述第二退火过程可以接收来自氧化性气氛中氧化剂的氧原子并且在第一材料层21b中产生另外的-Si-O-Si-键。
致密化
在一个示例实施方案中，可以对第一材料层21b进一步进行第三退火过程(S140)。在一个示例实施方案中，可以在惰性气氛中进行第三退火过程。第三退火过程可以使所形成的氧化硅层的膜品质进一步致密化。
可以在约700℃至约1250℃的温度范围内进行第三退火过程。在一个示例实施方案中，可以在约800℃至约1050℃的温度范围内进行第三退火过程。在一个示例实施方案中，可以在约850℃至约950℃的温度范围内进行第三退火过程。
在一个示例实施方案中，第三退火过程可以进行约20分钟至约90分钟。在一个示例实施方案中，第三退火过程可以进行约30分钟至约80分钟。在一个示例实施方案中，第三退火过程可以进行约30分钟至约60分钟。
不受具体理论束缚，据信上述第三退火过程可以将第一材料层21b退火并且使原子以更致密的结构重排。
当上述第一和第二退火过程完成时，在第一材料层中的-Si-Hn键可以大部分或完全消失，即可以基本上不存在。此处，不存在-Si-Hn键可以表示-Si-O-Si-键构成存在于第一材料层21b中的键的大部分，并且与-Si-O-Si-键的数量相比，-Si-Hn键的数量可以是基本上无关紧要的。不存在-Si-Hn键可以不表示-Si-Hn键绝对不存在。
上述不存在-Si-Hn键可以通过傅里叶变换红外(FT-IR)光谱分析来确认。在一个示例实施方案中，在FT-IR光谱分析中，-Si-H键可以具有在约2000cm-1至约2400cm-1的波数范围内的峰。不存在-Si-Hn键可以基于以下事实确认：在所述波数范围内没有-Si-H键的峰。
提供以下实施例和比较例以突显一个或多个实施方案的特性，但是将理解，实施例和比较例不解释为限制实施方案的范围，比较例也不解释为在实施方案的范围之外。另外，将理解，实施方案不限于在实施例和比较例中描述的具体细节。
如以下表1所示，实施例1和2以及比较例1和2分别可以对应于在上述操作中形成的材料层，并且比较例3可以对应于仅进行第二退火过程而没有进行第一退火过程的材料层。图4示出了实施例1和2以及比较例1至3的材料层的FT-IR分析结果。
[表1]
参照表1和图4，比较例1具有未进行退火过程的材料层。在比较例1中，确认在约2000cm-1至约2400cm-1的波数范围内的峰，其表示-Si-Hn键。与此相比，比较例3以及实施例1和2具有进行了至少一个退火过程的材料层。在比较例3以及实施例1和2中，确认在约2000cm-1至约2400cm-1的波数范围内的峰消失。
比较例2具有在进行第一退火过程之后直接获得的材料层。在比较例2中，确认在约2000cm-1至约2400cm-1的波数范围内的弱峰。然而，实施例1和2以及比较例3具有进行了第二退火过程的材料层。在实施例1和2以及比较例3中，确认表示-Si-Hn键的在约2000cm-1至约2400cm-1的波数范围内的峰完全消失。
因此，认为-Si-Hn键由于在水蒸气气氛中进行的第二退火过程而消失。
图5示出了在图4所示的光谱中，在约700cm-1至约1500cm-1的波数范围内的详细光谱。
参照图5，比较例3以及实施例1和2的峰增大超过比较例1和2的峰，并且观察到峰增大的程度彼此类似。
因此，认为在氧化性气氛中进行第二退火过程之后显著地产生-Si-O-Si-键。
图6示出了在图4所示的光谱中，在约600cm-1至约800cm-1的波数范围内的详细光谱，其对应于-Si-Si-键。
参照图4和6，可以看出比较例1的峰显示在约600cm-1至约800cm-1的波数范围中，而在比较例2和3以及实施例1和2中峰消失。
因此，认为原子由于第一退火过程重排，并且特别地，-Si-Si-键被-Si-O-Si-键取代。
参照回图4，在进行了第一和第二退火过程中之一的比较例2和3中，在约3000cm-1至约3700cm-1的波数范围内观察到表示羟基(-OH)的弱峰。
在比较例2中，认为在由于第一退火过程使原子重排的过程期间部分地产生羟基。在比较例3中，认为在由于在氧化性气氛中进行的第二退火过程引入氧原子的过程期间部分地产生羟基。
与此相比，在进行了第一和第二退火过程的实施例1和2中，未观察到表示羟基(-OH)的峰。因此，第一和第二退火过程两者可以用于获得致密的-Si-O-Si-键。
在下文中，制造氧化硅层，同时使聚硅氧烷材料的分子量在约5,000至约25,000的范围内变化。具体制造条件如以下表2所示(实施例1和3至7)。使用具有约6,000至约15,000的分子量的torene silazene(TOSZ)代替聚硅氧烷材料来制造氧化硅层，具体制造条件如以下表2所示(比较例4和5)。使用HSQ作为一般聚硅氧烷材料来制造氧化硅层，具体制造条件如表2所示(比较例6)。TOSZ可以是指PHPS。
在表2中，通过使用椭圆偏振计测量在退火过程之前和之后的厚度变化来计算收缩率(“SHK”)(％)，并且通过与衬底的翘曲的相关性来计算应力。通过在相同的化学机械抛光(CMP)条件下测量膜质去除速率来获得CMP去除速率。在平的衬底上形成各材料层之后，通过测量湿刻速率来获得耐湿刻性(WER)。
[表2]
如表2所示，在根据实施方案使用聚硅氧烷的实施例1、3和7中，收缩率大体上稳定(约13％)，并且应力较低(约28MPa至约33MPa)。与此相比，使用TOSZ(即PHPS)的比较例4和5显示，应力远高于实施例1、3和7中的应力。在使用HSQ的比较例6中，尽管应力低于比较例4和5中的应力，但是收缩率有些高，并且应力远高于实施例1、3和7中的应力。
因此，可以看出，根据实施方案的方法，可以形成具有非常低的应力的氧化硅层，同时使收缩率稳定。
使用SiH2Cl2作为起始材料来确定-Si-Hn键在聚硅氧烷中的比例(具有多种比例的聚硅氧烷材料)的影响，并且使用所述聚硅氧烷材料来制造氧化硅层。各实施例的SiHn比例在以下表3中示出。
[表3]
如表3所示，当SiH2比例为约43％至约96％时，氧化硅层表现出较稳定的收缩率和较低的应力(低于40MPa)。与此相比，当SiH2比例低于40％时，氧化硅层的收缩率稍微增大，并且氧化硅层的应力显著增大(大于50MPa)。
图7A至7C是分别在对实施例6、5和1的硅氧烷材料层进行第一退火过程之前直接获得的图像。
参照图7A，在实施例6中，观察到氧化硅层具有部分不稳定的形态，并且产生一些颗粒。参照图7B，在实施例5中，尽管氧化硅层最初具有良好的形态，但是随着时间在氧化硅层的表面上产生一些颗粒。参照图7C，实施例1具有良好的形态而不产生颗粒。
<实施例9至11>
在以下表4所示的条件下对实施例5中使用的聚硅氧烷材料(重均分子量为10,000；SiH2比例为81％)进行第一退火过程和第二退火过程，并且测量WER。
[表4]
如表4所示，当在约600℃的温度进行第一和第二退火过程时(参照
实施例11)，与在约500℃的温度进行第一和第二退火过程时(参照实施例9和10)相比，WER增大许多。
<实施例12以及比较例9至11>
在以下表5所示的条件下对实施例5中使用的聚硅氧烷材料(重均分子量为10,000；SiH2比例为81％)进行第一退火过程和/或第二退火过程，并且测量WER和应力。
[表5]
如表5所示，当未进行第二退火过程时(参照比较例9)，尽管应力低，但是WER极低。另外，当未进行第一退火过程时(参照比较例10和11)，WER低，并且测得高的应力。
此外，对比较例9和11以及实施例11测量X射线反射率(XRR)密度。如表5所示，进行了第一退火过程和第二退火过程两者的实施例11具有最致密的膜品质。
在两个硅衬底中形成沟槽以形成线与间隙的结构，并且分别使用根据实施例1和比较例4的方法在所得结构上形成氧化硅层。之后，对在沟槽中形成的氧化硅层使用氟酸溶液刻蚀相同时间量，并且测量氧化硅层中的每一个的湿刻深度的分布。
在比较例4的氧化硅层中，最大刻蚀深度(136.3nm)和最小刻蚀深度(76.05nm)之间的差为约60nm。在实施例1的氧化硅层中，最大刻蚀深度(118.52nm)和最小刻蚀深度(89.38nm)之间的差为约29nm。因此，可以看出，当使用实施例1的氧化硅层时，减小了湿刻深度的偏差。
在对氧化硅层进行湿刻后，当湿刻深度根据位置变化并且氧化硅层具有相当大的应力时，可能有损坏已经形成或随后要形成的结构的可能性。使用根据实施方案的方法形成的氧化硅层可以具有尽可能低的应力，并且表现出改善的湿刻均匀性，由此有助于制造高度可靠的半导体器件。
通过使用根据实施方案的形成氧化层的方法，可以制造具有非常低的应力而没有空隙的均匀氧化物层。另外，通过使用具有低应力的均匀氧化物层可以制造高度可靠的半导体器件。
图8A至8M是根据一个示例实施方案的制造半导体器件300的方法的顺序操作的侧横截面图。
参照图8A，可以在包括多个有源区AC并且图案化为暴露所述多个有源区AC中至少部分的衬底310上形成层间绝缘膜320。层间绝缘膜320可以包括暴露有源区AC的凹部RE。凹部RE可以是接触孔或沟槽。尽管已经描述了其中凹部RE是接触孔的情况，但是将理解，可以实施沟槽型凹部，等。
衬底310可以包括半导体，如硅(Si)或锗(Ge)，或化合物半导体，如硅锗(SiGe)、碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP)。在一个示例实施方案中，衬底310可以包括III-V族材料和IV族材料中的至少一种。III-V族材料可以是包括至少一个III族原子和至少一个V族原子的二元、三元或四元化合物。III-V族材料可以是包括In、Ga和Al中至少一种的原子作为III族原子和As、P和Sb中至少一种的原子作为V族原子的化合物。例如，III-V族材料可以选自InP、InzGa1-zAs(0≤z≤1)和AlzGa1-zAs(0≤z≤1)。二元化合物可以是例如InP、GaAs、InAs、InSb和GaSb中的至少一种。三元化合物可以是InGaP、InGaAs、AlInAs、InGaSb、GaAsSb和GaAsP中的任一种。IV族材料可以是硅或锗。在另一个示例中，衬底310可以具有绝缘体上硅(SOI)结构。衬底310可以包括导电区，例如掺杂阱或掺杂结构。
多个有源区AC可以由在衬底310中形成的多个器件隔离区312限定。器件隔离区312可以包括氧化硅层。器件隔离区312还可以包括氮化硅膜、氧氮化硅膜或其组合。
可以使用参照图1至2C描述的方法来形成器件隔离区312中包括的氧化硅层。
层间绝缘膜320可以包括氧化硅层。可以使用参照图1至2C描述的方法来形成层间绝缘膜320中包括的氧化硅层。
参照图8B，可以在凹部单元RE内部和层间绝缘膜320的整个顶面上形成阻挡金属材料层322m。可以使用原子层沉积(ALD)过程、化学气相沉积(CVD)过程或物理气相沉积(PVD)过程来形成阻挡金属材料层322m。阻挡金属材料层322m可以包含例如钛(Ti)和/或氮化钛(TiN)。
此外，可以在阻挡金属材料层322m的整个顶面上形成导电材料层324m。导电材料层324m可以包含钨(W)，并且可以使用CVD过程形成。
参照图8C，可以对导电材料层324m进行CMP过程以将导电材料层324m限制在凹部RE内部。在此情况下，可以使用阻挡金属材料层322m作为抛光停止膜来进行CMP过程。
此外，当对金属膜进行CMP过程时，可以在酸性气氛中通过添加氧化剂如过氧化氢进行CMP过程。在一个示例实施方案中，当使用CMP浆料组合物抛光导电材料层324m时，CMP浆料组合物可以不包含氧化剂。
参照图8D，可以对暴露的阻挡金属材料层322m进行CMP过程，以使得可以将阻挡金属层322(以及多个导电区324)限定在每个接触孔中，并且可以在接触孔之间进行完整的节点分离。例如，可以使用包含其表面用特定官能团改性的陶瓷颗粒的CMP浆料组合物进行CMP过程。
在图8D的过程中，如同参照图8C描述的过程，可以使用不包含氧化剂的CMP浆料组合物进行CMP过程。
图8C和8D示出了其中使用阻挡金属材料层322m和层间绝缘膜320中的每个作为抛光停止膜进行两步CMP过程的情况。然而，在一些实施方案中，可以仅使用层间绝缘膜320作为抛光停止膜进行单CMP过程。
CMP浆料组合物可以控制为具有约1至约9的pH值。然而，当如图8C和8D所示抛光金属时，CMP浆料组合物可以控制为酸性，并且可以具有约1至约4的pH值。
可以将多个导电区324与可以在衬底310上形成的开关装置(如场效应晶体管(FET))的一个端子连接。例如，多个导电区324可以包含多晶硅(poly-Si)、金属、导电金属氮化物、金属硅化物或其组合。
参照图8E，可以形成绝缘层328以覆盖层间绝缘膜320和多个导电区324。绝缘层328可以用作刻蚀停止层。
绝缘层328可以包含相对于层间绝缘膜320和在后续过程期间形成的模层330(参照图8F)具有刻蚀选择性的绝缘材料。在一个示例实施方案中，绝缘层328可以包含氮化硅、氧氮化硅或其组合。
在一个示例实施方案中，例如，绝缘层328可以形成为约至约的厚度。
参照图8F，可以在绝缘层328上形成模层330。
在一个示例实施方案中，模层330可以包括氧化物层。例如，模层330可以包括氧化硅层。可以使用参照图1至2C描述的方法来形成模层330中包括的氧化硅层。在一个示例实施方案中，模层330可以形成为约至约的厚度。
在一个示例实施方案中，模层330可以包括支撑膜，所述支撑膜可以使用相对于模层330具有刻蚀选择性的材料形成并且可以具有约至约的厚度。支撑膜可以包含对于在后续过程期间用于移除模层330的刻蚀气氛具有较低刻蚀速率的材料。例如，当随后通过使用LAL(包含氟化铵(NH4F)、氢氟酸(HF)和水)的剥离工艺移除模层330时，支撑膜可以包含对于LAL具有较低刻蚀速率的材料。在一个示例实施方案中，支撑膜可以包含氮化硅、碳氮化硅、氧化钽、氧化钛或其组合。
参照图8G，可以在模层330上依次形成牺牲膜342和掩模图案344。
牺牲膜342可以包括氧化物层，例如，使用硼磷硅酸盐玻璃(BPSG)工艺、磷硅酸盐玻璃(PSG)工艺、未掺杂的硅酸盐玻璃(USG)工艺、介电体上旋涂(SOD)工艺或高密度等离子体化学气相沉积(HDP CVD)工艺形成的氧化物层。牺牲膜342可以具有约至约的厚度。牺牲膜342可以用于保护模层330中包括的支撑膜。
掩模图案344可以包括氧化物层、氮化物膜、多晶硅(poly-Si)膜、光刻胶膜或其组合。其中将要形成电容器的下电极的区域可以由掩模图案344限定。
参照图8H，可以使用掩模图案344作为刻蚀掩模并且使用绝缘层328作为刻蚀停止层对牺牲膜342和模层330进行干刻，由此形成限定多个孔H1的牺牲图案342P和模图案330P。
绝缘层328也可以被刻蚀(例如，由于过量刻蚀)，由此形成暴露多个导电区324的绝缘图案328P。
参照图8I，可以从图8H所示的所得结构中移除掩模图案344，并且可以形成用于形成下电极的导电层350以覆盖多个孔H1中的每个的内侧壁，绝缘图案328P的暴露表面，分别通过多个孔H1暴露的多个导电区324的表面，和牺牲图案342P的暴露表面。
可以在多个孔H1的侧壁上共形地形成用于形成下电极的导电层350以部分地留下多个孔H1中的每个的内部空间。
在一个示例实施方案中，用于形成下电极的导电层350可以包含掺杂半导体、导电金属氮化物、金属、金属硅化物、导电氧化物或其组合。例如，用于形成下电极的导电层350可以包含TiN、TiAlN、TaN、TaAlN、W、WN、Ru、RuO2、Ir、IrO2、Pt、PtO、SrRuO3(SRO)、(Ba,Sr)RuO3(BSRO)、CaRuO3(CRO)、(La,Sr)CoO3(LSCo)或其组合。
可以使用CVD工艺、金属有机CVD(MOCVD)工艺或ALD工艺来形成用于形成下电极的导电层350。例如，用于形成下电极的导电层350可以形成为约20nm至约100nm的厚度。
参照图8J，可以部分地移除用于形成下电极的导电层350的上部，使得可以将用于形成下电极的导电层350分成多个下电极LE。
为了形成多个下电极LE，可以使用回蚀工艺或CMP工艺移除用于形成下电极的导电层350的上部的一部分和牺牲图案342P(参照图8I)直到暴露模图案330P的顶面。
多个下电极LE可以通过绝缘图案328P形成，并且与导电区324相连。
参照图8K，可以移除模图案330P以暴露具有圆桶形状的多个下电极LE的外壁表面。
可以通过使用LAL或氟酸的剥离工艺来移除模图案330P。
参照图8L，可以在多个下电极LE上形成介电膜360。
可以形成介电膜360以共形地覆盖多个下电极LE的暴露表面。
可以通过使用ALD工艺来形成介电膜360。
介电膜360可以包含氧化物、金属氧化物、氮化物或其组合。在一个示例实施方案中，介电膜360可以包括ZrO2膜。例如，介电膜360可以包括单层的ZrO2膜或包括至少一个ZrO2膜和至少一个Al2O3膜的组合的多层结构。
在一个示例实施方案中，介电膜360可以具有约至约的厚度。
参照图8M，可以在介电膜360上形成上电极UE。
下电极LE、介电膜360和上电极UE可以构成电容器370。
上电极UE可以包含掺杂半导体、导电金属氮化物、金属、金属硅化物、导电氧化物或其组合。例如，上电极UE可以包含TiN、TiAlN、TaN、TaAlN、W、WN、Ru、RuO2、Ir、IrO2、Pt、PtO、SrRuO3(SRO)、(Ba,Sr)RuO3(BSRO)、CaRuO3(CRO)、(La,Sr)CoO3(LSCo)或其组合。
可以使用CVD工艺、MOCVD工艺、PVD工艺或ALD工艺来形成上电极UE。
已经参照图8A至8M描述了制造半导体器件300的方法，所述方法包括形成覆盖具有圆桶形状的下电极LE的表面的介电膜360的过程。在另一个实施方式中，可以形成没有内部空间的柱形下电极来代替具有圆桶形状的下电极LE，并且可以在柱形下电极上形成介电膜360。
按照参照图8A至8M描述的根据本申请示例实施方案的制造半导体器件300的方法，为了形成阻挡金属层322和导电区324，可以使用CMP浆料组合物来进行CMP过程。
作为概述和综述，随着半导体器件的持续缩小，期望改善填充微小间隙的氧化物的特性。例如，可以将这样的氧化物层，其可以均匀地制造并且具有出色的特性，用于配置为将半导体器件彼此电隔离的器件隔离膜或层间绝缘膜。
如上所述，实施方案涉及一种形成氧化层的方法和一种制造半导体器件的方法，通过所述方法可以形成具有低应力、没有空隙的均匀氧化物层。实施方案可以提供一种形成氧化层的方法，其可以形成具有低应力、没有空隙的均匀氧化物层。实施方案还可以提供一种表现出高可靠性的半导体器件。
本文中已经描述了示例实施方案，尽管采用了具体的术语，但是它们仅用于并且要以一般的且描述性的意义解释，而不是为了限制目的。在一些情形中，如在本申请提交时对本领域普通技术人员将明显的，除非另外明确说明，关于具体实施方案描述的特征、特性和/或要素可以单独使用，或者与关于其他实施方案描述的特征、特性和/或要素组合使用。因此，本领域技术人员将理解，在不脱离如所附权利要求中所述的本发明的精神和范围的情况下，可以进行多种在形式和细节方面的变化。

Claims (20)

1.一种形成氧化物层的方法，所述方法包括：
在半导体衬底上形成第一材料层，所述第一材料层包含聚硅氧烷材料，其中，在所述聚硅氧烷材料包含的Si-H1键、Si-H2键和Si-H3键中，Si-H2键的比例为约40％至约90％；
在惰性气氛中对所述第一材料层进行第一退火过程；和
在氧化性气氛中对所述第一材料层进行第二退火过程。
2.根据权利要求1所述的方法，其中，在所述聚硅氧烷材料包含的Si-H1键、Si-H2键和Si-H3键中，Si-H3键的比例为约0.01％至约10％。
3.根据权利要求1所述的方法，其中，所述聚硅氧烷材料的重均分子量为约4,000至约200,000。
4.根据权利要求1所述的方法，其中，所述聚硅氧烷材料的重均分子量为约5,000至约25,000。
5.根据权利要求1所述的方法，其中，在所述氧化物层中基本上不存在Si-H键。
6.根据权利要求1所述的方法，其中，在对所述氧化物层进行的傅里叶变换红外(FT-IR)分析中未检测到对应于Si-H键的峰。
7.根据权利要求1所述的方法，其中，所述第一退火过程和所述第二退火过程中的每个独立地在约500℃至约700℃的温度进行。
8.根据权利要求7所述的方法，其中，所述第一退火过程和所述第二退火过程中的每个独立地在约600℃至约700℃的温度进行。
9.根据权利要求1所述的方法，其中，所述第一退火过程和所述第二退火过程中的每个独立地进行约20分钟至约90分钟。
10.根据权利要求1所述的方法，其中，所述第二退火过程在包含O2、H2O、H2O2和O3中的至少一种的气氛中进行。
11.根据权利要求1所述的方法，其中，所述形成第一材料层包括旋涂所述聚硅氧烷材料。
12.根据权利要求1所述的方法，其中，所述聚硅氧烷材料基本上不含除了硅(Si)、氧(O)和氢(H)以外的元素。
13.根据权利要求1所述的方法，其中，所述第一退火过程在所述第二退火过程之前进行。
14.根据权利要求13所述的方法，其中，在所述第一退火过程之后直接进行所述第二退火过程。
15.一种制造半导体器件的方法，所述方法包括：
在半导体衬底中形成沟槽，所述沟槽限定有源区；
在所述沟槽中形成第一材料层，所述第一材料层包含聚硅氧烷材料，其中所述聚硅氧烷材料的重均分子量为约5,000至约25,000；
在惰性气氛中对所述第一材料层进行第一退火过程；
在氧化性气氛中对已经进行过第一退火过程的第一材料层进行第二退火过程；和
在所述有源区中形成存储器件。
16.根据权利要求15所述的方法，其中，在所述聚硅氧烷材料包含的Si-H1键、Si-H2键和Si-H3键中，Si-H2键的比例为约40％至约90％。
17.根据权利要求15所述的方法，所述方法还包括在进行第二退火过程之后对所述第一材料层进行第三退火过程。
18.根据权利要求17所述的方法，其中，所述第三退火过程在惰性气氛中在约800℃至约1050℃的温度进行。
19.一种形成氧化物层的方法，所述方法包括：
在半导体衬底上形成第一材料层，所述第一材料层包含聚硅氧烷材料，其中所述聚硅氧烷材料通过反应式1制备：
在惰性气氛中对所述第一材料层进行第一退火过程；和
在氧化性气氛中对所述第一材料层进行第二退火过程。
20.根据权利要求19所述的方法，其中，在所述聚硅氧烷材料包含的Si-H1键、Si-H2键和Si-H3键中，Si-H2键的比例为约50％至约90％，并且Si-H3键的比例为约0.01％至约10％。
CN201910171202.5A 2018-03-09 2019-03-07 形成氧化物层的方法和制作半导体器件的方法 Pending CN110246750A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180028305A KR102650216B1 (ko) 2018-03-09 2018-03-09 산화물층의 형성 방법 및 반도체 소자의 제조 방법
KR10-2018-0028305 2018-03-09

Publications (1)

Publication Number Publication Date
CN110246750A true CN110246750A (zh) 2019-09-17

Family

ID=67842012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910171202.5A Pending CN110246750A (zh) 2018-03-09 2019-03-07 形成氧化物层的方法和制作半导体器件的方法

Country Status (5)

Country Link
US (1) US10923341B2 (zh)
JP (1) JP7319794B2 (zh)
KR (1) KR102650216B1 (zh)
CN (1) CN110246750A (zh)
TW (1) TWI829674B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7242488B2 (ja) * 2019-09-17 2023-03-20 株式会社東芝 半導体装置の製造方法
US11764270B2 (en) * 2020-03-19 2023-09-19 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416230A (en) * 1993-12-01 1995-05-16 Korea Institute Of Science And Technology 2-(aryl)propylhydridopolysiloxane type silicone fluids and methods for preparing the same
US20060051929A1 (en) * 2004-09-03 2006-03-09 Honeywell International Inc. Electrical properties of shallow trench isolation materials via high temperature annealing in the presence of reactive gases
CN101292060A (zh) * 2005-10-21 2008-10-22 陶氏康宁东丽株式会社 具有二氧化硅类玻璃薄层的无机基底，制备前述基底的方法，涂布剂和半导体器件
US20080305611A1 (en) * 2007-06-07 2008-12-11 Elpida Memory, Inc. Coating composition for forming oxide film and method for producing semiconductor device using the same
CN101516970A (zh) * 2006-09-21 2009-08-26 Jsr株式会社 有机硅树脂组合物和沟槽隔离的形成方法
CN102648524A (zh) * 2009-10-08 2012-08-22 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
CN104900577A (zh) * 2014-03-04 2015-09-09 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501407B2 (ja) 1991-12-30 2004-03-02 ソニー株式会社 有機シリコーン系樹脂膜の形成方法、及び半導体装置の製造方法
US6310384B1 (en) 1993-07-02 2001-10-30 Hitachi, Ltd. Low stress semiconductor devices with thermal oxide isolation
JP3796796B2 (ja) 1996-02-01 2006-07-12 ソニー株式会社 化学増幅レジストパターンの形成方法および装置
US5786278A (en) 1996-08-27 1998-07-28 Watkins-Johnson Company Method of stress-relieving silicon oxide films
US6448331B1 (en) 1997-07-15 2002-09-10 Asahi Kasei Kabushiki Kaisha Alkoxysilane/organic polymer composition for thin insulating film production and use thereof
DE60043848D1 (de) 1999-12-28 2010-04-01 Jgc Catalysts & Chemicals Ltd Methode zur herstellung eines dielektrischen films mit einer niedrigen dielektrizitätskonstante und halbleiteranordnung mit so einem film
JP2001206710A (ja) 2000-01-20 2001-07-31 Jsr Corp シリカ系膜の形成方法
JP4368498B2 (ja) 2000-05-16 2009-11-18 Ｎｅｃエレクトロニクス株式会社 半導体装置、半導体ウェーハおよびこれらの製造方法
KR100364026B1 (ko) * 2001-02-22 2002-12-11 삼성전자 주식회사 층간 절연막 형성방법
US6780499B2 (en) 2001-05-03 2004-08-24 International Business Machines Corporation Ordered two-phase dielectric film, and semiconductor device containing the same
JP2004311532A (ja) * 2003-04-02 2004-11-04 Semiconductor Leading Edge Technologies Inc 多孔質膜の形成方法
JP2006319063A (ja) * 2005-05-11 2006-11-24 Toshiba Corp 半導体装置の製造方法
KR100685734B1 (ko) 2005-06-07 2007-02-26 삼성전자주식회사 다공성 스핀 온 글래스 조성물, 이의 제조 방법 및 이를이용한 다공성 실리콘 산화막 제조 방법
US7244658B2 (en) 2005-10-17 2007-07-17 Applied Materials, Inc. Low stress STI films and methods
KR20100027388A (ko) * 2008-09-02 2010-03-11 삼성전자주식회사 반도체 소자의 절연막 및 그를 이용한 반도체 소자의 형성방법
US8961918B2 (en) * 2012-02-10 2015-02-24 Rohm And Haas Electronic Materials Llc Thermal annealing process
US20170243737A1 (en) * 2014-03-26 2017-08-24 Toray Industries, Inc. Method for manufacturing semiconductor device and semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5416230A (en) * 1993-12-01 1995-05-16 Korea Institute Of Science And Technology 2-(aryl)propylhydridopolysiloxane type silicone fluids and methods for preparing the same
US20060051929A1 (en) * 2004-09-03 2006-03-09 Honeywell International Inc. Electrical properties of shallow trench isolation materials via high temperature annealing in the presence of reactive gases
CN101292060A (zh) * 2005-10-21 2008-10-22 陶氏康宁东丽株式会社 具有二氧化硅类玻璃薄层的无机基底，制备前述基底的方法，涂布剂和半导体器件
CN101516970A (zh) * 2006-09-21 2009-08-26 Jsr株式会社 有机硅树脂组合物和沟槽隔离的形成方法
US20100029057A1 (en) * 2006-09-21 2010-02-04 Jsr Corporation Silicone resin composition and method of forming a trench isolation
US20080305611A1 (en) * 2007-06-07 2008-12-11 Elpida Memory, Inc. Coating composition for forming oxide film and method for producing semiconductor device using the same
CN102648524A (zh) * 2009-10-08 2012-08-22 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
CN104900577A (zh) * 2014-03-04 2015-09-09 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
TW201946096A (zh) 2019-12-01
KR20190106598A (ko) 2019-09-18
US10923341B2 (en) 2021-02-16
JP2019161224A (ja) 2019-09-19
TWI829674B (zh) 2024-01-21
JP7319794B2 (ja) 2023-08-02
KR102650216B1 (ko) 2024-03-21
US20190279862A1 (en) 2019-09-12

Similar Documents

Publication Publication Date Title
US7947551B1 (en) Method of forming a shallow trench isolation structure
TWI505364B (zh) 硬遮罩材料
US6191050B1 (en) Interlayer dielectric with a composite dielectric stack
US5064683A (en) Method for polish planarizing a semiconductor substrate by using a boron nitride polish stop
TWI579916B (zh) 整合可流動氧化物及頂蓋氧化物之新穎間隙填充
US6507081B2 (en) In-situ silicon nitride and silicon based oxide deposition with graded interface for damascene application
US10304731B2 (en) Damascene oxygen barrier and hydrogen barrier for ferroelectric random-access memory
US20100295148A1 (en) Methods of uniformly removing silicon oxide and an intermediate semiconductor device
US20150072441A1 (en) Method of fabricating a ferroelectric capacitor
TW201523795A (zh) 製造鐵電式隨機存取記憶體的方法
CN110246750A (zh) 形成氧化物层的方法和制作半导体器件的方法
TW569340B (en) Electronic devices and methods of manufacture
US6391792B1 (en) Multi-step chemical mechanical polish (CMP) planarizing method for forming patterned planarized aperture fill layer
TWI238490B (en) Heterogeneous low k dielectric
JP2001517873A (ja) シリコン基板内にトレンチ構造部を形成するための方法
TW473829B (en) An improved method of depositing a conformal h-rich Si3N4 layer onto a patterned structure
JP2005050954A (ja) 半導体装置およびその製造方法
US20160020139A1 (en) Gap-filling dielectric layer method for manufacturing the same and applications thereof
TW567546B (en) Etch-back method for dielectric layer
TW202312356A (zh) 具有不同尺寸之接觸點的半導體元件及其製備方法
US6835648B2 (en) Semiconductor PMD layer dielectric
US7129151B2 (en) Planarizing method employing hydrogenated silicon nitride planarizing stop layer
TW473913B (en) Method for manufacturing interlayer dielectric layer in a semiconductor device
CN116190209B (zh) 低介电常数介质层及金属互连结构的制作方法
KR101833801B1 (ko) 실리카계 막 형성용　조성물, 실리카계 막, 및 전자 디바이스

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination