JP7319794B2 - 酸化物層の形成方法、及び半導体素子の製造方法 - Google Patents

酸化物層の形成方法、及び半導体素子の製造方法 Download PDF

Info

Publication number
JP7319794B2
JP7319794B2 JP2019040895A JP2019040895A JP7319794B2 JP 7319794 B2 JP7319794 B2 JP 7319794B2 JP 2019040895 A JP2019040895 A JP 2019040895A JP 2019040895 A JP2019040895 A JP 2019040895A JP 7319794 B2 JP7319794 B2 JP 7319794B2
Authority
JP
Japan
Prior art keywords
heat treatment
forming
layer
material layer
polysiloxane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019040895A
Other languages
English (en)
Other versions
JP2019161224A (ja
Inventor
秦▲うく▼ 朴
台鎭 任
侖廷 ▲ちょう▼
博 森田
泰久 降幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2019161224A publication Critical patent/JP2019161224A/ja
Application granted granted Critical
Publication of JP7319794B2 publication Critical patent/JP7319794B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/12—Polysiloxanes containing silicon bound to hydrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0715—Polysiloxane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、酸化物層の形成方法、及び半導体素子の製造方法に係り、さらに具体的には、均一でありながらも、応力が顕著に低い酸化物層を、ボイドなしに製造することができる酸化物層の形成方法、及び半導体素子の製造方法に関する。
半導体素子の大きさが持続的に縮小されるにつれ、微細なギャップを埋める酸化物の特性にも改善が要求されている。特に、半導体素子を電気的に分離する素子分離膜や層間絶縁膜において、さらに優秀な特性を有し、均一に製造することができる酸化物層が要求されている。
本発明が解決しようとする課題は、均一でありながらも、応力が顕著に低い酸化物層を、ボイドなしに製造することができる酸化物層の形成方法を提供することである。
本発明が解決しようとする課題は、また、信頼性が高い半導体素子を提供することである。
本発明は、前述の最初の技術的課題をなすために、半導体基板上にポリシロキサン物質を含む第１物質層を形成する段階と、前記第１物質層を不活性雰囲気で第１熱処理する段階と、前記第１物質層を酸化性雰囲気で第２熱処理する段階と、を含み、前記ポリシロキサン物質が含むＳｉ－Ｈ１，Ｓｉ－Ｈ２，Ｓｉ－Ｈ３ポンディングのうちＳｉ－Ｈ２ポンディングの比率が約４０％ないし約９０％である酸化物層の形成方法を提供する。
本発明の他の様態は、半導体基板上に酸化物層を形成する方法であって、前記半導体基板上にポリシロキサン物質を含む第１物質層を形成する段階と、前記第１物質層を不活性雰囲気で第１熱処理する段階と、前記第１物質層を酸化性雰囲気で第２熱処理する段階と、を含み、前記ポリシロキサン物質は、下記反応式（１）によって製造されたポリシロキサン物質であることを特徴とする酸化物層形成方法を提供する。
本発明は、前述の２番目の技術的課題をなすために、半導体基板に活性領域を定義するトレンチを形成する段階と、前記トレンチ内にポリシロキサン物質を含む第１物質層を形成する段階と、前記第１物質層を不活性雰囲気で第１熱処理する段階と、第１熱処理された前記第１物質層を酸化性雰囲気で第２熱処理する段階と、前記活性領域にメモリ素子を形成する段階と、を含み、前記ポリシロキサン物質の重量平均分子量（Ｍｗ）が約５，０００ないし約２５，０００である半導体素子の製造方法を提供する。
本発明の一実施例による酸化物層の形成方法を示したブロック図である。 本発明の一実施例による酸化物層の形成方法を示した側断面図である。 本発明の一実施例による酸化物層の形成方法を示した側断面図である。 本発明の一実施例による酸化物層の形成方法を示した側断面図である。 本発明の一実施例によるポリシロキサン物質の１Ｈ ＮＭＲ分析結果を示したＮＭＲスペクトルの一部である。 実施例１及び２、並びに比較例１ないし３の物質膜に対するＦＴ－ＩＲ分析結果である。 図４のスペクトルにおいて、７００ｃｍ－１ないし約１，５００ｃｍ－１の波数（wavenumber）範囲をさらに詳細に示したスペクトルである。 図４のスペクトルにおいて、－Ｓｉ－Ｓｉ－結合に対応する６００ｃｍ－１ないし約８００ｃｍ－１の波数範囲をさらに詳細に示したスペクトルである。 実施例６のシロキサン物質膜に対して、第１実施例を遂行する直前の様子を示したイメージである。 実施例５のシロキサン物質膜に対して、第１実施例を遂行する直前の様子を示したイメージである。 実施例１のシロキサン物質膜に対して、第１実施例を遂行する直前の様子を示したイメージである。 本発明の一実施例による半導体素子の製造方法を、順序に沿って示した側断面図である。 本発明の一実施例による半導体素子の製造方法を、順序に沿って示した側断面図である。 本発明の一実施例による半導体素子の製造方法を、順序に沿って示した側断面図である。 本発明の一実施例による半導体素子の製造方法を、順序に沿って示した側断面図である。 本発明の一実施例による半導体素子の製造方法を、順序に沿って示した側断面図である。 本発明の一実施例による半導体素子の製造方法を、順序に沿って示した側断面図である。 本発明の一実施例による半導体素子の製造方法を、順序に沿って示した側断面図である。 本発明の一実施例による半導体素子の製造方法を、順序に沿って示した側断面図である。 本発明の一実施例による半導体素子の製造方法を、順序に沿って示した側断面図である。 本発明の一実施例による半導体素子の製造方法を、順序に沿って示した側断面図である。 本発明の一実施例による半導体素子の製造方法を、順序に沿って示した側断面図である。 本発明の一実施例による半導体素子の製造方法を、順序に沿って示した側断面図である。 本発明の一実施例による半導体素子の製造方法を、順序に沿って示した側断面図である。
本発明の一実施例は、基板上に酸化物層を形成する方法を提供する。
図１は、本発明の一実施例による酸化物層の形成方法を示したブロック図である。図２Ａないし図２Ｃは、本発明の一実施例による酸化物層の形成方法を示した側断面図である。
図１及び図２Ａを参照すれば、基板１０上に、ポリシロキサン物質を含む第１物質層２１を形成する（Ｓ１１０）。
基板１０は、半導体基板とし得る。一部実施例において、前記半導体基板は、Ｓｉ（silicon）、例えば、結晶Ｓｉ、多結晶Ｓｉまたは非晶質Ｓｉを含んでもよい。他の一部実施例において、前記半導体基板は、Ｇｅ（germanium）のような半導体、あるいはＳｉＧｅ（silicon germanium）、ＳｉＣ（silicon carbide）、ＧａＡｓ（gallium arsenide）、ＩｎＡｓ（indium arsenide）またはＩｎＰ（indium phosphide）のような化合物半導体を含んでもよい。
一部実施例において、基板１０には、例えば、トレンチ１１のような構造物が形成され得る。トレンチ１１は、両側壁と、その間に形成された底面とを有することができる。前記両側壁は、テーパ状（tapered）断面を有することができる。一部実施例において、トレンチ１１は、底面に近いほど狭い幅を有することができる。
基板１０上に、第１物質層２１を形成することができる。第１物質層２１は、ポリシロキサン（polysiloxane）物質を含んでもよい。第１物質層２１は、スピンコーティングによって形成され得る。
一部実施例において、前記ポリシロキサン物質は、シリコン（Ｓｉ）、酸素（Ｏ）及び水素（Ｈ）以外の原子種は、実質的に含まない。ここで、前記ポリシロキサン物質が他の原子種を実質的に含まないということは、他の原子種の含量が、シリコン（Ｓｉ）、酸素（Ｏ）及び水素（Ｈ）の含量に比べ、例えば、１原子％（ａｔ％）未満、０．５ａｔ％未満、０．１ａｔ％未満または０．０５ａｔ％未満というように、極めて低いことを意味し、他の原子種が絶対に存在しないということを意味するものではない。
前記ポリシロキサン物質は、下記化学式（１）のような構造を有することができる。ただし、下記化学式（１）の構造は、前記ポリシロキサン物質の例示的な模式図に過ぎないので、本発明は、それに限定されるものではない。
化学式（１）で、Ｓｉ原子は、酸素原子を介在して互いに連結されるか、あるいは水素原子と連結されて終端され、Ｓｉ原子同士直接の結合は、実質的に存在しない。ここで、Ｓｉ原子同士直接の結合は、実質的に存在しないということは、Ｓｉ－Ｓｉ結合の数がそれ以外の結合、例えば、Ｓｉ－Ｈ結合やＳｉ－Ｏ結合の数に比べ、１％未満、０．５％未満、０．１％未満または０．０５％未満というように、極めて少ないことを意味し、Ｓｉ－Ｓｉ結合が絶対に存在しないということを意味するものではない。
化学式（１）から分かるように、Ｓｉ原子には、概して１個ないし３個の水素原子が連結され得る。１つのＳｉ原子が同時に４個の酸素原子と結合することが全く不可能なことではないが、水素に比べて体積が大きい（bulky）酸素原子４個が、同時に１つのＳｉ原子に結合されることは、他の場合に比べて顕著に珍しく（rare）、エネルギー側面でも不安定であり、他の結合に転換されてしまう。
以下では、１つのＳｉ原子に１つの水素が結合されたものを、Ｓｉ－Ｈ１、１つのＳｉ原子に２つの水素が結合されたものを、Ｓｉ－Ｈ２、１つのＳｉ原子に３つの水素が結合されたものを、Ｓｉ－Ｈ３と称する。また、それらを総称し、Ｓｉ－Ｈｎと称する。
化学式（１）のポリシロキサン物質に含まれたＳｉ－Ｈｎボンディングのうち、Ｓｉ－Ｈ１またはＳｉ－Ｈ３のボンディングの比率に比べ、Ｓｉ－Ｈ２ボンディングの比率が顕著に高い。例えば、化学式（１）のポリシロキサン物質に含まれたＳｉ－ＨｎボンディングのうちＳｉ－Ｈ２ボンディングの比率は、約４０％ないし約９９％、約４５％ないし約９５％、約５０％ないし約９０％、約６０％ないし約９０％のように、高い比率を有する。
一部実施例において、Ｓｉ－ＨｎボンディングのうちＳｉ－Ｈ３ボンディングの比率は、Ｓｉ－Ｈ２ボンディングの比率に比べ、さらに低い。例えば、Ｓｉ－ＨｎボンディングのうちＳｉ－Ｈ３ボンディングの比率は、約０．０１％ないし約１５％、約０．０１％ないし約１０％、約０．０５％ないし約８％、または約０．１％ないし約５％であり得る。
以前に知られたシロキサン化合物である水素シルセスキオキサン（ＨＳＱ）は、下記化学式（２）から分かるように、Ｓｉ－Ｏ結合がほとんどをなし、Ｓｉ－Ｈ結合の比率が相当に低い。また、ＨＳＱは、Ｓｉ－Ｈｎボンディングのうち、実質的にＳ－Ｈ１ボンディングのみを含む。
これに比べ、化学式（１）のポリシロキサン物質は、Ｓｉ－Ｏ結合とＳｉ－Ｈ結合とが対等なレベルで多数の結合をなし、場合によっては、むしろＳｉ－Ｈ結合がＳｉ－Ｏ結合に比べ、さらに高い比率で存在する。
前記ポリシロキサン物質のＳｉ－Ｈ１、Ｓｉ－Ｈ２、Ｓｉ－Ｈ３の相対的な比率は、核磁気共鳴（ＮＭＲ）分析によって測定され得る。図３は、本発明の一実施例によるポリシロキサン物質の１Ｈ ＮＭＲ分析結果を示したＮＭＲスペクトルの一部である。
図３を参照すれば、Ｓｉ－Ｈ１、Ｓｉ－Ｈ２及びＳｉ－Ｈ３を代表するピークが、それぞれ４．４ｐｐｍ、４．７ｐｐｍ及び５．０ｐｐｍに位置することが分かる。また、当業者は、Ｓｉ－Ｈ１，Ｓｉ－Ｈ２，Ｓｉ－Ｈ３ボンディングの比率は、当該ピークの下側面積の比率と一致するということを理解するであろう。一部実施例において、Ｓｉ－Ｈ１，Ｓｉ－Ｈ２，Ｓｉ－Ｈ３ボンディングの比率は、当該ピークの両側傾斜面の変曲点で接線を作図したとき、２本の接線と、前記スペクトルのベースラインとがなす三角形の面積によって表され得る。
前記ポリシロキサン物質は、下記反応式（１）によって合成され得る。
前記合成は、室温以下の温度、例えば、約－４０℃ないし２５℃の温度で行われ得る。また、前記合成において単量体は、溶媒、例えば、ｉｓｏ－ノナン（nonane）のような有機溶媒内に溶解された後で重合される。前記溶媒の含量は、約１０重量％ないし約５０重量％とし得る。
前記合成において、生成されるポリシロキサン物質の平均分子量、Ｓｉ－Ｈ１、Ｓｉ－Ｈ２及びＳｉ－Ｈ３の調節は、例えば、「Cyclic Polysiloxanes from the Hydrolysis of Dichlorosilane, Inorg. Chem,. 1983, 22, p.2163」に詳細に説明された方法によって達成され得る。また、反応式（１）の生成物であるポリシロキサン物質は、ＡＤＥＫＡ社から商用として入手可能である。
前記ポリシロキサン物質は、約４，０００ないし約２００，０００の重量平均分子量を有することができる。一部実施例において、前記ポリシロキサン物質は、約５，０００ないし約２５，０００の重量平均分子量を有することができる。一部実施例において、前記ポリシロキサン物質は、約１０，０００ないし約２０，０００の重量平均分子量を有することができる。前記重量平均分子量は、例えば、ゲル浸透クロマトグラフィ（ＧＰＣ）装備を利用して測定され得る。
もし前記ポリシロキサン物質の重量平均分子量が少なすぎれば、コーティング特性が不良であり、物質膜を正しく形成することができない。例えば、ポリシロキサンの物質層を形成した後、前記物質層が剥離されるか、あるいは消失してしまう（lost）。反対に、前記ポリシロキサン物質の重量平均分子量が過度に多くなれば、狭い間隔を有するトレンチを適切に埋め立てることができない。従って、半導体素子の臨界寸法（ＣＤ：critical dimension）が持続的に縮小されることにより、素子を分離するトレンチの幅も、数ｎｍないし数十ｎｍに縮小されているが、過度に高い重量平均分子量のポリシロキサン物質は、そのようなトレンチを不良に埋め込むことになり得る。
基板１０上に形成された第１物質層２１は、平坦な上部表面上において、Ｈ１の高さを有することになる。前述のように、第１物質層２１は、スピンコーティングによって形成され得るが、第１物質層２１の高さＨ１は、スピンコーティングのための基板１０の回転速度、ポリシロキサン物質の温度及び粘度、基板１０の回転時間などを調節して調節可能である。
原子再配列
図１及び図２Ｂを参照すれば、第１物質層２１に対して第１熱処理を行うことができる（Ｓ１２０）。第１熱処理は、不活性雰囲気で行われ得る。一部実施例において、第１熱処理は、窒素（Ｎ２）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、二酸化炭素（ＣＯ２）、またはそれらの混合物のように、不活性や化学的反応性が極めて低い気体の雰囲気で行われ得る。
一部実施例において、第１熱処理は、約５００℃ないし約７００℃の温度で行われ得る。一部実施例において、第１熱処理は、約５５０℃ないし約７００℃の温度で行われ得る。一部実施例において、第１熱処理は、約６００℃ないし約７００℃の温度で行われ得る。
第１熱処理の温度が過度に高ければ、シリコン酸化物膜の均一性が低下してしまう。第１熱処理の温度が過度に低ければ、生成される膜質が不均一であり、脆弱にもなる。
一部実施例において、第１熱処理は、約２０分ないし約９０分間遂行される。一部実施例において、第１熱処理は、約３０分ないし約８０分間遂行される。一部実施例において、第１熱処理は、約３０分ないし約６０分間遂行される。
第１熱処理を行う時間が過度に短ければ、シリコン酸化物膜の均一性が低下してしまう。第１熱処理を行う時間が過度に長ければ、経済的に不利である。
第１熱処理がなされると、第１物質層２１ａの厚みは、薄くなる。すなわち、図２Ａに図示されているように、第１物質層２１は、形成直後、平坦な上部表面上において、Ｈ１の高さを有するが、第１熱処理後には、図２Ｂに図示されているように、平坦な上部表面上において、Ｈ１より低いＨ２の高さを有することになる。
第１物質層２１ａは、そのように体積が減少しながら、同時に硬化されるが、特に、垂直方向に収縮（shrinkage）が起こる。一部実施例において、第１熱処理にもかかわらず、基板１０には、水平方向には、圧縮応力や引っ張り応力がほとんど発生しない。
第１熱処理の結果として、水平方向に多少の応力が生成される。そのような水平方向の応力が過度なものであるならば、基板１０上にすでに生成されていたり、それ以後生成されたりする構造物に損傷原因を提供してしまう。
本発明は、特定理論に拘束されるものではないが、以上で説明した第１熱処理は、第１物質層内の各原子の配列を再配列する役割を担当することができる。例えば、前記再配列は、シリコン酸化物製造のための原料物質であるポリシロキサン物質内の‐Ｓｉ－Ｓｉ－結合を切り、－Ｓｉ－Ｏ－Ｓｉ－結合や、２つの－Ｓｉ－Ｈ結合に転換する再配列でもある。しかし、本発明は、それに限定されるものではない。
酸化
図１及び図２Ｃを参照すれば、第１物質層２１ａに対して、第２熱処理を行うことができる（Ｓ１３０）。第２熱処理は、酸化性雰囲気で行われ得る。一部実施例において、第２熱処理は、Ｏ２、Ｈ２Ｏ（ｇ）、Ｈ２Ｏ２（ｇ）及びＯ３のうち少なくとも一つを含む雰囲気で行われ得る。一部実施例において、第２熱処理は、図２Ｂを参照して説明した第１熱処理が終わった直後、続けて進めることができる。
一部実施例において、第２熱処理は、約５００℃ないし約７００℃の温度で行われ得る。一部実施例において、第２熱処理は、約５５０℃ないし約７００℃の温度で行われ得る。一部実施例において、第２熱処理は、約６００℃ないし約７００℃の温度で行われ得る。
第２熱処理の温度が過度に高ければ、シリコン酸化物膜の均一性が低下してしまう。第２熱処理の温度が過度に低ければ、生成される膜質が不均一であり、脆弱にもなる。
一部実施例において、第２熱処理は、約２０分ないし約９０分間行われる。一部実施例において、第２熱処理は、約３０分ないし約８０分間行われる。一部実施例において、第２熱処理は、約３０分ないし約６０分間行われる。
第２熱処理を行う時間が過度に短ければ、シリコン酸化物膜の均一性が低下してしまう。第２熱処理を行う時間が過度に長ければ、経済的に不利である。
第２熱処理がなされると、第１物質層２１ｂの厚みは、若干厚くなる。すなわち、図２Ｂに図示されているように、第１物質層２１ａは、第１熱処理直後、平坦な上部表面上において、高さＨ２を有するが、第２熱処理後には、図２Ｃに図示されているように、平坦な上部表面上において、Ｈ２より若干高くなった高さＨ３を有することになる。
第１物質層２１ｂは、第１物質層２１ａを、酸化性雰囲気で第２熱処理することにより、若干の体積増大を経る。その結果、図２Ｃの第１物質層２１ｂは、図２Ｂの第１物質層２１ａに比べ、厚みが若干厚くなる。第２熱処理後の第１物質層２１ｂは、第１熱処理直後の第１物質層２１ａに比べ、水平方向の応力が増大する。一部実施例において、前記水平方向の応力は、圧縮応力（compressive stress）であり得る。
しかし、前記圧縮応力は、以前の酸化物、例えば、過水素化ポリシラザン（ＰＨＰＳ）のような物質を使用したときに得られるシリコン酸化物が有する応力に比べ、その大きさにおいて顕著に低い。一部実施例において、本発明の製造方法によって製造したシリコン酸化物の有する応力は、過水素化ポリシラザン（ＰＨＰＳ）を使用して製造したシリコン酸化物に比べ、概して１／３以下であり得る。
素子分離膜を提供するために形成されるシリコン酸化物に過度に高い応力がある場合、形成されているか、あるいは形成される構造物が損傷される可能性が高くなる。従って、シリコン酸化物が有する応力がさらに低ければ、さらに信頼性が高い半導体素子を得ることができる。
本発明は、特定理論に拘束されるものではないが、以上で説明した第２熱処理は、酸化性雰囲気内の酸化剤から酸素原子を供給され、第１物質層内にさらなる－Ｓｉ－Ｏ－Ｓｉ－結合を生成すると考えられる。
緻密化（densification）（選択的）
一部実施例において、第１物質膜２１ｂに対して、第３熱処理がさらに行われる（Ｓ１４０）。一部実施例において、第３熱処理は、不活性雰囲気で行われ得る。第３熱処理は、生成されるシリコン酸化膜の膜質をさらに緻密化させる作用を行うことができる。
第３熱処理は、約７００℃ないし約１，２５０℃の温度範囲で行われ得る。一部実施例において、第３熱処理は、約８００℃ないし約１，０５０℃の温度範囲で行われ得る。一部実施例において、第３熱処理は、約８５０℃ないし約９５０℃の温度範囲で行われ得る。
一部実施例において、第３熱処理は、約２０分ないし約９０分間行われる。一部実施例において、第３熱処理は、約３０分ないし約８０分間行われる。一部実施例において、第３熱処理は、約３０分ないし約６０分間行われる。
本発明は、特定理論に拘束されるものではないが、以上で説明した第３熱処理は、第１物質層２１ｂをアニーリングし、さらに緻密な構造に原子を配列させるものであると考えられる。
以上で説明した第１熱処理及び第２熱処理を完了すると、第１物質層内の－Ｓｉ－Ｈｎ結合は、ほとんど消え、実質的に存在しない状態になり得る。ここで、－Ｓｉ－Ｈｎ結合が存在しないということは、－Ｓｉ－Ｏ－Ｓｉ－結合が、第１物質層に存在する結合のほとんどを占め、－Ｓｉ－Ｏ－Ｓｉ－結合の数に比べ、－Ｓｉ－Ｈｎ結合の数が極めて微々たるものであるということを意味し、－Ｓｉ－Ｈｎ結合が絶対に存在しないということを意味するものではない。
そのように、－Ｓｉ－Ｈｎ結合が存在しないということは、フーリエ変換赤外線（ＦＴ－ＩＲ：Fourier transform infrared）分光分析を介して確認することができる。一部実施例において、ＦＴ－ＩＲにおいて－Ｓｉ－Ｈ結合は、概して２，０００ｃｍ－１ないし２，４００ｃｍ－１の波数（wavenumber）範囲でピークを有するが、前記波数範囲において、－Ｓｉ－Ｈ結合を示すピークが示されないことを介して、－Ｓｉ－Ｈｎ結合が存在しないということを確認することができる。
以下、具体的な実施例及び比較例をもって、本発明の構成及び効果について、さらに詳細に説明するが、それら実施例は、単に本発明をさらに明確に理解させるためのものであり、本発明の範囲を限定するものではない。
実施例１及び２、並びに比較例１及び２は、下記表１から分かるように、以上の各段階で製造された物質膜に対応し、比較例３は、第１熱処理なしに第２熱処理だけ行われた物質膜に対応する。図４は、実施例１及び２、並びに比較例１ないし３の物質膜に対するＦＴ－ＩＲ分析結果である。
表１及び図４を参照すれば、比較例１の場合、いかなる熱処理も行っていない物質膜を示し、－Ｓｉ－Ｈｎ結合を示す約２，０００ｃｍ－１ないし約２，４００ｃｍ－１の波数範囲でピークが確認される。一方、比較例３、並びに実施例１及び２の場合は、いずれも少なくとも１回の熱処理が完了した状態において、約２，０００ｃｍ－１ないし約２，４００ｃｍ－１に位置したピークが消えたことが確認される。
比較例２は、第１熱処理を行った直後の物質膜を示し、約２，０００ｃｍ－１ないし約２，４００ｃｍ－１の波数範囲において、微弱ではあるが、ピークが確認される。しかし、実施例１及び２、並びに比較例３の場合には、－Ｓｉ－Ｈｎ結合を示す約２，０００ｃｍ－１ないし約２，４００ｃｍ－１波数範囲のピークが完全に消えたことが確認され、それらは、いずれも第２熱処理が行われた物質膜である。
従って、水蒸気雰囲気で行われた第２熱処理により、－Ｓｉ－Ｈｎ結合が消えると推定される。
図５は、図４のスペクトルにおいて、－Ｓｉ－Ｏ－Ｓｉ－結合に対応する約７００ｃｍ－１ないし約１，５００ｃｍ－１の波数範囲をさらに詳細に示したスペクトルである。
図５を参照すれば、比較例１及び２のピークに比べ、比較例３、実施例１及び実施例２のピークが増大し、ピーク増大程度は、概して互いに類似していると観察される。
従って、－Ｓｉ－Ｏ－Ｓｉ－結合は、酸化雰囲気での第２熱処理が行われた後、十分に生成されるということが分かる。
図６は、図４のスペクトルにおいて、－Ｓｉ－Ｓｉ－結合に対応する約６００ｃｍ－１ないし約８００ｃｍ－１の波数範囲をさらに詳細に示したスペクトルである。
図４及び図６を参照すれば、比較例１に存在した約６００ｃｍ－１ないし約８００ｃｍ－１の波数範囲のピークが、比較例２及び３、及び実施例１及び２においては、消えていることが分かる。
従って、第１熱処理により、原子が再配列され、特に、－Ｓｉ－Ｓｉ－結合が－Ｓｉ－Ｏ－Ｓｉ－結合などで代替されると推定される。
再び図４を参照すれば、第１熱処理と第２熱処理とのうちいずれか一つだけ行った比較例２及び比較例３の場合には、ヒドロキシ基（－ＯＨ）を代表する約３，０００ｃｍ－１ないし約３，７００ｃｍ－１の波数範囲のピークがかすかに生成されたことが観察された。
比較例２の場合には、第１熱処理により、原子が再配列される過程において、－ＯＨ基が一部生成されると推定される。比較例３の場合には、酸化性雰囲気の第２熱処理により、酸素原子が導入される過程において、－ＯＨ基が一部生成されると推定される。
一方、第１熱処理及び第２熱処理を行った実施例１及び実施例２の場合には、ヒドロキシ基（－ＯＨ）を代表するピークが観察されない。従って、緻密な－Ｓｉ－Ｏ－Ｓｉ－結合を得るためには、第１熱処理及び第２熱処理がいずれも必要である。
ポリシロキサン物質の分子量を、約５，０００ないし約２５，０００の範囲に変化させながら、シリコン酸化膜を製造し、具体的な製造条件は、下記表２の通りである（実施例１、実施例３ないし実施例７）。ポリシロキサン物質の代わりに、約６，０００及び約１，５，０００の分子量を有するＴＯＳＺ（torene silazene）を使用してシリコン酸化膜を製造し、具体的な製造条件は、下記表２の通りである（比較例４、比較例５）。ポリシロキサン物質として、以前のＨＳＱを使用してシリコン酸化膜を製造し、具体的な製造条件は、下記表２の通りである（比較例６）。前記ＴＯＳＺは、過水素化ポリシラザン（ＰＨＰＳ）を意味する。
下記表２において、収縮率（ＳＨＫ）（％）は、熱処理前後の厚み変化を、エリプソメータで測定して計算し、応力（ｓｔｒｅｓｓ）は、基板の反り（warpage）との相関式（correlation）を介して計算した。化学的機械的研磨（ＣＭＰ）除去速度は、同一ＣＭＰ条件下での膜質除去速度を測定した。湿式エッチング耐性（ＷＥＲ：wet etch resistance）は、平坦な基板上に各物質膜を形成した後、湿式エッチング速度を測定した。
Figure 0007319794000006
 表２から分かるように、本発明のポリシロキサン物質を利用した実施例１，３ないし７の場合、収縮率も、概して安定しており（約１３％）、応力も比較的小さいと分かった（約２８ないし３３ＭＰａ）。一方、ＴＯＳＺ（すなわち、ＰＨＰＳ）を使用した比較例４と比較例５との場合には、応力が顕著にさらに大きいということが分かった。ＨＳＱを使用した比較例６の場合、比較例４及び比較例５に比べ、応力が若干低下したが、収縮率が若干大きく、実施例１，３ないし７に比べれば、応力が著しくさらに大きいということが分かった。
従って、本発明の実施例の製造方法によれば、収縮率が低くて安定化されながらも、応力が顕著に低いシリコン酸化物膜を形成することができるということが分かる。
ポリシロキサン内の－Ｓｉ－Ｈｎ結合の比率による影響を調べるために、ＳｉＨ２Ｃｌ２を出発物質にし、多様な比率を有するポリシロキサン物質を製造し、それを利用してシリコン酸化物を製造した。各実施例のＳｉＨｎの比率は、下記表３のようである。
Figure 0007319794000007
 表３から分かるように、ＳｉＨ２の比率が４３％ないし９６％においては、比較的安定した収縮率と、比較的低い応力（４０ＭＰａ未満）を示すということが分かった。一方、ＳｉＨ２の比率が４０％に達していなければ、収縮率が若干上昇し、応力が著しく増大すると分かった（５０ＭＰａ超過）。
図７Ａないし図７Ｃは、それぞれ実施例６、実施例５及び実施例１のシロキサン物質膜に対して、第１実施例を遂行する直前の様子を示したイメージである。図７Ａを参照すれば、実施例６の場合には、被膜のモルフォロジーが一部不安定であり、一部パーティクルが発生するところが観察された。図７Ｂを参照すれば、実施例５の場合には、初期には、モルフォロジーが優秀であったが、経時的に表面に若干のパーティクルが発生した。図７Ｃを参照すれば、実施例１の場合には、モルフォロジーも優秀であり、パーティクルも発生していない。
＜実施例９ないし１１＞
実施例５で使用されたポリシロキサン物質（重量平均分子量１０，０００：ＳｉＨ２の比率８１％）に対して、下記表４のような条件、で第１熱処理及び第２熱処理を行い、湿式エッチング耐性を測定した。
Figure 0007319794000008
 表４から分かるように、６００℃で、第１熱処理及び第２熱処理を行えば（実施例１１）、５００℃で第１熱処理及び第２熱処理を行った場合（実施例９及び１０）に比べ、湿式エッチング耐性がさらに向上するということが分かった。
＜実施例１２、比較例９ないし１１＞
実施例５で使用されたポリシロキサン物質（重量平均分子量１０，０００：ＳｉＨ２の比率８１％）に対して、下記表５のような条件で、第１熱処理及び／または第２熱処理を行い、湿式エッチング耐性と応力とを測定した。
Figure 0007319794000009
 表５から分かるように、第２熱処理を行わなければ（比較例９）、たとえ応力が低いにしても、湿式エッチング耐性が極めて不十分であった。また、第１熱処理を行わなければ（比較例１０及び１１）、湿式エッチング耐性も十分でなく、応力も多く発生すると分かった。
また、比較例９、比較例１１及び実施例１１に対して、Ｘ線反射度（ＸＲＲ：Ｘ－ray reflectivity）密度を測定したが、表５に示されているように、第１熱処理と第２熱処理とをいずれも行った実施例１１が、最も緻密な品質を有するということが分かった。
２枚のシリコン基板上にトレンチを形成し、ライン・アンド・スペース構造をそれぞれ形成し、それらに対して、それぞれ実施例１と比較例４との方法により、シリコン酸化物を形成した。その後、フッ酸溶液を利用し、同一時間、トレンチ内部のシリコン酸化物をエッチングし、それぞれ湿式エッチングされた深さ分布を測定した。
比較例４のシリコン酸化物は、最も深くエッチングされた深さ（１３６．３ｎｍ）と、最も浅くエッチングされた深さ（７６．０５ｎｍ）との差が約６０ｎｍであり、実施例１のシリコン酸化物は、最も深くエッチングされた深さ（１１８．５２ｎｍ）と、最も浅くエッチングされた深さ（８９．３８ｎｍ）との差が約２９ｎｍであった。従って、実施例１のシリコン酸化物を利用すれば、湿式エッチング深さの偏差も、減少させることができると分かった。
シリコン酸化物に対する湿式エッチングにおいて、位置により、湿式エッチングの深さが異なり、前記シリコン酸化物に相当な応力が存在する場合、すでに形成されているか、あるいは追って形成される構造物を損傷させる可能性がある。本発明の実施例による方法によって形成されたシリコン酸化物は、それ自体の内部に応力が可能な限り少なく存在しながら、湿式エッチングの均一性が改善されるために、信頼性高い半導体素子製造に役に立つ。
本発明の実施例による酸化物層の形成方法を利用すれば、均一でありながらも、応力が顕著に低い酸化物層を、ボイドなしに製造することができるという効果がある。また、均一であり、応力が低い酸化物層は、信頼性が高い半導体素子を製造させる効果がある。
図８Ａないし図８Ｍは、本発明の一実施例による半導体素子３００の製造方法を、順序に沿って示した側断面図である。
図８Ａを参照すれば、複数の活性領域ＡＣを含む基板３１０上に、複数の活性領域ＡＣを少なくとも部分的に露出させるようにパターニングされた層間絶縁膜３２０を形成することができる。層間絶縁膜３２０は、活性領域ＡＣを露出させるリセス部ＲＥを含み得る。リセス部ＲＥは、コンタクトホールであってもよいし、トレンチであってもよい。ここでは、リセス部ＲＥがコンタクトホールである場合について説明するが、当業者は、トレンチ形態について同一技術的思想が適用されるということを理解するであろう。
基板３１０は、ＳｉまたはＧｅのような半導体、あるいはＳｉＧｅ、ＳｉＣ、ＧａＡｓ、ＩｎＡｓまたはＩｎＰのような化合物半導体を含んでもよい。一部実施例において、基板３１０は、ＩＩＩ－Ｖ族物質及びＩＶ族物質のうち少なくとも一つからなるとし得る。前記ＩＩＩ－Ｖ族物質は、少なくとも１つのＩＩＩ族原子と、少なくとも１つのＶ族原子とを含む二元系、三元系または四元系の化合物とし得る。前記ＩＩＩ－Ｖ族物質は、ＩＩＩ族原子として、Ｉｎ、Ｇａ及びＡｌのうち少なくとも１つの原子と、Ｖ族原子として、Ａｓ、Ｐ及びＳｂのうち少なくとも１つの原子とを含む化合物とし得る。例えば、前記ＩＩＩ－Ｖ族物質は、ＩｎＰ、ＩｎｚＧａ１－ｚＡｓ（０≦ｚ≦１）及びＡｌｚＧａ１－ｚＡｓ（０≦ｚ≦１）から選択され得る。前記二元系化合物は、例えば、ＩｎＰ、ＧａＡｓ、ＩｎＡｓ、ＩｎＳｂ及びＧａＳｂのうちいずれか一つとし得る。前記三元系化合物は、ＩｎＧａＰ、ＩｎＧａＡｓ、ＡｌＩｎＡｓ、ＩｎＧａＳｂ、ＧａＡｓＳｂ及びＧａＡｓＰのうちいずれか一つとし得る。前記ＩＶ族物質は、ＳｉまたはＧｅとし得る。しかし、本発明の技術的思想による集積回路素子において、使用可能なＩＩＩ－Ｖ族物質及びＩＶ族物質は、前述のところに限定されるものではない。他の例において、基板３１０は、ＳＯＩ（silicon on insulator）構造を有する。基板３１０は、導電領域、例えば、不純物がドーピングされたウェル（well）、または不純物がドーピングされた構造物を含んでもよい。
複数の活性領域ＡＣは、基板３１０に形成された複数の素子分離領域３１２によって定義され得る。素子分離領域３１２は、シリコン酸化膜を含み、必要によっては、シリコン窒化膜、シリコン酸窒化膜、またはそれらの組み合わせをさらに含んでもよい。
素子分離領域３１２をなすシリコン酸化膜は、図１ないし図２Ｃを参照して説明した方法によって形成され得る。
層間絶縁膜３２０は、シリコン酸化膜を含んでもよい。層間絶縁膜３２０をなすシリコン酸化膜は、図１ないし図２Ｃを参照して説明した方法によって形成され得る。
図８Ｂを参照すれば、リセス部ＲＥの内部面、及び層間絶縁膜３２０の上部面の全体に、バリア金属物質層３２２ｍを形成する。バリア金属物質層３２２ｍは、原子層成長法（ＡＬＤ）、化学気相成長（ＣＶＤ）または物理気相成長（ＰＶＤ）によって形成され得る。バリア金属物質層３２２ｍは、例えば、Ｔｉ及び／またはＴｉＮからなり得る。
また、バリア金属物質層３２２ｍの上部全面に、導電物質層３２４ｍを形成することができる。導電物質層３２４ｍは、タングステン（Ｗ）からなるものとすることができ、ＣＶＤによって形成され得る。
図８Ｃを参照すれば、導電物質層３２４ｍを、リセス部ＲＥの内部に限定するために、導電物質層３２４ｍに対して、化学的機械的研磨を行うことができる。このとき、バリア金属物質層３２２ｍを研磨停止膜として活用し、ＣＭＰを行うことができる。
また、金属膜に対して化学的機械的研磨を行う場合、一般的に、酸性雰囲気において、過酸化水素のような酸化剤を添加して行うことができる。一部実施例において、化学的機械的研磨用スラリー組成物が、導電物質層３２４ｍを研磨するとき、前記スラリー組成物内において、酸化剤なしに研磨が行われる。
図８Ｄを参照すれば、露出されたバリア金属物質層３２２ｍに対して、ＣＭＰを行うことにより、各コンタクトホール内にバリア金属層３２２を限定し、コンタクトホール間の完全なノード分離を行うことができる。そのために、前述のような、表面が特定作用基によって改質されたセラミックス粒子を含む化学的機械的研磨用スラリー組成物を利用することができる。
図８Ｄの工程においても、図８Ｃを参照して説明した工程と同様に、前記スラリー組成物内において、酸化剤なしに研磨が行われてもよい。
図８Ｃ及び図８Ｄにおいては、バリア金属物質層３２２ｍと層間絶縁膜３２０とを、それぞれ研磨停止膜として活用する２段階のＣＭＰを行うように例示したが、一部実施例において、層間絶縁膜３２０のみを研磨停止膜として活用し、単一段階でＣＭＰ工程を遂行することもできる。
また、前記化学的機械的研磨用スラリー組成物は、約１ないし約９のｐＨを有するように調節されるが、図８Ｃ及び図８Ｄのように、金属を研磨する場合には、ｐＨを酸性に、さらに具体的には、ｐＨが１ないし４になるように調節されてもよい。
複数の導電領域３２４は、基板３１０上に形成された電界効果トランジスタのようなスイッチング素子（図示せず）の一端子に連結され得る。複数の導電領域３２４は、ポリシリコン、金属、導電性金属窒化物、金属シリサイド、またはそれらの組み合わせからなるとし得るが、前述のところに限定されるものではない。
図８Ｅを参照すれば、層間絶縁膜３２０、及び複数の導電領域３２４を覆う絶縁層３２８を形成する。絶縁層３２８は、エッチング停止層として使用され得る。
絶縁層３２８は、層間絶縁膜３２０、及び後続工程で形成されるモールド膜３３０（図８Ｆ）に対して、エッチング選択比を有する絶縁物質からなるとし得る。一部実施例において、絶縁層３２８は、シリコン窒化物、シリコン酸化窒化物、またはそれらの組み合わせからなり得る。
一部実施例において、絶縁層３２８は、約１００ないし６００Å厚に形成され得るが、それに限定されるものではない。
図８Ｆを参照すれば、絶縁層３２８上に、モールド膜３３０を形成する。
一部実施例において、モールド膜３３０は、酸化膜からなるとし得る。例えば、モールド膜３３０は、シリコン酸化膜からなり得る。モールド膜３３０をなすシリコン酸化膜も、図１ないし図２Ｃを参照して説明した方法によって形成され得る。一部実施例において、モールド膜３３０は、約１，０００ないし２０，０００Å厚に形成され得るが、それに限定されるものではない。
一部実施例において、モールド膜３３０は、支持膜（図示せず）を含んでもよい。前記支持膜は、モールド膜３３０に対してエッチング選択比を有する物質から形成され、約５０ないし３，０００Å厚を有することになる。前記支持膜は、後続工程において、モールド膜３３０を除去するときに使用されるエッチング雰囲気に対して比較的低いエッチングレートを持つ物質を含み得る。例えば、フッ化アンモニウム（ＮＨ４Ｆ）、フッ酸（ＨＦ）及び水を含むＬＡＬ（limulus amoebocyte lysate）リフトオフ（lift-off）工程を利用する場合、前記支持膜は、ＬＡＬに対してエッチングレートが相対的に低い物質からなるとし得る。一部実施例において、前記支持膜は、シリコン窒化物、シリコン炭化窒化物、タンタル酸化物、チタン酸化物、またはそれらの組み合わせからなるとし得るが、前記支持膜の構成物質は、前述のところに限定されるものではない。
図８Ｇを参照すれば、モールド膜３３０上に、犠牲膜３４２及びマスクパターン３４４を順に形成する。
犠牲膜３４２は、ＢＰＳＧ，ＰＳＧ，ＵＳＧ，ＳＯＤ，ＨＤＰ ＣＶＤ工程によって形成された酸化膜のような酸化膜を含んでもよい。犠牲膜３４２は、約５００Åないし約２，０００Å厚を有する。犠牲膜３４２は、モールド膜３３０に含まれた支持膜を保護する役割を行うことができる。
マスクパターン３４４は、酸化膜、窒化膜、ポリシリコン膜、フォトレジスト膜、またはそれらの組み合わせからもなる。マスクパターン３４４により、キャパシタの下部電極が形成される領域が定義される。
図８Ｈを参照すれば、マスクパターン３４４をエッチングマスクとして利用し、絶縁層３２８をエッチング停止層として利用し、犠牲膜３４２及びモールド膜３３０を乾式エッチングし、複数のホールＨ１を限定する犠牲パターン３４２Ｐ及びモールドパターン３３０Ｐを形成する。
このとき、過度エッチングにより、絶縁層３２８もエッチングされ、複数の導電領域３２４を露出させる絶縁パターン３２８Ｐが形成される。
図８Ｉを参照すれば、図８Ｈの結果物からマスクパターン３４４を除去した後、複数のホールＨ１それぞれの内部側壁と、絶縁パターン３２８Ｐの露出表面と、複数のホールＨ１それぞれの内部で露出される複数の導電領域３２４の表面と、犠牲パターン３４２Ｐの露出表面と、を覆う下部電極形成用導電膜３５０を形成する。
下部電極形成用導電膜３５０は、複数のホールＨ１それぞれの内部空間が一部残るように、複数のホールＨ１の側壁にコンフォーマル（conformal）に形成され得る。
一部実施例において、下部電極形成用導電膜３５０は、ドーピングされた半導体、導電性金属窒化物、金属、金属シリサイド、導電性酸化物、またはそれらの組み合わせからなるとし得る。例えば、下部電極形成用導電膜３５０は、ＴｉＮ、ＴｉＡｌＮ、ＴａＮ、ＴａＡｌＮ、Ｗ、ＷＮ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔ、ＰｔＯ、ＳＲＯ（ＳｒＲｕＯ３）、ＢＳＲＯ（（Ｂａ，Ｓｒ）ＲｕＯ３）、ＣＲＯ（ＣａＲｕＯ３）、ＬＳＣｏ（（Ｌａ，Ｓｒ）ＣｏＯ３）、またはそれらの組み合わせからなり得るが、下部電極形成用導電膜３５０の構成物質は、前述のところに限定されるものではない。
下部電極形成用導電膜３５０を形成するために、ＣＶＤ、ＭＯＣＶＤ（metal organic ＣＶＤ）またはＡＬＤの工程を利用することができる。下部電極形成用導電膜３５０は、約２０ないし１００ｎｍ厚に形成され得るが、それに限定されるものではない。
図８Ｊを参照すれば、下部電極形成用導電膜３５０の上部を部分的に除去し、下部電極形成用導電膜３５０を複数の下部電極ＬＥに分離する。
複数の下部電極ＬＥを形成するために、モールドパターン３３０Ｐの上面が露出されるまで、エッチバック（etchback）またはＣＭＰ（chemical mechanical polishing）の工程を利用し、下部電極形成用導電膜３５０の上部側一部と、犠牲パターン３４２Ｐ（図８Ｉ）とを除去することができる。
複数の下部電極ＬＥは、絶縁パターン３２８Ｐを貫通して導電領域３２４に連結され得る。
図８Ｋを参照すれば、モールドパターン３３０Ｐを除去し、シリンダ状の複数の下部電極ＬＥの外壁面を露出させる。
モールドパターン３３０Ｐは、ＬＡＬ、またはフッ酸を利用するリフトオフ工程によって除去され得る。
図８Ｌを参照すれば、複数の下部電極ＬＥ上に誘電膜３６０を形成する。誘電膜３６０は、複数の下部電極ＬＥの露出表面をコンフォーマルに覆うように形成され得る。誘電膜３６０は、ＡＬＤ工程によって形成され得る。誘電膜３６０は、酸化物、金属酸化物、窒化物、またはそれらの組み合わせを含んでもよい。一部実施例において、誘電膜３６０は、ＺｒＯ２膜を含んでもよい。例えば、誘電膜３６０は、ＺｒＯ２膜の単一層によってなるか、あるいは少なくとも１層のＺｒＯ２膜と、少なくとも１層のＡｌ２Ｏ３膜との組み合わせを含む多重層からなる。
一部実施例において、誘電膜３６０は、約５０ないし１５０Å厚を有することができるが、例示したところに限定されるものではない。
図８Ｍを参照すれば、誘電膜３６０上に上部電極ＵＥを形成する。
下部電極ＬＥ、誘電膜３６０及び上部電極ＵＥにより、キャパシタ３７０が構成される。上部電極ＵＥは、ドーピングされた半導体、導電性金属窒化物、金属、金属シリサイド、導電性酸化物、またはそれらの組み合わせからなるとし得る。例えば、上部電極ＵＥは、ＴｉＮ、ＴｉＡｌＮ、ＴａＮ、ＴａＡｌＮ、Ｗ、ＷＮ、Ｒｕ、ＲｕＯ２、Ｉｒ、ＩｒＯ２、Ｐｔ、ＰｔＯ、ＳＲＯ（ＳｒＲｕＯ３）、ＢＳＲＯ（（Ｂａ，Ｓｒ）ＲｕＯ３）、ＣＲＯ（ＣａＲｕＯ３）、ＬＳＣｏ（（Ｌａ，Ｓｒ）ＣｏＯ３）、またはそれらの組み合わせからもなり得るが、上部電極ＵＥの構成物質は、前述のところに限定されるものではない。
上部電極ＵＥを形成するために、ＣＶＤ，ＭＯＣＶＤ，ＰＶＤまたはＡＬＤ工程を利用することができる。
以上、図８Ａないし図８Ｍを参照し、シリンダ型下部電極ＬＥの表面を覆う誘電膜３６０を形成する工程を含む集積回路素子３００の製造方法について説明したが、本発明の技術的思想は、前述のところに限定されるものではない。例えば、前記シリンダ型下部電極ＬＥの代わりに、内部空間がないピラー（pillar）型下部電極を形成することもでき、前記誘電膜３６０は、前記ピラー型下部電極上に形成され得る。
図８Ａないし図８Ｍを参照して説明した本発明の技術的思想による実施例による集積回路素子の製造方法によれば、バリア金属層３２２及び導電領域３２４を形成するために、本発明の技術的思想による化学的機械的研磨用スラリー組成物を使用して化学的機械的研磨を行う。
以上で説明したように、本発明の実施例について詳細に記述されたが、本発明が属する技術分野において当業者であるならば、添付された特許請求の範囲に定義された本発明の精神及び範囲を外れずに、本発明をさまざまなに変形して実施することができるであろう。従って、本発明の今後の実施例変更は、本発明の技術を外れるものではない。
本発明の、酸化物層の形成方法、及び半導体素子の製造方法は、例えば、電子機器関連の技術分野に効果的に適用可能である。
１０ 基板
２１ 第１物質層
３１２ 素子分離領域
３２０ 層間絶縁膜
３２２ｍ バリア金属物質層
３２２ バリア金属層
３２４ 導電領域
３２４ｍ 導電物質層
３２８ 絶縁層
３３０ モールド膜
３４２ 犠牲膜
３４４ マスクパターン

Claims (8)

  1. 半導体基板上に酸化物層を形成する方法であって、
    前記半導体基板上にポリシロキサン物質を含む第１物質層を形成する段階と、
    前記第１物質層を不活性雰囲気で第１熱処理する段階と、
    第１熱処理された前記第１物質層を酸化性雰囲気で第２熱処理する段階と、
    第２熱処理された前記第１物質層を不活性雰囲気で第３熱処理する段階と、を含み、
    前記ポリシロキサン物質が含むＳｉ－Ｈ１，Ｓｉ－Ｈ２，Ｓｉ－Ｈ３ボンディングのうちＳｉ－Ｈ２ボンディングの比率が約４０％ないし約９０％であり、
    前記第１熱処理及び前記第２熱処理は各々、約５００℃ないし約７００℃の範囲でなされ、前記第３熱処理は、約８００℃ないし約１，０５０℃の範囲でなされる、酸化物層形成方法。
  2. 前記ポリシロキサン物質が含むＳｉ－Ｈ１，Ｓｉ－Ｈ２，Ｓｉ－Ｈ３ボンディングのうちＳｉ－Ｈ３ボンディングの比率が、約０．０１％ないし約１０％であることを特徴とする請求項１に記載の酸化物層形成方法。
  3. 前記ポリシロキサン物質の重量平均分子量が約４，０００ないし約２００，０００であることを特徴とする請求項１に記載の酸化物層形成方法。
  4. 前記酸化物層内に、Ｓｉ－Ｈの結合が存在しないことを特徴とする請求項１に記載の酸化物層形成方法。
  5. 前記酸化物層に対してＦＴ－ＩＲ分析を行ったとき、Ｓｉ－Ｈの結合に該当するピークが検出されないことを特徴とする請求項１に記載の酸化物層形成方法。
  6. 半導体基板に活性領域を定義するトレンチを形成する段階と、
    前記トレンチ内にポリシロキサン物質を含む第１物質層を形成する段階と、
    前記第１物質層を不活性雰囲気で第１熱処理する段階と、
    第１熱処理された前記第１物質層を酸化性雰囲気で第２熱処理する段階と、
    第２熱処理された前記第１物質層を不活性雰囲気で第３熱処理する段階と、
    前記活性領域にメモリ素子を形成する段階と、を含み、
    前記ポリシロキサン物質の重量平均分子量（Ｍｗ）が約５，０００ないし約２５，０００であり、
    前記第１熱処理及び前記第２熱処理は各々、約５００℃ないし約７００℃の範囲でなされ、前記第３熱処理は、約８００℃ないし約１，０５０℃の範囲でなされる、半導体素子の製造方法。
  7. 前記ポリシロキサン物質は、前記ポリシロキサン物質が含むＳｉ－Ｈ１，Ｓｉ－Ｈ２，Ｓｉ－Ｈ３ボンディングのうちＳｉ－Ｈ２ボンディングの比率が約４０％ないし約９０％であることを特徴とする請求項６に記載の半導体素子の製造方法。
  8. 半導体基板上に酸化物層を形成する方法であって、
    前記半導体基板上にポリシロキサン物質を含む第１物質層を形成する段階と、
    前記第１物質層を不活性雰囲気で第１熱処理する段階と、
    第１熱処理された前記第１物質層を酸化性雰囲気で第２熱処理する段階と、
    第２熱処理された前記第１物質層を不活性雰囲気で第３熱処理する段階と、を含み、
    前記第１熱処理及び前記第２熱処理は各々、約５００℃ないし約７００℃の範囲でなされ、前記第３熱処理は、約８００℃ないし約１，０５０℃の範囲でなされ、
    前記ポリシロキサン物質は、下記反応式（１）によって製造されたポリシロキサン物質であることを特徴とする酸化物層形成方法：
    Figure 0007319794000010
     。
JP2019040895A 2018-03-09 2019-03-06 酸化物層の形成方法、及び半導体素子の製造方法 Active JP7319794B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180028305A KR102650216B1 (ko) 2018-03-09 2018-03-09 산화물층의 형성 방법 및 반도체 소자의 제조 방법
KR10-2018-0028305 2018-03-09

Publications (2)

Publication Number Publication Date
JP2019161224A JP2019161224A (ja) 2019-09-19
JP7319794B2 true JP7319794B2 (ja) 2023-08-02

Family

ID=67842012

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019040895A Active JP7319794B2 (ja) 2018-03-09 2019-03-06 酸化物層の形成方法、及び半導体素子の製造方法

Country Status (5)

Country Link
US (1) US10923341B2 (ja)
JP (1) JP7319794B2 (ja)
KR (1) KR102650216B1 (ja)
CN (1) CN110246750A (ja)
TW (1) TWI829674B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7242488B2 (ja) * 2019-09-17 2023-03-20 株式会社東芝 半導体装置の製造方法
US11764270B2 (en) * 2020-03-19 2023-09-19 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319063A (ja) 2005-05-11 2006-11-24 Toshiba Corp 半導体装置の製造方法
JP2007111645A (ja) 2005-10-21 2007-05-10 Dow Corning Toray Co Ltd シリカ系ガラス薄層付き無機質基板、その製造方法、コーテイング剤および半導体装置
WO2008035820A1 (fr) 2006-09-21 2008-03-27 Jsr Corporation Composition de résine de silicone et procédé de formation d'une isolation de tranchée

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501407B2 (ja) 1991-12-30 2004-03-02 ソニー株式会社 有機シリコーン系樹脂膜の形成方法、及び半導体装置の製造方法
US6310384B1 (en) 1993-07-02 2001-10-30 Hitachi, Ltd. Low stress semiconductor devices with thermal oxide isolation
KR970010592B1 (ko) * 1993-12-01 1997-06-28 한국과학기술연구원 2-아릴프로필히드로겐폴리실록산 형태의 실리콘 오일 및 그의 제조방법
JP3796796B2 (ja) 1996-02-01 2006-07-12 ソニー株式会社 化学増幅レジストパターンの形成方法および装置
US5786278A (en) 1996-08-27 1998-07-28 Watkins-Johnson Company Method of stress-relieving silicon oxide films
US6448331B1 (en) 1997-07-15 2002-09-10 Asahi Kasei Kabushiki Kaisha Alkoxysilane/organic polymer composition for thin insulating film production and use thereof
WO2001048806A1 (fr) 1999-12-28 2001-07-05 Catalysts & Chemicals Industries Co., Ltd. Procede de production d'un film a faible constante dielectrique et substrat semi-conducteur pourvu de ce film a faible constante dielectrique
JP2001206710A (ja) 2000-01-20 2001-07-31 Jsr Corp シリカ系膜の形成方法
JP4368498B2 (ja) 2000-05-16 2009-11-18 Ｎｅｃエレクトロニクス株式会社 半導体装置、半導体ウェーハおよびこれらの製造方法
KR100364026B1 (ko) * 2001-02-22 2002-12-11 삼성전자 주식회사 층간 절연막 형성방법
US6780499B2 (en) 2001-05-03 2004-08-24 International Business Machines Corporation Ordered two-phase dielectric film, and semiconductor device containing the same
JP2004311532A (ja) * 2003-04-02 2004-11-04 Semiconductor Leading Edge Technologies Inc 多孔質膜の形成方法
US20060051929A1 (en) * 2004-09-03 2006-03-09 Honeywell International Inc. Electrical properties of shallow trench isolation materials via high temperature annealing in the presence of reactive gases
KR100685734B1 (ko) 2005-06-07 2007-02-26 삼성전자주식회사 다공성 스핀 온 글래스 조성물, 이의 제조 방법 및 이를이용한 다공성 실리콘 산화막 제조 방법
US7244658B2 (en) 2005-10-17 2007-07-17 Applied Materials, Inc. Low stress STI films and methods
JP2008305974A (ja) * 2007-06-07 2008-12-18 Elpida Memory Inc 酸化膜形成用塗布組成物およびそれを用いた半導体装置の製造方法
KR20100027388A (ko) * 2008-09-02 2010-03-11 삼성전자주식회사 반도체 소자의 절연막 및 그를 이용한 반도체 소자의 형성방법
KR101763959B1 (ko) * 2009-10-08 2017-08-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 및 전자 기기
US8961918B2 (en) 2012-02-10 2015-02-24 Rohm And Haas Electronic Materials Llc Thermal annealing process
CN104900577A (zh) * 2014-03-04 2015-09-09 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
WO2015146749A1 (ja) * 2014-03-26 2015-10-01 東レ株式会社 半導体装置の製造方法及び半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319063A (ja) 2005-05-11 2006-11-24 Toshiba Corp 半導体装置の製造方法
JP2007111645A (ja) 2005-10-21 2007-05-10 Dow Corning Toray Co Ltd シリカ系ガラス薄層付き無機質基板、その製造方法、コーテイング剤および半導体装置
WO2008035820A1 (fr) 2006-09-21 2008-03-27 Jsr Corporation Composition de résine de silicone et procédé de formation d'une isolation de tranchée

Also Published As

Publication number Publication date
US10923341B2 (en) 2021-02-16
KR20190106598A (ko) 2019-09-18
CN110246750A (zh) 2019-09-17
TWI829674B (zh) 2024-01-21
JP2019161224A (ja) 2019-09-19
US20190279862A1 (en) 2019-09-12
KR102650216B1 (ko) 2024-03-21
TW201946096A (zh) 2019-12-01

Similar Documents

Publication Publication Date Title
US8435904B2 (en) Methods of uniformly removing silicon oxide and an intermediate semiconductor device
US7169663B2 (en) Semiconductor device with rare metal electrode
US9548348B2 (en) Methods of fabricating an F-RAM
CN107665858A (zh) 集成电路器件及其形成方法
US10304731B2 (en) Damascene oxygen barrier and hydrogen barrier for ferroelectric random-access memory
US20080116543A1 (en) Semiconductor devices and methods of manufacture thereof
US9646976B2 (en) Ferroelectric random-access memory with pre-patterned oxygen barrier
US7422943B2 (en) Semiconductor device capacitors with oxide-nitride layers and methods of fabricating such capacitors
JP7319794B2 (ja) 酸化物層の形成方法、及び半導体素子の製造方法
US11018020B2 (en) Method of fabricating an integrated circuit device by using a block copolymer to form a self-assembly layer
KR20040108222A (ko) 폴리실리콘 콘택 플러그를 갖는 금속-절연막-금속캐패시터 및 그 제조방법
KR100712525B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
US20110306208A1 (en) Method for Fabricating Semiconductor Device
CN110504155A (zh) 通过氢处理形成低应力氮化硅层
US20080211065A1 (en) Semiconductor devices and methods of manufacture thereof
CN109786254B (zh) 后栅极工艺中的选择性高k形成
TWI785775B (zh) 一種半導體元件及其製造方法
KR100937988B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100654351B1 (ko) 반도체 소자의 제조방법
KR20050024979A (ko) 캐패시터 형성 방법
JP2024518690A (ja) ゲート保護用の犠牲キャップ層
TW202329474A (zh) 製造電容器的方法
KR100716644B1 (ko) 반도체 소자의 엠아이엠 캐패시터 제조방법
JP2007110128A (ja) プレメタル誘電体を含む半導体構造および半導体構造にプレメタル誘電体を形成する形成方法
JP2007306003A (ja) 半導体装置の製造方法と半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230131

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230721

R150 Certificate of patent or registration of utility model

Ref document number: 7319794

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150