TWI829674B - 形成氧化物層的方法及製造半導體裝置的方法 - Google Patents

形成氧化物層的方法及製造半導體裝置的方法 Download PDF

Info

Publication number
TWI829674B
TWI829674B TW108107709A TW108107709A TWI829674B TW I829674 B TWI829674 B TW I829674B TW 108107709 A TW108107709 A TW 108107709A TW 108107709 A TW108107709 A TW 108107709A TW I829674 B TWI829674 B TW I829674B
Authority
TW
Taiwan
Prior art keywords
annealing process
material layer
bonds
layer
oxide layer
Prior art date
Application number
TW108107709A
Other languages
English (en)
Other versions
TW201946096A (zh
Inventor
朴秦煜
任台鎭
曺侖廷
森田博
降幡泰久
Original Assignee
南韓商三星電子股份有限公司
日商艾迪科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司, 日商艾迪科股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201946096A publication Critical patent/TW201946096A/zh
Application granted granted Critical
Publication of TWI829674B publication Critical patent/TWI829674B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D183/00—Coating compositions based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Coating compositions based on derivatives of such polymers
    • C09D183/04—Polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C08G77/12—Polysiloxanes containing silicon bound to hydrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0715—Polysiloxane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Abstract

一種形成氧化物層的方法及製造半導體裝置的方法，其 中所述形成氧化物層的方法包括：在半導體基板上形成第一材料層，所述第一材料層包含聚矽氧烷材料，其中在所述聚矽氧烷材料中所包括的Si-H1鍵、Si-H2鍵及Si-H3鍵中，Si-H2鍵的百分比介於約40%至約90%；在惰性氣氛中，對所述第一材料層執行第一退火製程；以及在氧化氣氛中，對所述第一材料層執行第二退火製程。

Description

形成氧化物層的方法及製造半導體裝置的方法
實施例是有關於一種形成氧化物層的方法及製造半導體裝置的方法。
[相關申請案的交叉參考]
於2018年3月9日在韓國智慧財產局提出申請且標題為「形成氧化物層的方法及製造半導體裝置的方法」的韓國專利申請案第10-2018-0028305號的全部內容併入本案供參考。
一直在不斷努力增大半導體裝置的整合度(degree of integration)。所述努力包括努力推進在此類高整合半導體裝置的製造中使用的處理操作。
實施例是有關於一種形成氧化物層的方法，所述方法包括：在半導體基板上形成第一材料層，所述第一材料層包含聚矽氧烷材料，其中在所述聚矽氧烷材料中所包括的Si-H1鍵、Si-H2 鍵及Si-H3鍵中，Si-H2鍵的百分比介於約40%至約90%；在惰性氣氛中，對所述第一材料層執行第一退火製程；以及在氧化氣氛中，對所述第一材料層執行第二退火製程。
實施例亦有關於一種製造半導體裝置的方法，所述方法包括：在半導體基板中形成溝槽，所述溝槽界定主動區；在所述溝槽中形成第一材料層，所述第一材料層包含聚矽氧烷材料，所述聚矽氧烷材料的重量平均分子量介於約5,000至約25,000；在惰性氣氛中，對所述第一材料層執行第一退火製程；在氧化氣氛中，對已執行所述第一退火製程的所述第一材料層執行第二退火製程；以及在所述主動區中形成記憶體裝置。
實施例亦有關於一種形成氧化物層的方法，所述方法包括：在半導體基板上形成第一材料層，所述第一材料層包含聚矽氧烷材料，其中所述聚矽氧烷材料由反應式1製備：
Figure 108107709-A0305-02-0004-2
 在惰性氣氛中，對所述第一材料層執行第一退火製程；以及在氧化氣氛中，對所述第一材料層執行第二退火製程。
藉由參照附圖詳細描述示例性實施例，特徵將對熟習此項技術者而言變得顯而易見。
10:基板
11:溝槽
21、21a、21b:第一材料層
300:半導體裝置
310:基板
312:裝置隔離區
320:層間絕緣膜
322:障壁金屬層
322m:障壁金屬材料層
324:導電區
324m:導電材料層
328:絕緣層
328P:絕緣圖案
330:模製層
330P:模製圖案
342:犧牲膜
342P:犧牲圖案
344:遮罩圖案
350:導電層
360:介電膜
370:電容器
AC:主動區
h1:孔
H1:高度
H2:高度
H3:高度
LE:下部電極
RE:凹部/凹部單元
S110、S120、S130、S140:步驟
UE:上部電極
圖1示出根據示例性實施例的一種形成氧化物層的方法的流程圖。
圖2A至圖2C示出根據示例性實施例的一種形成氧化物層的方法的側面剖視圖。
圖3示出根據示例性實施例的核磁共振(nuclear magnetic resonance，NMR)光譜的一部分，其顯示聚矽氧烷材料的1H NMR分析結果。
圖4示出實例1及實例2以及比較例1至比較例3的材料層的傅立葉轉換紅外線(Fourier transform infrared，FT-IR)分析結果。
圖5示出在圖4所示的光譜中，介於約700cm-1至約1500cm-1波數範圍中的詳細光譜。
圖6示出在圖4所示的光譜中，介於對應於-Si-Si-鍵的約600cm-1至約800cm-1波數範圍中的詳細光譜。
圖7A至圖7C分別示出緊接在對實例6、實例5及實例1的矽氧烷材料層執行第一退火製程之前所獲得的影像。
圖8A至8M示出根據示例性實施例的一種製造半導體裝置的方法的順序操作的側面剖視圖。
示例性實施例提供了一種在基板上形成氧化物層的方法。
圖1示出根據示例性實施例的一種形成氧化物層的方法的流程圖。圖2A至圖2C示出根據示例性實施例的一種形成氧化物層的方法的側面剖視圖。
參照圖1及圖2A，可在基板10上形成包含聚矽氧烷材料的第一材料層21(步驟S110)。
基板10可為半導體基板。在示例性實施例中，所述半導體基板可包含矽(Si)，例如結晶矽、多晶矽或非晶矽。在另一示例性實施例中，所述半導體基板可包括半導體(例如，鍺(Ge))或化合物半導體(例如，矽鍺(SiGe)、碳化矽(SiC)、砷化鎵(GaAs)、砷化銦(InAs)或磷化銦(InP))。
在示例性實施例中，可在基板10中形成結構(例如，溝槽11)。溝槽11可具有兩個側壁以及在所述兩個側壁之間形成的底表面。所述兩個側壁可具有錐形截面。在示例性實施例中，溝槽11可具有朝向其底表面減小的寬度。
可在基板10上形成第一材料層21。第一材料層21可包含聚矽氧烷材料。第一材料層21可使用旋塗製程而形成。
在示例性實施例中，聚矽氧烷材料可實質上不包括除矽(Si)、氧(O)及氫(H)之外的原子種類。此處，當聚矽氧烷材料實質上不包括其他原子種類時，其可指示其他原子種類的含量相較於矽(Si)、氧(O)及氫(H)的含量極低，例如小於1原子 百分比(原子%(at%))、小於0.5原子%、小於0.1原子%或小於0.05原子%，但不表示其他原子種類絕對不存在。
聚矽氧烷材料可具有式1所示的結構，此僅為聚矽氧烷材料的示例性示意圖。
Figure 108107709-A0305-02-0007-3
在式1中，Si原子可經由氧原子彼此鍵結或鍵結至氫原子並終止，並且可實質上不存在Si原子之間的直接鍵。此處，當實質上不存在Si原子之間的直接鍵時，可理解為，Si-Si鍵的數目相較於其他鍵的數目(例如，Si-H鍵或Si-O鍵的數目)極低(例如，小於1%、小於0.5%、小於0.1%或小於0.05%)，但可能並非完全不存在Si-Si鍵。
如自式1可看出，可將約1至3個氫原子鍵結至Si原子。雖然並非不可能同時將一個Si原子鍵結至四個氧原子上，但與其他情況相比，同時將一個Si原子鍵結至四個比氫更大的氧原子可能是非常罕見的，並且在能量方面是不穩定的，從而使得一 個Si原子與四個氧原子之間的鍵結可轉化為另一種鍵結。
以下，將一個Si原子與一個氫原子之間的鍵稱為Si-H1鍵，將一個Si原子與兩個氫原子之間的鍵稱為Si-H2鍵，並將一個Si原子與三個氫原子之間的鍵稱為Si-H3鍵。此外，將Si-H1鍵、Si-H2鍵以及Si-H3鍵統稱為Si-Hn鍵。
在式1的聚矽氧烷材料中所包括的Si-Hn鍵中，Si-H2鍵的百分比可遠高於Si-H1鍵或Si-H3鍵的百分比。舉例而言，在式1的聚矽氧烷材料中所包括的Si-Hn鍵中，Si-H2鍵的百分比可為高，例如為約40%至約99%、約45%至約95%、約50%至約90%或約60%至約90%。
在示例性實施例中，在Si-Hn鍵中，Si-H3鍵的百分比可低於Si-H2鍵的百分比。舉例而言，在Si-Hn鍵中，Si-H3鍵的百分比可為約0.01%至約15%、約0.01%至約10%、約0.05%至約8%或約0.1%至約5%。
如式2所示，Si-O鍵可佔一般的氫矽倍半氧烷(hydrogen silsesquioxane，HSQ)的一大部分，所述氫矽倍半氧烷是矽氧烷化合物，而Si-H鍵的百分比可為低，且HSQ可實質上僅包括Si-Hn鍵中的Si-H1鍵。
[式2]
Figure 108107709-A0305-02-0009-4
與此相比，在式1的聚矽氧烷材料中，可在同一水平上包括Si-O鍵與Si-H鍵以形成多個鍵。在一些情況下，可以較Si-O鍵高的百分比包括Si-H鍵。
可藉由核磁共振(NMR)分析來量測聚矽氧烷材料中的Si-H1鍵、Si-H2鍵及Si-H3鍵的相對百分比。圖3示出根據示例性實施例的NMR光譜的一部分，其顯示聚矽氧烷材料的1H NMR分析結果。
參照圖3，可看到表示Si-H1鍵、Si-H2鍵及Si-H3鍵的峰的值分別為4.4ppm、4.7ppm及5.0ppm。可理解的是，Si-H1鍵、Si-H2鍵及Si-H3鍵的相對百分比等於與其對應的峰以下的面積的相對百分比。在示例性實施例中，當在相應峰的兩個斜面上的拐點處構造切線時，Si-H1鍵、Si-H2鍵及Si-H3鍵中的每一者的百分比可由由兩個切線及光譜的基線形成的三角形的面積來表示。
聚矽氧烷材料可根據反應式1來合成：
Figure 108107709-A0305-02-0010-5
聚矽氧烷材料的合成可在室溫或更低的溫度(例如，約-40℃至約25℃的溫度)下執行。此外，在合成製程中，單體可溶解在溶劑(舉例來說，例如異壬烷等有機溶劑)中並聚合。可以按重量計約10%至約50%的含量含有所述溶劑。
在合成製程中，可使用例如在「自二氯矽烷的水解獲得環聚矽氧烷，無機化學(Inorg.Chem.,)1983,22,p.2163」中詳細描述的方法來控制所生成的聚矽氧烷材料的重量平均分子量以及所生成的聚矽氧烷材料中的Si-H1鍵、Si-H2鍵及Si-H3鍵。此外，作為反應式1的產物的聚矽氧烷材料可自ADEKA購得。
聚矽氧烷材料可具有約4,000至約200,000的重量平均分子量。在示例性實施例中，聚矽氧烷材料可具有約5,000至約25,000的重量平均分子量。在示例性實施例中，聚矽氧烷材料可具有約10,000至約20,000的重量平均分子量。可使用例如凝膠滲透層析法(gel permeation chromatography，GPC)系統來量測重量平均分子量。
若聚矽氧烷材料具有極低的重量平均分子量，則聚矽氧烷材料可具有相對差的塗佈特性，使得可能無法按期望形成材料層。舉例而言，在形成聚矽氧烷材料層之後，聚矽氧烷材料層可 分層或丟失。相反地，若聚矽氧烷材料具有極大的重量平均分子量，則具有窄寬度的溝槽可能無法恰當地以聚矽氧烷材料填充。隨著半導體裝置的臨界尺寸(critical dimension，CD)的連續縮減，配置成隔離半導體裝置的溝槽的寬度可減小至幾奈米至幾十奈米。具有極高的重量平均分子量的聚矽氧烷材料可能無法良好地填充此類溝槽。
在基板10上形成的第一材料層21可在基板10的平坦頂表面上具有高度H1。如上所述，可使用旋塗製程形成第一材料層21。可藉由調節用於旋塗製程的基板10的旋轉速率、聚矽氧烷材料的溫度及黏度、以及基板10的旋轉時間來控制第一材料層21的高度H1。
[原子的重新排列]
參照圖1及圖2B，可對第一材料層21執行第一退火製程(步驟S120)。第一退火製程可在惰性氣氛中執行。在示例性實施例中，第一退火製程可在惰性氣體或具有相對低的化學反應性的氣體(例如氮氣(N2)、氦氣(He)、氖氣(Ne)、氬氣(Ar)、二氧化碳(CO2))或其混合物的氣氛中執行。
在示例性實施例中，第一退火製程可在約500℃至約700℃的溫度下執行。在示例性實施例中，第一退火製程可在約550℃至約700℃的溫度下執行。在示例性實施例中，第一退火製程可在約600℃至約700℃的溫度下執行。
若在極高的溫度下執行第一退火製程，則可能降低氧化 矽層的均勻性。若在極低的溫度下執行第一退火製程，則所生成的氧化矽層的膜品質可能是不均勻及易碎的。
在示例性實施例中，第一退火製程可執行約20分鐘(min)至約90分鐘。在示例性實施例中，第一退火製程可執行約30分鐘至約80分鐘。在示例性實施例中，第一退火製程可執行約30分鐘至約60分鐘。
若執行第一退火製程的時間極短，則可能降低氧化矽層的均勻性。若執行第一退火製程的時間極長，則可能會出現經濟上的缺點(economical disadvantage)。
在執行第一退火製程之後，第一材料層21的厚度可減小。因此，如圖2A所示，緊接在形成第一材料層21之後，第一材料層21可在基板10的平坦頂表面上具有高度H1，而如圖2B所示，在第一退火製程之後，第一材料層21a可在基板10的平坦頂表面上具有小於高度H1的高度H2。
第一材料層21a可在體積減小的同時固化。舉例而言，第一材料層21a可在垂直方向上收縮。在示例性實施例中，即使執行了第一退火製程，壓縮應力或拉伸應力可能仍不會在橫向方向上被施加或不會被顯著施加至基板10，儘管由於第一退火製程可能會產生一些橫向應力。過度的橫向應力可能對已經形成或隨後將形成於基板10上的結構造成損害。
在不受特定理論約束的情況下，據信上述第一退火製程可重新排列第一材料層21a中的原子。舉例而言，原子的重新排 列可包括斷開作為製備氧化矽的原料的聚矽氧烷材料中的-Si-Si-鍵，並將-Si-Si-鍵轉化為-Si-O-Si-鍵或兩個-Si-H鍵。
[氧化]
參照圖1及圖2C，可對第一材料層21a執行第二退火製程(步驟S130)。第二退火製程可在氧化氣氛中執行。在示例性實施例中，第二退火製程可在包括例如O2、H2O(g)、H2O2(g)、O3或其組合等氣體的氣氛中執行。在示例性實施例中，第二退火製程可緊接在參照圖2B所述的第一退火製程結束之後連續執行。
在示例性實施例中，第二退火製程可在約500℃至約700℃的溫度下執行。在示例性實施例中，第二退火製程可在約550℃至約700℃的溫度下執行。在示例性實施例中，第二退火製程可在約600℃至約700℃的溫度下執行。
若在極高的溫度下執行第二退火製程，則可能降低氧化矽層的均勻性。若在極低的溫度下執行第二退火製程，則所生成的氧化矽層的膜品質可能是不均勻及易碎的。
在示例性實施例中，第二退火製程可執行約20分鐘至約90分鐘。在示例性實施例中，第二退火製程可執行約30分鐘至約80分鐘。在示例性實施例中，第二退火製程可執行約30分鐘至約60分鐘。
若執行第一退火製程的時間極短，則可能降低氧化矽層的均勻性。若執行第一退火製程的時間極長，則可能會出現經濟上的缺點。
在執行第二退火製程之後，第一材料層21b的厚度可略微增大。因此，如圖2B所示，緊接在第一退火製程之後，第一材料層21a可在基板10的平坦頂表面上具有高度H2，而如圖2C所示，在第二退火製程之後，第一材料層21b可在基板10的平坦頂表面上具有略大於高度H2的高度H3。
在氧化氣氛中，對第一材料層21a執行第二退火製程之後，第一材料層21b的體積可略微增大。因此，圖2C所示的第一材料層21b的厚度可略大於圖2B所示的第一材料層21a的厚度。在第二退火製程之後獲得的第一材料層21b的橫向應力可較緊接在第一退火製程之後獲得的第一材料層21a的橫向應力增加得多。在示例性實施例中，橫向應力可為壓縮應力。所述壓縮應力可遠低於一般氧化物(例如，使用例如全氫聚矽氮烷(perhydro polysilazane，PHPS)等材料獲得的氧化矽)的應力。在示例性實施例中，使用根據本示例性實施例的方法形成的氧化矽的應力可為使用PHPS形成的氧化矽的應力的約1/3或小於1/3。
若被形成以提供裝置隔離膜的氧化矽具有極高的應力，則已經形成或待形成的結構受損的可能性可為高。因此，隨著氧化矽的應力降低，可獲得可靠性較高的半導體裝置。
在不受特定理論約束的情況下，據信上述第二退火製程可自氧化氣氛中的氧化劑接收氧原子，並在第一材料層21b中產生額外的-Si-O-Si-鍵。
[緻密化]
在示例性實施例中，可進一步對第一材料層21b執行第三退火製程(步驟S140)。在示例性實施例中，第三退火製程可在惰性氣氛中執行。第三退火製程可進一步緻密所形成的氧化矽層的膜品質。
第三退火製程可在約700℃至約1250℃的溫度範圍中執行。在示例性實施例中，第三退火製程可在約800℃至約1050℃的溫度範圍中執行。在示例性實施例中，第三退火製程可在約850℃至約950℃的溫度範圍中執行。
在示例性實施例中，第三退火製程可執行約20分鐘至約90分鐘。在示例性實施例中，第三退火製程可執行約30分鐘至約80分鐘。在示例性實施例中，第三退火製程可執行約30分鐘至約60分鐘。
在不受特定理論約束的情況下，據信上述第三退火製程可使第一材料層21b退火，並以較密的結構重新排列原子。
當上述第一退火製程及第二退火製程完成時，第一材料層中的-Si-Hn鍵可大部分或完全消失，即可實質上不存在-Si-Hn鍵。此處，不存在-Si-Hn鍵可指示為-Si-O-Si-鍵佔第一材料層21b中存在的鍵的一大部分，且相較於-Si-O-Si-鍵的數量，-Si-Hn鍵的數量可實質上為無關緊要的。不存在-Si-Hn鍵可能並非指示絕對不存在-Si-Hn鍵。
可藉由傅立葉轉換紅外線(FT-IR)光譜分析確認上述的不存在-Si-Hn鍵。在示例性實施方式中，在FT-IR光譜分析中， -Si-H鍵可在約2000cm-1至約2400cm-1的波數範圍內具有峰。基於-Si-H鍵在所述波數範圍中無峰的事實，可確認不存在-Si-Hn鍵。
為了突出一或多個實施例的特性而提供了以下實例及比較例，但應當理解的是，所述實例及比較例不應被解釋為限制實施例的範圍，比較例亦不應被解釋為在實施例的範圍之外。此外應理解，實施例不限於在實例及比較例中描述的特定細節。
如下表1所示，實例1及實例2以及比較例1及比較例2可分別對應於在上述操作中形成的材料層，且比較例3可對應於僅執行第二退火製程而未執行第一退火製程的材料層。圖4示出實例1及實例2以及比較例1至比較例3的材料層的FT-IR分析結果。
Figure 108107709-A0305-02-0016-6
參照表1及圖4，比較例1具有未被執行退火製程的材 料層。在比較例1中，在指示-Si-Hn鍵的約2000cm-1至約2400cm-1的波數範圍中確認了峰。與此相比，比較例3及實例1及實例2具有被執行至少一個退火製程的材料層。在比較例3及實例1及實例2中，確認在約2000cm-1至約2400cm-1的波數範圍中峰消失。
比較例2具有緊接在執行第一退火製程之後獲得的材料層。在比較例2中，在約2000cm-1至約2400cm-1的波數範圍中確認了弱峰(weak peak)。然而，實例1及實例2以及比較例3具有被執行第二退火的材料層。在實例1及實例2以及比較例3中，確認在約2000cm-1至約2400cm-1的波數範圍中指示-Si-Hn鍵的峰完全消失。
因此，據信-Si-Hn鍵由於在水蒸氣氣氛中執行的第二退火製程而消失。
圖5示出在圖4所示的光譜中，介於約700cm-1至約1500cm-1波數範圍中的詳細光譜。
參照圖5，比較例3以及實例1及實例2的峰較比較例1及比較例2的峰增加得多，並且觀察到峰增加的程度彼此相似。
因此，據信在氧化氣氛中執行第二退火製程之後，產生了大量-Si-O-Si-鍵。
圖6示出在圖4所示的光譜中，介於對應於-Si-Si-鍵的約600cm-1至約800cm-1波數範圍中的詳細光譜。
參照圖4及圖6可看出，在約600cm-1至約800cm-1的 波數範圍內示出了比較例1的峰，而峰消失於比較例2及比較例3以及實例1及實例2中。
因此，據信原子由於第一退火製程而被重新排列，且具體而言，-Si-Si-鍵被-Si-O-Si-鍵取代。
返回參照圖4，在被執行第一退火製程及第二退火製程中的一者的比較例2及比較例3中，在約3000cm-1至約3700cm-1的波數範圍中觀察到表示羥基(-OH)的弱峰。
在比較例2中，據信由於第一退火製程，在重新排列原子的製程期間部分地產生羥基。在比較例3中，據信由於在氧化氣氛中執行的第二退火製程，在引入氧原子的製程期間部分地產生羥基。
與此相比，在被執行第一退火製程及第二退火製程的實例1及實例2中，未觀察到表示羥基(-OH)的峰。因此，第一退火製程及第二退火製程二者皆可用於獲得緻密-Si-O-Si-鍵。
以下，在約5,000至約25,000的範圍中改變聚矽氧烷材料的分子量(MW)的同時製造了氧化矽層。具體的製造條件如下表2所示(實例1及實例3至實例7)。使用分子量為約6,000至約15,000的東燃矽氮烷(torene silazene，TOSZ)代替聚矽氧烷材料製造了氧化矽層。具體的製造條件如下表2(比較例4及比較例5)所示。使用HSQ作為一般的聚矽氧烷材料製造了氧化矽層。具體的製造條件如表2(比較例6)所示。TOSZ可指PHPS。
在表2中，藉由使用橢圓偏光儀(ellipsometer)量測退 火製程前後的厚度變化而計算收縮率(「SHK」)(%)，並且藉由與基板翹曲的相關性計算了應力。藉由在相同的化學機械拋光(chemical mechanical polishing，CMP)條件下量測膜品質移除率而獲得化學機械拋光(CMP)移除率。藉由在平坦基板上形成每一個材料層之後量測濕蝕刻速率而獲得濕蝕刻電阻(wet etch resistance，WER)。
Figure 108107709-A0305-02-0019-7
Figure 108107709-A0305-02-0020-8
如表2所示，在使用根據實施例的聚矽氧烷材料的實例1、實例3及實例7中，收縮率大致穩定(約13%)，且應力相對為低(約28百萬帕斯卡(MPa)至約33MPa)。與此相比，使用TOSZ(即，PHPS)的比較例4及比較例5示出其應力遠高於實例1、實例3及實例7中的應力。在使用HSQ的比較例6中，儘管其應力較比較例4及比較例5低，但收縮率略高，且其應力遠高於實例1、實例3及實例7中的應力。
因此可看出，根據實施例的方法，可在穩定收縮率的同時形成具有顯著低的應力的氧化矽層。
使用SiH2Cl2作為起始材料，確定了聚矽氧烷、具有各種百分比的聚矽氧烷材料中的-Si-Hn鍵的百分比的影響，且使用聚矽氧烷材料製造了氧化矽層。各實例的SiHn百分比示出於下表3中。
Figure 108107709-A0305-02-0020-9
Figure 108107709-A0305-02-0021-10
如表3所示，當SiH2百分比介於約43%至約96%範圍內時，氧化矽層表現出相對穩定的收縮率及相對低的應力(小於40MPa)。與此相比，當SiH2百分比小於40%時，氧化矽層的收縮率略有增加，且氧化矽層的應力顯著增加(大於50MPa)。
圖7A至圖7C分別為緊接在對實例6、實例5及實例1的矽氧烷材料層執行第一退火製程之前所獲得的影像。
參照圖7A，在實例6中，觀察到氧化矽層具有部分不穩定的形態(morphology)，並產生一些顆粒。參照圖7B，在實例5中，儘管氧化矽層最初具有良好的形態，但隨著時間的推移，在氧化矽層的表面上產生了一些顆粒。參照圖7C，實例1具有良好的形態而未產生顆粒。
<實例9至實例11>
在下表4所示的條件下，對在實例5中使用的聚矽氧烷材料(重量平均分子量為10,000；SiH2百分比為81%)執行了第 一退火製程及第二退火製程，並量測了WER。
Figure 108107709-A0305-02-0022-11
如表4所示，當在約600℃的溫度下執行第一退火製程及第二退火製程時(參照實例11)，WER較在約500℃的溫度下執行第一退火製程及第二退火製程時(參照實例9及實例10)增加很多。
<實例12及比較例9至比較例11>
在下表5所示的條件下，對在實例5中使用的聚矽氧烷材料(重量平均分子量為10,000；SiH2百分比為81%)執行第一退火製程及/或第二退火製程，並量測WER及應力。
Figure 108107709-A0305-02-0022-12
如表5所示，當未執行第二退火製程時(參照比較例9)，儘管應力為低，但WER極低。此外，當未執行第一退火製程時(參照比較例10及比較例11)，WER為低，且量測到高應力。
此外，對比較例9及比較例11以及實例11量測了X射線反射率(X-ray reflectivity，XRR)密度。如表5所示，被執行第一退火製程及第二退火製程二者的實例11具有最緻密的膜品質。
在二個矽基板中形成溝槽以形成線與間隙(line-and-space)結構，且分別使用根據實例1及比較例4的方法在所得結構上形成氧化矽層。然後，使用氟酸溶液對形成於溝槽中的氧化矽層進行蝕刻達相同的時間量，並量測各氧化矽層的濕蝕刻深度的分佈。
在比較例4的氧化矽層中，最大蝕刻深度(136.3奈米)與最小蝕刻深度(76.05奈米)之間的差約為60奈米。在實例1的氧化矽層中，最大蝕刻深度(118.52奈米)與最小蝕刻深度(89.38奈米)之間的差約為29奈米。因此可看到，當使用實例1的氧化矽層時，降低了濕蝕刻深度的偏差。
在對氧化矽層進行濕蝕刻之後，當濕蝕刻深度根據位置而變化且氧化矽層具有相當大的應力時，可能會損壞已經形成或隨後將形成的結構。使用根據實施例的方法形成的氧化矽層可具有盡可能低的應力，並表現出改善的濕蝕刻均勻性，藉此有助於製造高度可靠的半導體裝置。
藉由使用根據實施例的形成氧化物層的方法，可無空隙地製造具有顯著低應力的均勻的氧化物層。此外，可使用具有低應力的均勻的氧化物層來製造高度可靠的半導體裝置。
圖8A至8M為根據示例性實施例的一種製造半導體裝置300的方法的順序操作的側面剖視圖。
參照圖8A，可在包括多個主動區AC的基板310上形成層間絕緣膜320，並將層間絕緣膜320圖案化以暴露出所述多個主動區AC的至少一些部分。層間絕緣膜320可包括暴露出主動區AC的凹部RE。凹部RE可為接觸孔或溝槽。儘管已描述了凹部RE為接觸孔的情況，但將理解，可實施溝槽型凹部等。
基板310可包括半導體(例如矽(Si)或鍺(Ge))或化合物半導體(例如，矽鍺(SiGe)、碳化矽(SiC)，砷化鎵(GaAs)、砷化銦(InAs)或磷化銦(InP))。在示例性實施例中，基板310可包括III-V族材料及IV族材料中的至少一者。III-V族材料可為包括至少一個III族原子及至少一個V族原子的二元、三元或四元化合物。III-V族材料可為包括In、Ga及Al中的至少一者的原子作為III族原子且包括As、P及Sb中的至少一者的原子作為V族原子的化合物。舉例而言，可自InP、InzGa1-zAs(0
Figure 108107709-A0305-02-0024-38
z
Figure 108107709-A0305-02-0024-39
1)及AlzGa1-zAs(0
Figure 108107709-A0305-02-0024-40
z
Figure 108107709-A0305-02-0024-41
1)中選出III-V族材料。二元化合物可為例如InP、GaAs、InAs、InSb及GaSb中的至少一者。三元化合物可為InGaP、InGaAs、AlInAs、InGaSb、GaAsSb及GaAsP中的任一者。IV族材料可為矽或鍺。在另一實例中，基板310可具有絕緣體上 覆矽(silicon on insulator，SOI)結構。基板310可包括導電區，例如摻雜阱或摻雜結構。
所述多個主動區AC可由形成於基板310中的多個裝置隔離區312界定。裝置隔離區312可包括氧化矽層。裝置隔離區312還可包括氮化矽膜、氮氧化矽膜或其組合。
可使用參照圖1至圖2C所述的方法來形成裝置隔離區312中所包括的氧化矽層。
層間絕緣膜320可包括氧化矽層。可使用參照圖1至圖2C所述的方法來形成層間絕緣膜320中所包括的氧化矽層。
參照圖8B，可在凹部單元RE內部及層間絕緣膜320的整個頂表面上形成障壁金屬材料層322m。可使用原子層沈積(atomic layer deposition，ALD)製程、化學氣相沈積(chemical vapor deposition，CVD)製程或物理氣相沈積(physical vapor deposition，PVD)製程來形成障壁金屬材料層322m。障壁金屬材料層322m可包含例如鈦(Ti)及/或氮化鈦(TiN)。
此外，可在障壁金屬材料層322m的整個頂表面上形成導電材料層324m。導電材料層324m可包含鎢(W)，且可使用CVD製程形成。
參照圖8C，可對導電材料層324m執行CMP製程，以將導電材料層324m限制在凹部RE內。在此種情況下，可使用障壁金屬材料層322m作為拋光終止膜來執行CMP製程。
此外，當對金屬膜執行CMP製程時，可藉由在酸性氣 氛中添加氧化劑(例如，過氧化氫)來執行CMP製程。在示例性實施例中，當使用CMP漿料組成物對導電材料層324m進行拋光時，CMP漿料組成物可不包含氧化劑。
參照圖8D，可對暴露出的障壁金屬材料層322m執行CMP製程，使得可在每個接觸孔中界定障壁金屬層322，且可在接觸孔之間執行完全的節點分離。舉例而言，可使用包括陶瓷顆粒的CMP漿料組成物來執行CMP製程，所述陶瓷顆粒的表面利用特定官能團改性。
在圖8D的製程中，可使用不包含氧化劑的CMP漿料組成物來執行CMP製程，類似於參照圖8C所述的製程。
圖8C及8D示出了使用障壁金屬材料層322m及層間絕緣膜320中的每一者作為拋光終止膜執行兩步CMP製程的情形。然而，在一些實施例中，可僅使用層間絕緣膜320作為拋光終止膜來執行單個CMP製程。
可將CMP漿料組成物控制為具有為約1至約9的pH值。然而，當如圖8C及圖8D所示對金屬進行拋光時，可將CMP漿料組成物控制為酸性，且CMP漿料組成物可具有為約1至約4的pH值。
多個導電區324可連接至例如場效應電晶體(field-effect transistor，FET)等開關裝置的一端，所述開關裝置可形成於基板310上。舉例而言，所述多個導電區324可包括多晶矽(poly-Si)、金屬、導電金屬氮化物、金屬矽化物或其組合。
參照圖8E，可形成絕緣層328以覆蓋層間絕緣膜320及所述多個導電區324。絕緣層328可用作蝕刻終止層。
絕緣層328可包括相對於在隨後的製程中形成的層間絕緣膜320及模製層330(參照圖8F)具有蝕刻選擇性的絕緣材料。在示例性實施例中，絕緣層328可包含氮化矽、氧氮化矽或其組合。
在示例性實施例中，絕緣層328可被形成至具有例如約100埃(Å)至約600埃的厚度。
參照圖8F，可在絕緣層328上形成模製層330。
在示例性實施例中，模製層330可包括氧化物層。舉例而言，模製層330可包括氧化矽層。可使用參照圖1至圖2C所述的方法來形成模製層330中所包括的氧化矽層。在示例性實施例中，模製層330可被形成至具有約1000埃至約20000埃的厚度。
在示例性實施例中，模製層330可包括支撐膜，所述支撐膜可使用相對於模製層330具有蝕刻選擇性的材料而形成，並且可具有為約50埃至約3000埃的厚度。支撐膜可包括相對於在後續製程期間用於移除模製層330的蝕刻氣氛具有相對低的蝕刻速率的材料。舉例而言，當隨後藉由使用LAL(包括氟化銨(NH4F)、氫氟酸(HF)及水)的剝離製程(lift-off process)移除模製層330時，支撐膜可包含相對於LAL具有相對低的蝕刻速率的材料。在示例性實施例中，支撐膜可包含氮化矽、碳氮化矽、氧化鉭、氧化鈦或其組合。
參照圖8G，可在模製層330上依序形成犧牲膜342及遮罩圖案344。
犧牲膜342可包括氧化物層，例如使用硼磷矽酸鹽玻璃(borophosphosilicate glass，BPSG)製程、磷矽酸鹽玻璃(phosphosilicate glass，PSG)製程、未經摻雜的矽酸鹽玻璃(undoped silicate glass，USG)製程、旋塗介電(spin-on-dielectric，SOD)製程或高密度電漿化學氣相沈積(high-density-plasma chemical vapor deposition，HDP CVD)製程形成的氧化物層。犧牲膜342的厚度可為約500埃至約2000埃。犧牲膜342可用於保護模製層330中所包括的支撐膜。
遮罩圖案344可包括氧化物層、氮化物膜、多晶矽膜、光阻膜或其組合。形成電容器的下部電極的區可由遮罩圖案344界定。
參照圖8H，可使用遮罩圖案344作為蝕刻遮罩並使用絕緣層328作為蝕刻終止層對犧牲膜342及模製層330執行乾蝕刻，藉此形成犧牲圖案342P及界定多個孔h1的模製圖案330P。
絕緣層328亦可例如由於過度蝕刻而被蝕刻，藉此形成暴露出多個導電區324的絕緣圖案328P。
參照圖8I，可自圖8H中所示的所得結構移除遮罩圖案344，且可形成用於形成下部電極的導電層350以覆蓋所述多個孔h1中的每一者的內側壁、絕緣圖案328P的暴露出的表面、分別由所述多個孔h1暴露出的所述多個導電區324的表面以及犧牲圖案 342P的暴露出的表面。
可在所述多個孔h1的側壁上共形地(conformally)形成用於形成下部電極的導電層350，以部分地留下所述多個孔h1中的每一者的內部空間。
在示例性實施例中，用於形成下部電極的導電層350可包括經摻雜的半導體、導電金屬氮化物、金屬、金屬矽化物、導電氧化物或其組合。舉例而言，用於形成下部電極的導電層350可包括TiN、TiAlN、TaN、TaAlN、W、WN、Ru、RuO2、Ir、IrO2、Pt、PtO、SrRuO3(SRO)、(Ba,Sr)RuO3(BSRO)、CaRuO3(CRO)、(La,Sr)CoO3(LSCo)或其組合。
可使用CVD製程、金屬有機CVD(metal organic CVD，MOCVD)製程或ALD製程形成用於形成下部電極的導電層350。舉例而言，用於形成下部電極的導電層350可被形成至具有約20奈米至約100奈米的厚度。
參照圖8J，可部分地移除用於形成下部電極的導電層350的上部部分，使得可將用於形成下部電極的導電層350分隔成多個下部電極LE。
為了形成所述多個下部電極LE，可使用回蝕製程(etchback process)或CMP製程移除用於形成下部電極的導電層350的上部部分的一部分及犧牲圖案342P(參照圖8I)，直至模製圖案330P的頂表面被暴露為止。
可藉由絕緣圖案328P形成所述多個下部電極LE，並將 所述多個下部電極LE連接至導電區324。
參照圖8K，可移除模製圖案330P以暴露出具有圓柱形狀的所述多個下部電極LE的外壁表面。
可藉由使用LAL或氟酸的剝離製程移除模製圖案330P。
參照圖8L，可在所述多個下部電極LE上形成介電膜360。
介電膜360可被形成為共形地覆蓋所述多個下部電極LE的暴露出的表面。
介電膜360可使用ALD製程而形成。
介電膜360可包含氧化物、金屬氧化物、氮化物或其組合。在示例性實施例中，介電膜360可包括ZrO2膜。舉例而言，介電膜360可包括ZrO2膜的單層或包括多層式結構，所述多層式結構包括至少一個ZrO2膜及至少一個Al2O3膜的組合。
在示例性實施例中，介電膜360可具有約50埃至約150埃的厚度。
參照圖8M，可在介電膜360上形成上部電極UE。
下部電極LE、介電膜360及上部電極UE可構成電容器370。
上部電極UE可包括經摻雜的半導體、導電金屬氮化物、金屬、金屬矽化物、導電氧化物或其組合。舉例而言，上部電極UE可包括TiN、TiAlN、TaN、TaAlN、W、WN、Ru、RuO2、Ir、IrO2、Pt、PtO、SrRuO3(SRO)、(Ba,Sr)RuO3(BSRO)、CaRuO3 (CRO)、(La,Sr)CoO3(LSCo)或其組合。
可使用CVD製程、MOCVD製程、PVD製程或ALD製程來形成上部電極UE。
已參照圖8A至圖8M闡述了半導體裝置300的製造方法，所述方法包括形成覆蓋具有圓柱形狀的下部電極LE的表面的介電膜360的製程。在另一種實施方式中，可形成不具有內部空間的柱狀(pillar-type)下部電極來代替具有圓柱形狀的下部電極LE，且可在柱狀下部電極上形成介電膜360。
根據參照圖8A至圖8M所述的本示例性實施例的半導體裝置300的製造方法，為了形成障壁金屬層322及導電區324，可使用CMP漿料組成物執行CMP製程。
綜上所述，隨著半導體裝置的連續縮減，期望改善填充精密間隙的氧化物的特性。舉例而言，可將均勻製造且具有優異特性的氧化物層用於裝置隔離膜或層間絕緣膜，所述裝置隔離膜或層間絕緣膜被配置成使半導體裝置彼此電性隔離。
如上所述，實施例是有關於一種形成氧化物層的方法及製造半導體裝置的方法，藉由所述方法可無空隙地形成具有低應力的均勻的氧化物層。實施例可提供一種形成氧化物層的方法，藉由所述方法可無空隙地形成具有低應力的均勻的氧化物層。實施例亦可提供表現出高可靠性的半導體裝置。
已在本文中揭露了示例性實施例，且儘管使用具體用語，然而所述用語僅用於且僅被解釋為一般性意義及闡述性意 義，而並非用以限制目的。在某些情形中，除非另外明確地指明，否則如在本申請案提出申請之前將對此項技術中具有通常知識者顯而易見的是，結合特定實施例所闡述的特徵、特性及/或元件可單獨使用或與結合其他實施例所述的特徵、特性及/或元件組合使用。因此，熟習此項技術者應理解，在不背離由下文申請專利範圍所述的本發明的精神及範圍的條件下，可做出各種形式及細節上的變化。
Figure 108107709-A0305-02-0002-1
S110、S120、S130、S140:步驟

Claims (9)

  1. 一種形成氧化物層的方法，所述方法包括：在半導體基板上形成第一材料層，所述第一材料層包含聚矽氧烷材料，其中在所述聚矽氧烷材料中所包括的Si-H1鍵、Si-H2鍵及Si-H3鍵中，所述Si-H2鍵的百分比介於40%至90%；在惰性氣氛中，對所述第一材料層執行第一退火製程；在執行所述第一退火製程之後，在氧化氣氛中，對所述第一材料層執行第二退火製程；以及在執行所述第二退火製程之後，在高於所述第一退火製程和所述第二退火製程的溫度的惰性氣氛中，對所述第一材料層執行第三退火製程。
  2. 如申請專利範圍第1項所述的形成氧化物層的方法，其中在所述聚矽氧烷材料中所包括的所述Si-H1鍵、所述Si-H2鍵及所述Si-H3鍵中，所述Si-H3鍵的百分比介於0.01%至10%。
  3. 如申請專利範圍第1項所述的形成氧化物層的方法，其中所述聚矽氧烷材料的重量平均分子量介於5,000至25,000。
  4. 如申請專利範圍第1項所述的形成氧化物層的方法，其中在所述氧化物層中實質上不存在Si-H鍵。
  5. 如申請專利範圍第1項所述的形成氧化物層的方法，其中所述第一退火製程及所述第二退火製程中的每一者在600℃至700℃的溫度下獨立執行。
  6. 如申請專利範圍第1項所述的形成氧化物層的方法，其 中所述第二退火製程是在包括O2、H2O、H2O2及O3中的至少一者的氣氛中執行的。
  7. 如申請專利範圍第1項所述的形成氧化物層的方法，其中所述第一退火製程是在所述第二退火製程之前執行的，且所述第二退火製程緊接在所述第一退火製程之後執行。
  8. 一種製造半導體裝置的方法，所述方法包括：在半導體基板中形成溝槽，所述溝槽界定主動區；在所述溝槽中形成第一材料層，所述第一材料層包含聚矽氧烷材料，其中所述聚矽氧烷材料的重量平均分子量介於5,000至25,000；在惰性氣氛中，對所述第一材料層執行第一退火製程；在氧化氣氛中，對已執行所述第一退火製程的所述第一材料層執行第二退火製程；在執行所述第二退火製程之後，在高於所述第一退火製程和所述第二退火製程的溫度的惰性氣氛中，對所述第一材料層執行第三退火製程；以及在所述主動區中形成記憶體裝置。
  9. 一種形成氧化物層的方法，所述方法包括：在半導體基板上形成第一材料層，所述第一材料層包含聚矽氧烷材料，其中所述聚矽氧烷材料由反應式1製備：
    Figure 108107709-A0305-02-0036-13
     在惰性氣氛中，對所述第一材料層執行第一退火製程；在氧化氣氛中，對所述第一材料層執行第二退火製程；以及在執行所述第二退火製程之後，在高於所述第一退火製程和所述第二退火製程的溫度的惰性氣氛中，對所述第一材料層執行第三退火製程，其中在所述聚矽氧烷材料中所包括的Si-H1鍵、Si-H2鍵及Si-H3鍵中，所述Si-H2鍵的百分比介於50%至90%，且所述Si-H3鍵的百分比介於0.01%至10%。
TW108107709A 2018-03-09 2019-03-08 形成氧化物層的方法及製造半導體裝置的方法 TWI829674B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180028305A KR102650216B1 (ko) 2018-03-09 2018-03-09 산화물층의 형성 방법 및 반도체 소자의 제조 방법
KR10-2018-0028305 2018-03-09

Publications (2)

Publication Number Publication Date
TW201946096A TW201946096A (zh) 2019-12-01
TWI829674B true TWI829674B (zh) 2024-01-21

Family

ID=67842012

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108107709A TWI829674B (zh) 2018-03-09 2019-03-08 形成氧化物層的方法及製造半導體裝置的方法

Country Status (5)

Country Link
US (1) US10923341B2 (zh)
JP (1) JP7319794B2 (zh)
KR (1) KR102650216B1 (zh)
CN (1) CN110246750A (zh)
TW (1) TWI829674B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7242488B2 (ja) * 2019-09-17 2023-03-20 株式会社東芝 半導体装置の製造方法
US11764270B2 (en) * 2020-03-19 2023-09-19 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319063A (ja) * 2005-05-11 2006-11-24 Toshiba Corp 半導体装置の製造方法
JP2007111645A (ja) * 2005-10-21 2007-05-10 Dow Corning Toray Co Ltd シリカ系ガラス薄層付き無機質基板、その製造方法、コーテイング剤および半導体装置
TW200829626A (en) * 2006-09-21 2008-07-16 Jsr Corp Silicone resin composition and method for forming trench isolation

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501407B2 (ja) 1991-12-30 2004-03-02 ソニー株式会社 有機シリコーン系樹脂膜の形成方法、及び半導体装置の製造方法
US6310384B1 (en) 1993-07-02 2001-10-30 Hitachi, Ltd. Low stress semiconductor devices with thermal oxide isolation
KR970010592B1 (ko) * 1993-12-01 1997-06-28 한국과학기술연구원 2-아릴프로필히드로겐폴리실록산 형태의 실리콘 오일 및 그의 제조방법
JP3796796B2 (ja) 1996-02-01 2006-07-12 ソニー株式会社 化学増幅レジストパターンの形成方法および装置
US5786278A (en) 1996-08-27 1998-07-28 Watkins-Johnson Company Method of stress-relieving silicon oxide films
US6448331B1 (en) 1997-07-15 2002-09-10 Asahi Kasei Kabushiki Kaisha Alkoxysilane/organic polymer composition for thin insulating film production and use thereof
WO2001048806A1 (fr) 1999-12-28 2001-07-05 Catalysts & Chemicals Industries Co., Ltd. Procede de production d'un film a faible constante dielectrique et substrat semi-conducteur pourvu de ce film a faible constante dielectrique
JP2001206710A (ja) 2000-01-20 2001-07-31 Jsr Corp シリカ系膜の形成方法
JP4368498B2 (ja) 2000-05-16 2009-11-18 Ｎｅｃエレクトロニクス株式会社 半導体装置、半導体ウェーハおよびこれらの製造方法
KR100364026B1 (ko) * 2001-02-22 2002-12-11 삼성전자 주식회사 층간 절연막 형성방법
US6780499B2 (en) 2001-05-03 2004-08-24 International Business Machines Corporation Ordered two-phase dielectric film, and semiconductor device containing the same
JP2004311532A (ja) * 2003-04-02 2004-11-04 Semiconductor Leading Edge Technologies Inc 多孔質膜の形成方法
US20060051929A1 (en) * 2004-09-03 2006-03-09 Honeywell International Inc. Electrical properties of shallow trench isolation materials via high temperature annealing in the presence of reactive gases
KR100685734B1 (ko) 2005-06-07 2007-02-26 삼성전자주식회사 다공성 스핀 온 글래스 조성물, 이의 제조 방법 및 이를이용한 다공성 실리콘 산화막 제조 방법
US7244658B2 (en) 2005-10-17 2007-07-17 Applied Materials, Inc. Low stress STI films and methods
JP2008305974A (ja) * 2007-06-07 2008-12-18 Elpida Memory Inc 酸化膜形成用塗布組成物およびそれを用いた半導体装置の製造方法
KR20100027388A (ko) * 2008-09-02 2010-03-11 삼성전자주식회사 반도체 소자의 절연막 및 그를 이용한 반도체 소자의 형성방법
KR20230154098A (ko) * 2009-10-08 2023-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8961918B2 (en) * 2012-02-10 2015-02-24 Rohm And Haas Electronic Materials Llc Thermal annealing process
CN104900577A (zh) * 2014-03-04 2015-09-09 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN106133876A (zh) * 2014-03-26 2016-11-16 东丽株式会社 半导体器件的制造方法及半导体器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006319063A (ja) * 2005-05-11 2006-11-24 Toshiba Corp 半導体装置の製造方法
JP2007111645A (ja) * 2005-10-21 2007-05-10 Dow Corning Toray Co Ltd シリカ系ガラス薄層付き無機質基板、その製造方法、コーテイング剤および半導体装置
TW200829626A (en) * 2006-09-21 2008-07-16 Jsr Corp Silicone resin composition and method for forming trench isolation

Also Published As

Publication number Publication date
US20190279862A1 (en) 2019-09-12
JP2019161224A (ja) 2019-09-19
US10923341B2 (en) 2021-02-16
TW201946096A (zh) 2019-12-01
KR20190106598A (ko) 2019-09-18
JP7319794B2 (ja) 2023-08-02
KR102650216B1 (ko) 2024-03-21
CN110246750A (zh) 2019-09-17

Similar Documents

Publication Publication Date Title
US8435904B2 (en) Methods of uniformly removing silicon oxide and an intermediate semiconductor device
TWI623047B (zh) 電晶體裝置及其製造方法
TWI754823B (zh) 半導體裝置及其形成方法
US8906761B2 (en) Method of manufacturing for semiconductor device using expandable material
TWI685895B (zh) 半導體裝置及其製造方法
US9548348B2 (en) Methods of fabricating an F-RAM
TW201824357A (zh) 形成介電膜的方法以及製造半導體裝置的方法
US10304731B2 (en) Damascene oxygen barrier and hydrogen barrier for ferroelectric random-access memory
TWI713108B (zh) 半導體裝置及其形成方法
TWI829674B (zh) 形成氧化物層的方法及製造半導體裝置的方法
KR100688493B1 (ko) 폴리실리콘 콘택 플러그를 갖는 금속-절연막-금속캐패시터 및 그 제조방법
KR100640563B1 (ko) 콘케이브 구조의 캐패시터를 가지는 반도체 소자 및 그제조방법
WO2017039854A1 (en) Method for fabricating ferroelectric random-access memory on pre-patterned bottom electrode and oxidation barrier
KR100712525B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
US9147596B2 (en) Method for forming shallow trench isolation
CN109786254B (zh) 后栅极工艺中的选择性高k形成
US20110306208A1 (en) Method for Fabricating Semiconductor Device
KR100890049B1 (ko) 반도체 메모리소자의 캐패시터 형성방법
KR100654351B1 (ko) 반도체 소자의 제조방법
KR100510526B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
JP2024518690A (ja) ゲート保護用の犠牲キャップ層
KR100924699B1 (ko) 반도체 배선 구조, 커패시터를 포함하는 반도체 소자 및 그 제조방법
KR100716644B1 (ko) 반도체 소자의 엠아이엠 캐패시터 제조방법
KR20100135097A (ko) 반도체 소자의 커패시터 및 형성 방법
JPWO2011138906A1 (ja) 半導体装置の製造方法