TW202329474A - 製造電容器的方法 - Google Patents

製造電容器的方法 Download PDF

Info

Publication number
TW202329474A
TW202329474A TW111136751A TW111136751A TW202329474A TW 202329474 A TW202329474 A TW 202329474A TW 111136751 A TW111136751 A TW 111136751A TW 111136751 A TW111136751 A TW 111136751A TW 202329474 A TW202329474 A TW 202329474A
Authority
TW
Taiwan
Prior art keywords
layer
oxide layer
forming
homogeneous
lower electrode
Prior art date
Application number
TW111136751A
Other languages
English (en)
Other versions
TWI818749B (zh
Inventor
趙哲珍
金鉉埈
辛瑜暻
徐鍾汎
鄭昌和
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202329474A publication Critical patent/TW202329474A/zh
Application granted granted Critical
Publication of TWI818749B publication Critical patent/TWI818749B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Inorganic Insulating Materials (AREA)
  • Compositions Of Oxide Ceramics (AREA)

Abstract

一種製造電容器的方法包括在反應空間中的半導體基板上形成下部電極。在下部電極上形成同質氧化物層。在同質氧化物層上形成介電層。在介電層上形成上部電極。形成同質氧化物層包括實行同質氧化物層形成循環至少一次。同質氧化物層形成循環包括供應氧化劑、吹除氧化劑及抽空反應空間。

Description

製造電容器的方法
[相關申請案的交叉參考]
本申請案主張於2021年10月01日在韓國智慧財產局提出申請的韓國專利申請案第10-2021-0131139號的優先權，所述韓國專利申請案的揭露內容全文併入本案供參考。
本發明概念是有關於一種製造電容器的方法及一種製造半導體裝置的方法，且更具體而言，是有關於製造具有增加的裝置可靠性且具有減少的2位元型缺陷的電容器及半導體裝置的方法。
需要小型化及高效能的半導體裝置。應用於動態隨機存取記憶體（dynamic random access memory，DRAM）的電容器可表現出塌陷缺陷，此降低了半導體裝置的穩定性及可靠性。
本發明概念的實施例提供一種製造具有增加的裝置可靠性且具有減少的2位元型缺陷的電容器的方法。
本發明概念的實施例提供一種製造具有增加的裝置可靠性且具有減少的2位元型缺陷的半導體裝置的方法。
根據本發明概念的實施例，一種製造電容器的方法包括在反應空間中的半導體基板上形成下部電極。在下部電極上形成同質氧化物層。在同質氧化物層上形成介電層。在介電層上形成上部電極。形成同質氧化物層包括實行同質氧化物層形成循環至少一次。同質氧化物層形成循環包括供應氧化劑、吹除氧化劑及抽空反應空間。
根據本發明概念的實施例，一種製造半導體裝置的方法包括在反應空間中的半導體基板上形成下部電極。實行同質氧化物層形成循環至少兩次以在下部電極上形成同質氧化物層。在實行同質氧化物層形成循環至少兩次之後，在同質氧化物層上形成介面層。在介面層上形成介電層。在介電層上形成上部電極。同質氧化物層形成循環包括依序實行：供應氧化劑；吹除氧化劑；以及抽空反應空間。在介面層上形成介電層包括實行沈積循環至少兩次。沈積循環包括在介面層上提供金屬前驅物、吹除過量的金屬前驅物、供應反應物以形成介電層以及吹除過量的反應物。
根據本發明概念的實施例，一種製造半導體裝置的方法包括在半導體基板上形成導電下部電極。導電下部電極包含金屬A的氮化物。在下部電極上形成同質氧化物層。在同質氧化物層上形成介電層。在介電層上形成上部電極。形成同質氧化物層包括實行同質氧化物層形成循環至少一次。同質氧化物層形成循環包括依序實行：藉由供應氧化劑將金屬A的氮化物部分地轉化成金屬A的氧化物；吹除氧化劑；以及將下部電極周圍的壓力降低至約1帕至約30帕。
在下文中，參照附圖詳細闡述本發明概念的實施例。在附圖中，相同的組件被賦予相同的參考編號，且不再對其進行贅述。
圖1是示出根據本發明概念實施例的製造電容器12的方法的流程圖。
圖2A至圖2J是示出根據本發明概念實施例的製造電容器12的方法的側面剖視圖。
參照圖1及圖2A，在方塊S10中，在基板110上形成下部電極。舉例而言，下部電極可形成於反應空間中。
在實施例中，可在基板110上形成層間絕緣層111、接觸插塞112及蝕刻終止層113，且可在基板110上形成用於製造電容器的第一模製層114。可在第一模製層114上形成（例如，在基板110的厚度方向上在第一模製層114正上方形成）支撐層132L。在一些實施例中，支撐層132L可具有處於約10奈米至約500奈米的範圍內的厚度。可在支撐層132L上形成用於對支撐層132L進行圖案化的遮罩圖案140。遮罩圖案140可被形成為具有與隨後欲形成的支撐圖案對應的圖案。在實施例中，遮罩圖案140可為例如光阻圖案。
在實施例中，基板110可包括由例如矽（Si）或鍺（Ge）等半導體元素或者例如碳化矽（SiC）、砷化鎵（GaAs）、砷化銦（InAs）或磷化銦（InP）等化合物半導體形成的半導體基板。在一些實施例中，基板110可包括包含半導體基板、形成於半導體基板上的至少一個絕緣層及/或至少一個導電區的結構。導電區可包括例如摻雜有雜質的阱、摻雜有雜質的結構、含金屬的導電層等。另外，基板110可具有例如淺溝渠隔離（shallow trench isolation，STI）結構等各種裝置隔離結構。
在實施例中，可在基板110上形成彼此交叉的多條字元線與位元線，且字元線及位元線可被層間絕緣層111覆蓋。在基板110中在每一字元線的兩側上可具有摻雜區，且接觸插塞112中的每一者可連接至一個摻雜區。另外，接觸插塞112可各自電性連接至對應的開關元件。開關元件可包括例如電晶體或二極體等主動元件。
層間絕緣層111可包含介電材料。舉例而言，在實施例中，層間絕緣層111可由氧化物、氮化物及/或氮氧化物形成。層間絕緣層111可包括單個層或者二或更多個層。
穿透層間絕緣層111的接觸插塞112可形成於基板110的主動區上。接觸插塞112可由選自包括以下材料的群組中的至少一種材料形成：半導體材料，例如經摻雜的複晶矽；金屬，例如鎢（W）、鈦（Ti）、鉭（Ta）、銅（Cu）及/或鋁（Al）；金屬氮化物，例如氮化鎢（WN）、氮化鈦（TiN）及/或氮化鉭（TaN）；金屬氮化矽，例如氮化鈦矽（TiSiN）及/或氮化鎢矽（WSiN）；以及金屬矽化物，例如矽化鎢（WSi）。
可在蝕刻終止層113上形成第一模製層114。第一模製層114可包括選自氧化物層、氮化物層及氮氧化物層中的至少一個層。
在實施例中，可在第一模製層114與蝕刻終止層113之間進一步形成緩衝層。緩衝層可包括氧化物層及氮化物層中的至少一者。
支撐層132L可由對第一模製層114具有蝕刻選擇性的材料形成。舉例而言，當使用蝕刻剝離製程來移除第一模製層114的全部或部分時，第一模製層114可由蝕刻速率較蝕刻劑低且具有介電性質的材料形成。
在其中第一模製層114由選自SiO 2、SiGe、Si及碳系材料中的至少一者形成的實施例中，支撐層132L可由選自SiN、SiCN、TaO及TiO 2中的任一種化合物形成。然而，本發明概念的實施例未必限於以上材料。
參照圖2B，在實施例中，藉由使用遮罩圖案140作為蝕刻遮罩來對被暴露出的支撐層132L進行各向異性蝕刻以形成支撐層圖案132P。藉由實行各向異性蝕刻，第一模製層114的一部分可經由支撐層圖案132P暴露出。
參照圖2C，在第一模製層114及支撐層圖案132P上形成（例如，在第一模製層114及支撐層圖案132P正上方形成）第二模製層115。在實施例中，第二模製層115可由與第一模製層114相同的材料形成或者可由其中第二模製層115的蝕刻速度因蝕刻劑而與第一模製層114的蝕刻速度相差10%或小於10%的材料形成（例如當藉由例如蝕刻剝離製程（etch lift-off process）來移除第一模製層114及第二模製層115時）。第二模製層115可被形成為厚度足以完全覆蓋支撐層圖案132P。舉例而言，第二模製層115可被形成為具有至少約50奈米的厚度。另外，第一模製層114與第二模製層115的厚度之和可處於約2,000埃至約8,000埃的範圍內。
參照圖2D，藉由蝕刻第二模製層115、支撐層圖案132P、第一模製層114及蝕刻終止層113以在其中欲形成下部電極的位置處形成多個開口H，使得暴露出接觸插塞112。在實施例中，開口H可各自藉由支撐層圖案132P連接至至少一個其他開口H。然而，本揭露的實施例未必僅限於此且開口H未必與其連接。
開口H可暴露出接觸插塞112的上表面。開口H可藉由在第二模製層115上形成用於界定開口H的遮罩圖案並使用遮罩圖案作為蝕刻遮罩來蝕刻第一模製層114、第二模製層115及支撐層圖案132P而形成。根據實施例，開口H可被形成為具有孔形狀。
開口H可各自具有極高的縱橫比（例如，處於約10至約200的範圍內）。
另外，可非常密集地形成開口H。舉例而言，開口H之間的間隔可處於開口H的內徑的約0.6倍至約1.5倍的範圍內。
參照圖2E，可藉由在基板110的前表面上沈積導電材料來形成多個下部電極120。舉例而言，可在開口H內及第二模製層115上沈積導電材料，且然後，可在開口H中將導電材料分離。下部電極120可藉由使用導電材料填充開口H的內部而形成。下部電極120可電性連接至接觸插塞112。
在實施例中，下部電極120可由例如以下材料形成：半導體材料，例如經摻雜的複晶矽；金屬，例如釕（Ru）、銥（Ir）、鎢（W）、鉬（Mo）、鈦（Ti）、釩（V）、鈮（Nb）及/或鉭（Ta）；導電金屬氮化物膜，例如氮化鈦（TiN）、氮化釩（VN）、氮化鈮（NbN）、氮化鉭（TaN）及/或氮化鎢（WN）；導電金屬氧化物，例如氧化銥（IrO）；及/或其複合材料。下部電極120可包括單個層或者可各自具有其中堆疊有二或更多個層的結構。
在圖2E所示的實施例中，示出並闡述了具有柱形狀的下部電極120。然而，本發明概念的實施例未必僅限於此。舉例而言，熟習此項技術者應理解，本發明概念同樣適用於具有單缸儲存（one-cylinder storage，OCS）形狀或凹的形狀的下部電極。
在實施例中，下部電極120可藉由化學氣相沈積（chemical vapor deposition，CVD）或原子層沈積（atomic layer deposition，ALD）來形成。
參照圖2F，形成下部電極120，且然後，移除第一模製層114及第二模製層115。舉例而言，在實施例中，可藉由蝕刻剝離製程使用包含氟化銨NH 4F、氫氟酸HF及水的蝕刻劑或者氫氟酸來移除第一模製層114及第二模製層115。因此，如上所述，相對於蝕刻劑而言，形成支撐層圖案132P的材料可被選擇成具有較第一模製層114及第二模製層115的蝕刻速率低的蝕刻速率。下部電極120中的至少一些下部電極120可由支撐層圖案132P支撐。在圖2F的實施例中，支撐層圖案132P形成於較柱結構（例如具有柱形狀的下部電極120）的頂部低的高度處。在一些實施例中，支撐層圖案132P亦可形成於與下部電極120的端部相同的高度處。
在一些實施例中，在方塊S20中，可隨後使用包含氮的電漿對下部電極120進行處理。舉例而言，在實施例中，藉由將NH 3電漿供應至其中包括基板110的腔室中，可將形成於下部電極120的表面上的氧化物還原成氮化物。
在其中下部電極120是由例如氮化鈦（TiN）、氮化釩（VN）、氮化鈮（NbN）、氮化鉭（TaN）及/或氮化鎢（WN）形成的導電金屬氮化物膜的實施例中，由於自然氧化物層在對基板110進行處置期間暴露於外部，因此自然氧化物層可形成於下部電極120的表面上，且在此種情況下，自然氧化物層可不均勻地形成，此可導致電阻增加，且因此，藉由在腔室中使用NH 3電漿實行表面處理，可移除自然氧化物層，進而降低電阻。
參照圖1及圖2G，在方塊S30中，可在下部電極120上形成同質氧化物層121a。
同質氧化物層121a可將氧化劑供應至下部電極120以在下部電極120上形成具有同質表面的同質氧化物層121a。同質氧化物層121a可具有低的表面粗糙度。
舉例而言，在一些實施例中，同質氧化物層121a可具有小於或等於約0.30奈米的均方根（root mean square，RMS）表面粗糙度。在一些實施例中，同質氧化物層121a可具有小於或等於約0.29奈米、小於或等於約0.28奈米、小於或等於約0.27奈米、小於或等於約0.26奈米、小於或等於約0.25奈米的表面粗糙度。表面粗糙度的下限值為0。
同質氧化物層121a可具有處於約0.5奈米至約2奈米的範圍內的厚度，此厚度小於下面欲闡述的介電層122的厚度。
另外，同質氧化物層121a可具有相對低的薄片電阻。在一些實施例中，同質氧化物層121a可具有小於或等於約163歐姆/平方的薄片電阻。在一些實施例中，同質氧化物層121a可具有小於或等於約163歐姆/平方、小於或等於約162歐姆/平方、小於或等於約161歐姆/平方、小於或等於約160歐姆/平方、小於或等於約159歐姆/平方、小於或等於約158歐姆/平方、小於或等於約157歐姆/平方、小於或等於約156歐姆/平方、小於或等於約155歐姆/平方或者該些值之間的任何範圍的薄片電阻。薄片電阻的下限值為0。
在形成同質氧化物層121a之後，同質氧化物層121a與下部電極120的總密度可處於約5.15克/立方公分至約5.5克/立方公分的範圍內。在一些實施例中，總密度可處於約5.15克/立方公分至約5.50克/立方公分、約5.16克/立方公分至約5.45克/立方公分、約5.17克/立方公分至約5.40克/立方公分、約5.18克/立方公分至約5.35克/立方公分的範圍內或者該些值之間的任何範圍內。
在一些實施例中，同質氧化物層121a可僅形成於下部電極120的表面上，且可不形成於支撐層圖案132P的表面的大部分上。在實施例中，可藉由將下部電極120的金屬或金屬氮化物部分地轉化成金屬氧化物來形成同質氧化物層121a。因此，同質氧化物層121a中的金屬可為與下部電極120中的金屬相同的類型。
下面將參照圖3及圖4更詳細地闡述形成同質氧化物層121a的方法。
參照圖1及圖2H，在方塊S40中，可在同質氧化物層121a上形成介面層121b。
介面層121b亦可藉由沈積而形成或者亦可藉由摻雜劑植入而形成。
當形成下部電極120的金屬被稱為A時，介面層121b可包含AON、AO x、AMoO x、ARuO x、ATaO x、ANbO x、AVO x、AZrO x、AHfO x或其組合（此處，O x表示一起闡述的金屬氧化物）。
舉例而言，在其中形成下部電極120的材料是TiN的實施例中，介面層121b可包含TiON、TiO x、TiMoO x、TiRuO x、TiTaO x、TiNbO x、TiVO x、TiZrO x、TiHfO x或其組合。在其中形成下部電極120的材料是WN的實施例中，介面層121b可包含WON、WO x、WMoO x、WRuO x、WTaO x、WNbO x、WVO x、WZrO x、WHfO x或其組合。另外，在其中形成下部電極120的材料是TaN的實施例中，介面層121b可包含TaON、TaO x、TaMoO x、TaRuO x、TaTaO x、TaNbO x、TaVO x、TaZrO x、TaHfO x或其組合。
介面層121b的厚度可處於約0.3奈米至約1.5奈米的範圍內。
參照圖1及圖2I，在方塊S50中，介電層122共形地形成於介面層121b上。介電層122可包含例如金屬氧化物及/或類金屬氧化物。在實施例中，介電層122可包含例如氧化矽、氧化鉿、氧化鉭、氧化鈦、氧化鋯、氧化鋁、SrTiO 3、(Ba,Sr)TiO 3或類似材料。然而，本發明概念的實施例未必僅限於此。
形成介電層122可藉由形成介面層121b而暫時與形成同質氧化物層121a分開。下面參照圖5詳細闡述形成介電層122的方法。
參照圖1及圖2J，在方塊S60中，可藉由在介電層122上形成上部電極124來完整地製造電容器12。在實施例中，上部電極124可由例如以下材料形成：半導體材料，例如經摻雜的複晶矽；金屬，例如釕（Ru）、銥（Ir）、鎢（W）、鉬（Mo）、鈦（Ti）、釩（V）、鈮（Nb）或鉭（Ta）；導電金屬氮化物膜，例如氮化鈦（TiN）、氮化釩（VN）、氮化鈮（NbN）、氮化鉭（TaN）或氮化鎢（WN）；導電金屬氧化物，例如氧化銥（IrO）；及/或其複合材料。上部電極124亦可包括單個層或者亦可具有其中堆疊有二或更多個層的結構。
上部電極124的材料可相同於或不同於下部電極120的材料。
在一些實施例中，上部電極124可共形地形成於介電層122的表面上以具有實質上恆定的厚度。在一些實施例中，上部電極124的最薄部分的厚度對其最厚部分的厚度之比可處於約0.80至約1.0的範圍內。在一些實施例中，所述比值可介於約0.850至約0.999、約0.900至約0.999、約0.950至約0.999的範圍內或者該些值之間的任何範圍內。
圖2J的實施例示出上部電極124實質上沿介電層122的表面共形地延伸。然而，本發明概念的實施例未必僅限於此。舉例而言，在另一實施例中，上部電極124未必形成為此種形狀。在一些實施例中，上部電極124可具有相對平坦的上表面且可填充彼此相鄰地面對的兩個介電層122之間的空間。
可將電容器12與參照圖2A所闡述的開關元件組合起來以構成一個半導體裝置100。
圖3是示出形成同質氧化物層121a的方法的流程圖。圖4是示出當形成同質氧化物層121a時反應空間中的壓力隨時間的變化的時序圖。
參照圖3及圖4，在方塊S32中，可在下部電極120上供應氧化劑以形成同質氧化物層121a。
在實施例中，氧化劑可包括例如O 2、O 3、H 2O、H 2O 2、CH 3OH、C 2H 5OH或其混合物。然而，本發明概念的實施例未必僅限於此。在一些實施例中，可在約1秒至約5分鐘的範圍內供應氧化劑。在一些實施例中，氧化劑的供應時間可處於約2秒至約300秒、約5秒至約280秒、約10秒至約250秒、約20秒至約230秒、約30秒至約200秒、約50秒至約180秒、約60秒至約150秒的範圍內或者該些值之間的任何範圍內。
當氧化劑的供應時間過長時，同質氧化物層121a可能不會均勻地形成於下部電極120上。當氧化劑的供應時間過短時，同質氧化物層121a的形成速率過慢，且因此，產品的生產量可能不足。
在一些實施例中，氧化劑的供應流動速率可處於約10,000標準毫升/分鐘（sccm）至約30,000標準毫升/分鐘的範圍內。在一些實施例中，氧化劑的供應流動速率可處於約10,000標準毫升/分鐘至約30,000標準毫升/分鐘、約11,000標準毫升/分鐘至約29,000標準毫升/分鐘、約12,000標準毫升/分鐘至約28,000標準毫升/分鐘、約13,000標準毫升/分鐘至約27,000標準毫升/分鐘、約14,000標準毫升/分鐘至約26,000標準毫升/分鐘、約15,000標準毫升/分鐘至約25,000標準毫升/分鐘、約16,000標準毫升/分鐘至約24,000標準毫升/分鐘的範圍內或者該些值之間的任何範圍內。
當氧化劑的供應流動速率過高時，同質氧化物層121a可能不會均勻地形成於下部電極120上。當氧化劑的供應流動速率過慢時，同質氧化物層121a的形成速率過慢，且因此，生產量可能不足。
此後，在方塊S34中，可吹除氧化劑。在實施例中，可藉由將例如氦氣（He）、氖氣（Ne）或氬氣（Ar）等惰性氣體及/或例如氮氣（N 2）等低活性氣體供應至下部電極120的周邊來實行吹除。
在一些實施例中，吹除可在約1秒至約5分鐘的範圍內實行。在一些實施例中，吹除時間可處於約2秒至約300秒、約5秒至約280秒、約10秒至約250秒、約20秒至約230秒、約30秒至約200秒、約50秒至約180秒、約60秒至約150秒的範圍內或者該些值之間的任何範圍內。
當吹除時間過短時，同質氧化物層121a可能不會均勻地形成於下部電極120上。當吹除時間過長時，同質氧化物層121a的形成速率過慢，且因此，產品的生產量可能不足。
在一些實施例中，可實行吹除氧化劑的操作，使得其中放置有基板110的反應空間的吹除壓力P 1處於約30帕至約200帕的範圍內。吹除壓力P 1可為在實行吹除之後的反應空間的內部壓力。在一些實施例中，吹除壓力P 1可處於約30帕至約200帕、約35帕至約180帕、約40帕至約160帕、約45帕至約140帕、約50帕至約120帕、約55帕至約100帕、約60帕至約80帕的範圍內或者該些值之間的任何範圍內。
在吹除氧化劑的操作中，當吹除壓力P 1過高時，氧化劑可能無法被充分移除。與此相反，當吹除壓力P 1過低時，吹除效果是充分的，此在經濟上可為不利的。
此後，可藉由抽空反應空間中的氣體來降低壓力，使得下部電極的周邊具有處於約1帕至約30帕的範圍內的抽空壓力P 2。抽空壓力P 2可為在實行抽空氣體之後的反應空間的內部壓力。抽空壓力P 2明顯低於吹除壓力P 1。在一些實施例中，抽空壓力P 2可處於吹除壓力P 1的約5%至約30%、約7%至約28%、約9%至約26%、約10%至約25%、約12%至約23%或約15%至約20%的範圍內或者該些值之間的任何範圍內。
在一些實施例中，抽空壓力P 2可處於約1帕至約30帕的範圍內。在一些實施例中，抽空壓力P 2可處於約1帕至約30帕、約2帕至約29帕、約3帕至約28帕、約4帕至約27帕、約5帕至約25帕、約6帕至約24帕、約7帕至約23帕、約8帕至約22帕、約9帕至約21帕、約10帕至約20帕的範圍內或者該些值之間的任何範圍內。
當抽空壓力P 2過高時，同質氧化物層121a可能不會均勻地形成於下部電極120上。當抽空壓力P 2過低時，抽空需要長時間，且因此，同質氧化物層121a的形成速率過慢，且產品的生產量可能不足。
在一些實施例中，抽空可在約1秒至約5分鐘的範圍內實行。在一些實施例中，抽空時間可處於約2秒至約300秒、約5秒至約280秒、約10秒至約250秒、約20秒至約230秒、約30秒至約200秒、約50秒至約180秒、約60秒至約150秒的範圍內或者該些值之間的任何範圍內。
當抽空時間過短時，同質氧化物層121a可能不會均勻地形成於下部電極120上。當抽空時間過長時，同質氧化物層121a的形成速率過慢，且因此，產品的生產量可能不足。
方塊S32中供應氧化劑的操作、方塊S34中吹除氧化劑的操作以及方塊S36中實行抽空以降低下部電極周圍的壓力的操作可形成一個同質氧化物層形成循環。藉由判斷同質氧化物層121a是否充分形成，可實行同質氧化物層形成循環一或多次。
舉例而言，同質氧化物層形成循環可重複約2次至約50次。在一些實施例中，同質氧化物層形成循環可實行約2次至約50次、約3次至約48次、約5次至約45次、約7次至約42次、約10次至約40次、約12次至約38次、約13次至約35次、約15次至約32次、約17次至約30次、約20次至約28次或者該些值之間的任何次數。
同質氧化物層形成循環可在處於約100℃至約300℃的範圍內的溫度下實行。當實行同質氧化物層形成循環的溫度過高時，同質氧化物層121a可能不會均勻地形成於下部電極120上。當實行同質氧化物層形成循環的溫度過低時，同質氧化物層121a的形成速率過慢，且因此，產品的生產量可能不足。
在一些實施例中，可依序實行方塊S32中當實行同質氧化物層形成循環時供應氧化劑的操作、方塊S34中吹除氧化劑的操作以及方塊S36中實行抽空以降低下部電極周圍的壓力的操作。
如上所述，可藉由重複實行同質氧化物層形成循環來獲得同質氧化物層121a。由於相較於藉由已知技術形成的氧化物層而言，同質氧化物層121a以小的粗糙度均勻地形成，因此薄片電阻小且裝置可靠性增加。由於同質氧化物層121a以小的粗糙度均勻地形成，因此電場局部集中的峰值點少，且因此，由於洩漏電流引起的讀取錯誤及/或寫入錯誤可減少，藉此增加裝置的可靠性。
此外，由同質氧化物層121a施加至下部電極120的應力低或者應力被施加得更對稱，且因此，由於電容器塌陷而導致的2位元型缺陷可減少。
圖5是示出形成介電層122的製程的流程圖，且介電層122可藉由原子層沈積製程來形成。
參照圖5，可在介面層121b上提供金屬前驅物以在介面層121b上形成介電層122（S51）。
在實施例中，介電層122可包含矽及/或金屬的氧化物，且金屬前驅物可為金屬的金屬有機化合物。
舉例而言，在其中所述金屬是鉿的實施例中，金屬前驅物可包括選自第三丁醇鉿（Hf(O tBu) 4，HTB）、四(二乙基醯氨基)鉿（Hf(NEt 2) 4，TDEAH）、四(乙基甲基醯氨基)鉿（Hf(NEtMe) 4，TEMAH）及四(二甲基醯氨基)鉿（Hf(NMe 2) 4，TDMAH）中的至少一種化合物。然而，本發明概念的實施例未必僅限於此。此處，Me表示甲基，Et表示乙基，且Bu表示丁基。
此後，在方塊S53中，可吹除及移除過量的金屬前驅物以在介面層121b上形成單層的金屬前驅物。
在實施例中，可藉由在介面層121b上供應例如氦氣（He）、氖氣（Ne）或氬氣（Ar）等惰性氣體及/或例如氮氣（N 2）等低活性氣體來實行吹除。
然後，在方塊S55中，可藉由在單層金屬前驅物上供應反應物來形成介電層122。所供應的反應物與金屬前驅物反應以形成介電層122。
反應物可為選自包括例如H 2O、O 2、O 3、N 2O、NO、NO 2、N 2O 4、H 2O 2、碳數為1至10的醇、碳數為2至10的醚、碳數為3至10的酮、碳數為1至10的羧酸及碳數為1至10的酯的群組中的至少一種化合物。
此後，在方塊S57中，可在介面層121b上供應吹除氣體，以移除過量的反應物及可能的反應副產物。在實施例中，可藉由在介面層121b上供應例如氦氣（He）、氖氣（Ne）或氬氣（Ar）等惰性氣體及/或例如氮氣（N 2）等低活性氣體來實行吹除。
方塊S51中在上述介面層121b上提供金屬前驅物的操作、方塊S53中吹除金屬前驅物的操作、方塊S55中在所吸附的金屬前驅物上提供反應物的操作以及方塊S57中吹除反應物的操作可形成一個沈積循環。
此後，判斷介電層122是否形成至足夠厚度，且當介電層122的厚度還不夠時，可在方塊S59中進一步實行沈積循環。在一些實施例中，沈積循環可實行二或更多次直至介電層122形成至足夠厚度。
在下文中，參照具體實例及比較例更詳細地闡述本發明概念的配置及效果。然而，該些實例僅是為了清晰地理解本發明概念而不是旨在限制本發明概念的範圍。
實例1
以15,000標準毫升/分鐘的流動速率將臭氧（O 3）作為氧化劑供應至TiN下部電極上達20秒，使用N 2吹除氧化劑達10秒，且然後抽空氧化劑至10帕的壓力達15秒，藉此形成同質氧化物層形成循環。實行同質氧化物層形成循環10次且形成同質氧化物層。
在同質氧化物層上形成TiON層作為介面層之後，在介面層上形成Hf氧化物介電層，並在介面層上形成TiN上部電極，且因此，電容器製造而成。
比較例1
除了藉由以15,000標準毫升/分鐘的流動速率供應臭氧（O 3）達5分鐘來形成初步氧化物層而不是如實例1中在TiN下部電極上重複實行同質氧化物層形成循環之外，以與實例1中相同的方式製造電容器。
作為對藉由實例1及比較例1的方法製造的電容器的2位元型缺陷進行計數的結果，在藉由實例1的方法製造的電容器之中有60個電容器有缺陷，並且在藉由比較例1的方法製造的電容器之中有135個電容器有缺陷。因此，當實行本發明概念的同質氧化物層形成循環而不是形成初步氧化物層的已知方法時，2位元型缺陷可減少至一半或小於一半。此意味著在製造製程期間由與相鄰電容器接觸的傾斜電容器導致的缺陷減少。
另外，作為量測結果，實例1的電容器的平均電容為約9.13飛法（fF），且比較例1的電容器的平均電容為約9.08飛法。因此，當藉由實行本發明概念實施例的同質氧化物層形成循環來製造電容器時，其電容亦增加。
另外，對藉由實例1及比較例1的方法製造的電容器的資料寫入錯誤進行測試。對於藉由實例1的方法製造的電容器而言，偵測到120個資料寫入錯誤，而對於藉由比較例1的方法製造的電容器而言，偵測到148個資料寫入錯誤。因此，藉由實行本發明概念實施例的同質氧化物層形成循環而不是形成初步氧化物層的已知方法，電容器的裝置可靠性可明顯提高。
另外，測得實例1的下部電極與同質氧化物層的總密度為5.18克/立方公分，且測得比較例1的下部電極與初步氧化物層的總密度為5.09克/立方公分。因此，可估計出本發明概念實施例的同質氧化物層以明顯較高的密度密集地形成。
圖6是示出藉由實例1的方法形成的同質氧化物層的表面的薄片電阻及藉由比較例1的方法形成的初步氧化物層的表面的薄片電阻的量測結果的圖。
參照圖6，當與藉由比較例1的方法形成的初步氧化物層相比較時，藉由實例1的方法形成的同質氧化物層的薄片電阻降低。據推測，此乃因比較例1的初步氧化物層形成不均勻，且因此，氧化物局部滲透得更深。
圖7是示出藉由實例1的方法形成的同質氧化物層的表面的RMS表面粗糙度及藉由比較例1的方法形成的初步氧化物層的表面的RMS表面粗糙度的量測結果的圖。
參照圖7，相較於藉由比較例1的方法形成的初步氧化物層而言，藉由實例1的方法形成的同質氧化物層的RMS表面粗糙度增加。
相對大的表面粗糙度會導致局部電場，此增加了洩漏電流的可能性，藉此增加了讀取錯誤及寫入錯誤的可能性。因此，具有較小的RMS表面粗糙度的實例1的電容器具有較高的可靠性且使得資料讀取及寫入更穩定。相較於藉由比較例1的方法形成的初步氧化物層而言，藉由實例1的方法形成的同質氧化物層具有更少的資料寫入錯誤的事實被認為歸因於相對較小的RMS表面粗糙度。
儘管已經參照本發明的實施例具體示出及闡述了本發明的概念，然而應理解，在不背離本發明概念的精神及範圍的條件下，可在形式及細節上作出各種改變。
12:電容器 100:半導體裝置 110:基板 111:層間絕緣層 112:接觸插塞 113:蝕刻終止層 114:第一模製層 115:第二模製層 120:下部電極 121a:同質氧化物層 121b:介面層 122:介電層 124:上部電極 132L:支撐層 132P:支撐層圖案 140:遮罩圖案 H:開口 P 1:吹除壓力 P 2:抽空壓力 S10、S20、S30、S32、S34、S36、S38、S40、S50、S51、S53、S55、S57、S59、S60:方塊
結合附圖閱讀以下詳細說明，將更清晰地理解本發明概念的實施例，在附圖中： 圖1是示出根據本發明概念實施例的製造電容器的方法的流程圖。 圖2A至圖2J是示出根據本發明概念實施例的製造電容器的方法的側面剖視圖。 圖3是示出根據本發明概念實施例的形成同質氧化物層的方法的流程圖。 圖4是示出當根據本發明概念實施例形成同質氧化物層時，反應空間中的壓力隨時間的變化的時序圖。 圖5是示出根據本發明概念實施例的形成介電層的製程的流程圖。 圖6是示出藉由實例1的方法形成的同質氧化物層的表面的薄片電阻及藉由比較例1的方法形成的初步氧化物層的表面的薄片電阻的量測結果的圖。 圖7是示出藉由實例1的方法形成的同質氧化物層的表面的RMS表面粗糙度及藉由比較例1的方法形成的初步氧化物層的表面的RMS表面粗糙度的量測結果的圖。
S10、S20、S30、S40、S50、S60:方塊

Claims (10)

  1. 一種製造電容器的方法，所述方法包括： 在反應空間中的半導體基板上形成下部電極； 在所述下部電極上形成同質氧化物層； 在所述同質氧化物層上形成介電層；以及 在所述介電層上形成上部電極； 其中 形成所述同質氧化物層包括實行同質氧化物層形成循環至少一次，所述同質氧化物層形成循環包括： 供應氧化劑， 吹除所述氧化劑，以及 抽空所述反應空間。
  2. 如請求項1所述的方法，其中所述同質氧化物層形成循環包括依序實行供應所述氧化劑、吹除所述氧化劑及抽空所述反應空間。
  3. 如請求項1所述的方法， 其中所述氧化劑包括O 2、O 3、H 2O、H 2O 2、CH 3OH、C 2H 5OH或其混合物。
  4. 如請求項1所述的方法，其中實行抽空所述反應空間使得在實行抽空之後所述反應空間的內部壓力處於約1帕至約30帕的範圍內。
  5. 如請求項4所述的方法，其中在約1秒至約5分鐘的範圍內實行抽空所述反應空間。
  6. 如請求項1所述的方法，其中實行吹除所述氧化劑使得在實行吹除之後所述反應空間的內部壓力處於約30帕至約200帕的範圍內。
  7. 如請求項6所述的方法， 其中在約1秒至約5分鐘的範圍內實行吹除所述氧化劑。
  8. 如請求項1所述的方法，其中在供應所述氧化劑時，以處於約10,000標準毫升/分鐘至約30,000標準毫升/分鐘的範圍內的流動速率供應所述氧化劑。
  9. 如請求項8所述的方法，其中在約1秒至約5分鐘的範圍內實行供應所述氧化劑。
  10. 如請求項1所述的方法，更包括： 在所述同質氧化物層上形成所述介電層之前及在所述介電層上形成所述上部電極之前，在所述同質氧化物層上形成介面層。
TW111136751A 2021-10-01 2022-09-28 製造電容器的方法 TWI818749B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0131139 2021-10-01
KR1020210131139A KR20230047825A (ko) 2021-10-01 2021-10-01 커패시터의 형성 방법 및 반도체 장치의 형성 방법

Publications (2)

Publication Number Publication Date
TW202329474A true TW202329474A (zh) 2023-07-16
TWI818749B TWI818749B (zh) 2023-10-11

Family

ID=85774931

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111136751A TWI818749B (zh) 2021-10-01 2022-09-28 製造電容器的方法

Country Status (4)

Country Link
US (1) US20230107346A1 (zh)
KR (1) KR20230047825A (zh)
CN (1) CN115942864A (zh)
TW (1) TWI818749B (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100367404B1 (ko) * 1999-12-31 2003-01-10 주식회사 하이닉스반도체 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법
US20060019493A1 (en) * 2004-07-15 2006-01-26 Li Wei M Methods of metallization for microelectronic devices utilizing metal oxide

Also Published As

Publication number Publication date
CN115942864A (zh) 2023-04-07
US20230107346A1 (en) 2023-04-06
TWI818749B (zh) 2023-10-11
KR20230047825A (ko) 2023-04-10

Similar Documents

Publication Publication Date Title
US7323738B2 (en) MIS capacitor and method of formation
US20090065896A1 (en) CAPACITOR HAVING Ru ELECTRODE AND TiO2 DIELECTRIC LAYER FOR SEMICONDUCTOR DEVICE AND METHOD OF FABRICATING THE SAME
JP4709115B2 (ja) ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法
KR100604845B1 (ko) 질소를 포함하는 씨앗층을 구비하는 금속-절연체-금속캐패시터 및 그 제조방법
US20060134855A1 (en) Method for fabricating capacitor of semiconductor device
US7153750B2 (en) Methods of forming capacitors of semiconductor devices including silicon-germanium and metallic electrodes
KR100505397B1 (ko) 반도체메모리소자의캐패시터제조방법
US7923343B2 (en) Capacitor of semiconductor device and method for forming the same
KR100712525B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
KR20100078496A (ko) 반도체 소자의 커패시터 형성 방법
TWI818749B (zh) 製造電容器的方法
KR100818652B1 (ko) 산소포획막을 구비한 캐패시터 및 그의 제조 방법
US7807542B2 (en) Semiconductor device having storage node electrode with protection film thereon and method of fabricating the same
KR100780631B1 (ko) 티타늄산화막의 증착 방법 및 그를 이용한 캐패시터의제조 방법
KR101082097B1 (ko) 반도체 소자의 커패시터 및 형성 방법
KR100604664B1 (ko) 이중 유전막을 구비한 캐패시터 및 그 제조 방법
KR100937988B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100476374B1 (ko) 반도체소자 제조 방법
KR100538808B1 (ko) 금속막으로 된 하부전극을 구비하는 캐패시터의 제조 방법
KR20070045661A (ko) 캐패시터 제조 방법
KR100362197B1 (ko) 반도체소자 제조 방법
KR100387262B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100359784B1 (ko) 반도체 소자의 캐패시터 제조방법
KR101067022B1 (ko) 반도체 소자의 커패시터 형성방법
KR20100135097A (ko) 반도체 소자의 커패시터 및 형성 방법