JP2001517873A - シリコン基板内にトレンチ構造部を形成するための方法 - Google Patents
シリコン基板内にトレンチ構造部を形成するための方法Info
- Publication number
- JP2001517873A JP2001517873A JP2000513320A JP2000513320A JP2001517873A JP 2001517873 A JP2001517873 A JP 2001517873A JP 2000513320 A JP2000513320 A JP 2000513320A JP 2000513320 A JP2000513320 A JP 2000513320A JP 2001517873 A JP2001517873 A JP 2001517873A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- trench
- substrate
- etching
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 239000000758 substrate Substances 0.000 title claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 16
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 16
- 239000010703 silicon Substances 0.000 title claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 30
- 229920005591 polysilicon Polymers 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 21
- 239000000126 substance Substances 0.000 claims abstract description 8
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 230000000873 masking effect Effects 0.000 claims abstract 4
- 238000001020 plasma etching Methods 0.000 claims description 15
- 238000005498 polishing Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims description 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims 3
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims 1
- 238000010292 electrical insulation Methods 0.000 abstract description 5
- 230000008021 deposition Effects 0.000 abstract description 4
- 150000004767 nitrides Chemical class 0.000 description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000002955 isolation Methods 0.000 description 3
- 238000007517 polishing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 101100316860 Autographa californica nuclear polyhedrosis virus DA18 gene Proteins 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
本発明は、シリコン基板内に、基板の第１領域と第２領域の電気的絶縁のために用いられるトレンチ構造部を形成するための方法に関している。この方法は基板表面上に熱酸化膜を成長させ、この熱酸化膜上にマスキング層の被着と構造化に基づいている。続いてこの構造化されたマスキング層によって所定の深さのトレンチをシリコン基板内にエッチングする。このトレンチは、基板上でのコンフォーマな上覆酸化膜の析出によって実質的に均一でトレンチの完全な充填に対して十分な厚さで充される。その後上覆酸化膜上にはポリシリコン層が析出され、選択性Ｓの高い化学機械的平坦化手法がポリシリコン材料と酸化物材料の間で平坦な表面形成のために実施される。さらなる方法ステップではポリシリコン材料と酸化物材料の実質的に非選択性の共通エッチングによって、前記平坦化ステップで形成された平坦な表面は維持しつつ層がさらに除去される。このエッチング過程は少なくともトレンチ領域の全てのポリシリコン材料が除去されるまで行われる。
Description
【０００１】 本発明は請求項１の上位概念による、シリコン基板内へトレンチ（溝）構造部
を形成するための方法に関する。
を形成するための方法に関する。
【０００２】 半導体構成素子のもとでは集積密度の高まりに伴って、半導体基板上の隣接す
る活性領域からの電気的な絶縁への要求も常に高まる。集積回路の製造に対して
現在大規模に採り入れられているＬＯＣＯＳ（Local Oxidation of Silicon）技
法のもとでは、隣接するＭＯＳトランジスタの電気的絶縁がフィールド酸化膜の
局所的な形成によって成されている。この手法もとでは、フィールド酸化膜とゲ
ート酸化膜の間の接合領域においていわゆるバーズビーク（bird beak）の形成 が伴う。このバーズビークにおける欠点は、その横方向の伸張に基づいて活性領
域毎に得られる半導体基板面が低減され、それに伴って０.３５μｍもしくはそ れ以下の範囲の構造化のもとでは重要な問題に結び付くことである。
る活性領域からの電気的な絶縁への要求も常に高まる。集積回路の製造に対して
現在大規模に採り入れられているＬＯＣＯＳ（Local Oxidation of Silicon）技
法のもとでは、隣接するＭＯＳトランジスタの電気的絶縁がフィールド酸化膜の
局所的な形成によって成されている。この手法もとでは、フィールド酸化膜とゲ
ート酸化膜の間の接合領域においていわゆるバーズビーク（bird beak）の形成 が伴う。このバーズビークにおける欠点は、その横方向の伸張に基づいて活性領
域毎に得られる半導体基板面が低減され、それに伴って０.３５μｍもしくはそ れ以下の範囲の構造化のもとでは重要な問題に結び付くことである。
【０００３】 このＬＯＣＯＳ技法に対する代替手法としては、シャロウトレンチアイソレー
ション（ＳＴＩ: Shallow Trench Isolation）技法が提案されている。このシャ
ロウトレンチアイソレーション技法では狭幅なトレンチが単結晶シリコン基板内
にエッチングされ、引続き絶縁材料で充填される。この充填されたトレンチは、
活性領域間の省スペース的な電気的絶縁バリヤとして作用する。この技法は、密
に隣接したバイポーラトランジスタの電気的な絶縁に対しても、大量のＣＭＯＳ
回路のｐ形及びｎ形チャネルＭＯＳトランジスタの電気的な絶縁に対しても非常
に適している。但し欠点として、この技術の使用には高いプロセスコストが必要
であり、故に高コスト化が避けられないことである。
ション（ＳＴＩ: Shallow Trench Isolation）技法が提案されている。このシャ
ロウトレンチアイソレーション技法では狭幅なトレンチが単結晶シリコン基板内
にエッチングされ、引続き絶縁材料で充填される。この充填されたトレンチは、
活性領域間の省スペース的な電気的絶縁バリヤとして作用する。この技法は、密
に隣接したバイポーラトランジスタの電気的な絶縁に対しても、大量のＣＭＯＳ
回路のｐ形及びｎ形チャネルＭＯＳトランジスタの電気的な絶縁に対しても非常
に適している。但し欠点として、この技術の使用には高いプロセスコストが必要
であり、故に高コスト化が避けられないことである。
【０００４】 このように高いプロセスコストは、実質的に次のようなことに帰する。すなわ
ちシリコン酸化膜によるトレンチの充填の後でシリコン酸化膜内へのトレンチの
経過が置き換わり、それ故にさらなる扁平な層、例えばホトレジストやポリシリ
コン層などがシリコン酸化膜に被着されなければならない。これにより後続の膜
の平坦化除去のもとでは異なる層材料に基づく平坦化の問題が生じる。従ってシ
リコン酸化膜の除去の後でも平坦な基板表面を維持するためには、前記問題も付
加的なプロセスによって補償されなければならない。
ちシリコン酸化膜によるトレンチの充填の後でシリコン酸化膜内へのトレンチの
経過が置き換わり、それ故にさらなる扁平な層、例えばホトレジストやポリシリ
コン層などがシリコン酸化膜に被着されなければならない。これにより後続の膜
の平坦化除去のもとでは異なる層材料に基づく平坦化の問題が生じる。従ってシ
リコン酸化膜の除去の後でも平坦な基板表面を維持するためには、前記問題も付
加的なプロセスによって補償されなければならない。
【０００５】 本発明の課題は、可及的に簡単かつ低コストな手法でシリコン基板内へ溝構造
を形成することのできる方法を提供することである。
を形成することのできる方法を提供することである。
【０００６】 この課題は請求項１の特徴部分に記載の本発明によって解決される。
【０００７】 特に特徴部分ｇ）に定められているエッチングステップの非選択性によって、
先行する化学機械的研磨（ＣＭＰ：Chemical-Mechanical-Polishing）ステップ が特徴部分ｆ）によって得られた平坦性を、ポリシリコン材料と酸化物材料の共
通のエッチングのもとで全てのポリシリコン材料が除去されるまで維持する利点
が得られる。これにより、ポリシリコン材料と酸化物材料の共通の除去が、唯１
つの低コストなエッチングステップによって可能となる。さらなる研磨ステップ
は通常はもはや必要なくなる。さらにこの手法は、事前に析出された上覆酸化物
層の厚さは所望の残留層厚さであってトレンチの深さよりも大きい限り、シリコ
ン上の所定の酸化物残留層厚さの設定を許容する。
先行する化学機械的研磨（ＣＭＰ：Chemical-Mechanical-Polishing）ステップ が特徴部分ｆ）によって得られた平坦性を、ポリシリコン材料と酸化物材料の共
通のエッチングのもとで全てのポリシリコン材料が除去されるまで維持する利点
が得られる。これにより、ポリシリコン材料と酸化物材料の共通の除去が、唯１
つの低コストなエッチングステップによって可能となる。さらなる研磨ステップ
は通常はもはや必要なくなる。さらにこの手法は、事前に析出された上覆酸化物
層の厚さは所望の残留層厚さであってトレンチの深さよりも大きい限り、シリコ
ン上の所定の酸化物残留層厚さの設定を許容する。
【０００８】 有利には非選択性のエッチングステップはプラズマエッチングステップであり
、この場合はエッチングガスとして有利には、ＮＦ3／Ｎ2／ＣＨＦ3−ガスが利 用される。
、この場合はエッチングガスとして有利には、ＮＦ3／Ｎ2／ＣＨＦ3−ガスが利 用される。
【０００９】 また有利には、非選択性エッチングの後で、選択性のエッチングが酸化物材料
の除去のために実施されてもよい。このことは、トレンチ内にデポジットされた
酸化物のエッチングによって、シリコン基板表面とトレンチ酸化物層表面との間
の所定の間隔の設定を許容する。その他にもこの選択性エッチングステップはト
レンチ外の酸化物材料の除去のために用いられてもよい。
の除去のために実施されてもよい。このことは、トレンチ内にデポジットされた
酸化物のエッチングによって、シリコン基板表面とトレンチ酸化物層表面との間
の所定の間隔の設定を許容する。その他にもこの選択性エッチングステップはト
レンチ外の酸化物材料の除去のために用いられてもよい。
【００１０】 基本的に本発明による方法のもとでは熱的酸化膜上に窒化珪素膜を被着させる
必要はない。なぜなら従来技法におけるＣＭＰステップのもとで使用される、窒
化珪素膜のストップ作用はここでは必要ないからである。しかしながら別の理由
からさらに有利には、窒化珪素膜を、例えばトレンチエッチングのためのマスク
層として使用するために設けてもよい。
必要はない。なぜなら従来技法におけるＣＭＰステップのもとで使用される、窒
化珪素膜のストップ作用はここでは必要ないからである。しかしながら別の理由
からさらに有利には、窒化珪素膜を、例えばトレンチエッチングのためのマスク
層として使用するために設けてもよい。
【００１１】 本発明の別の有利な変化実施例は従属請求項に記載される。
【００１２】 次に本発明の実施例を図面に基づき以下の明細書で詳細に説明する。この場合
図１は、従来技法による特別な方法のプロセスステップのシーケンスを示した図
であり、 図２は、本発明による方法の第１実施例のプロセスステップのシーケンスを示し
た図であり、 図３は、図２は、本発明による方法の第２実施例のプロセスステップのシーケン
スを示した図であり、 図４は、選択性の酸化物ウエットエッチングに従って本発明により形成されたト
レンチプロフィルの走査電子顕微鏡的描写図である。
図１は、従来技法による特別な方法のプロセスステップのシーケンスを示した図
であり、 図２は、本発明による方法の第１実施例のプロセスステップのシーケンスを示し
た図であり、 図３は、図２は、本発明による方法の第２実施例のプロセスステップのシーケン
スを示した図であり、 図４は、選択性の酸化物ウエットエッチングに従って本発明により形成されたト
レンチプロフィルの走査電子顕微鏡的描写図である。
【００１３】 図１には、トレンチ構造部形成のための公知の方法によるプロセスステップが
示されている。まずシリコン基板１上に薄い熱酸化膜（ＳｉＯ2層）２と、その 上に重ねられる厚い窒化膜（ＳｉＮ4）３が成長される（ステップ１）。これら の酸化膜２と窒化膜３の構造化の後では、エッチングプロセスによってトレンチ
４，５が所定の深さでシリコン基板１内に形成される（ステップ２）。その後で
全基板１上に図１には示されていない中間酸化膜が成長される。これは引続き気
相析出を用いて被着されるノンドーピングＴＥＯＳ（Tetra-Ethyl-Ortho-Silica
te）酸化膜６のための下地として用いられる（ステップ３）。ステップ４は、Ｔ
ＥＯＳ酸化膜６上のノンドーピングポリシリコンの析出と、それに続く化学機械
的研磨過程（Poly-CMP）を含んでいる。これは平坦な層表面を得るためである。
ポリシリコン層からは図１に示されているポリシリコン島状部７，８が残る。こ
の島状部７，８は、以下のプラズマエッチングステップにおいてマスクとして利
用され、それによって、ＴＥＯＳ酸化膜６のマスキングされていないＴＥＯＳ層
領域９，１０，１１が、窒化膜３上方の残留酸化膜１２まで選択的にエッチング
除去される。その後でさらなる選択的プラズマエッチングステップによって、ポ
リシリコン島状部７，８がＴＥＯＳ酸化膜６の残留構造部１３，１４から除去さ
れる（ステップ５）。続いて残留酸化膜構造部１３，１４の平坦化が化学機械的
研磨過程（ＣＭＰ）によって行われる。この場合は窒化膜３がストップ層として
利用される。このステップでは、各酸化物が完全に窒化膜３から除去されること
を保証するために、窒化膜３の一部が取り除かれる必要がある。この場合窒化膜
３は、酸化膜ＣＭＰプロセス（選択性〜１：４）におけるその比較的弱いストッ
ピング作用のために比較的太い厚さ（約１５０ｎｍ）を有していなければならな
い（ステップ６）。最後のステップでは、残留窒化膜３′が選択的にさらなるエ
ッチングステップによって完全に除去され、それにより薄い酸化膜２が基板１の
表面に露出する（ステップ７）。
示されている。まずシリコン基板１上に薄い熱酸化膜（ＳｉＯ2層）２と、その 上に重ねられる厚い窒化膜（ＳｉＮ4）３が成長される（ステップ１）。これら の酸化膜２と窒化膜３の構造化の後では、エッチングプロセスによってトレンチ
４，５が所定の深さでシリコン基板１内に形成される（ステップ２）。その後で
全基板１上に図１には示されていない中間酸化膜が成長される。これは引続き気
相析出を用いて被着されるノンドーピングＴＥＯＳ（Tetra-Ethyl-Ortho-Silica
te）酸化膜６のための下地として用いられる（ステップ３）。ステップ４は、Ｔ
ＥＯＳ酸化膜６上のノンドーピングポリシリコンの析出と、それに続く化学機械
的研磨過程（Poly-CMP）を含んでいる。これは平坦な層表面を得るためである。
ポリシリコン層からは図１に示されているポリシリコン島状部７，８が残る。こ
の島状部７，８は、以下のプラズマエッチングステップにおいてマスクとして利
用され、それによって、ＴＥＯＳ酸化膜６のマスキングされていないＴＥＯＳ層
領域９，１０，１１が、窒化膜３上方の残留酸化膜１２まで選択的にエッチング
除去される。その後でさらなる選択的プラズマエッチングステップによって、ポ
リシリコン島状部７，８がＴＥＯＳ酸化膜６の残留構造部１３，１４から除去さ
れる（ステップ５）。続いて残留酸化膜構造部１３，１４の平坦化が化学機械的
研磨過程（ＣＭＰ）によって行われる。この場合は窒化膜３がストップ層として
利用される。このステップでは、各酸化物が完全に窒化膜３から除去されること
を保証するために、窒化膜３の一部が取り除かれる必要がある。この場合窒化膜
３は、酸化膜ＣＭＰプロセス（選択性〜１：４）におけるその比較的弱いストッ
ピング作用のために比較的太い厚さ（約１５０ｎｍ）を有していなければならな
い（ステップ６）。最後のステップでは、残留窒化膜３′が選択的にさらなるエ
ッチングステップによって完全に除去され、それにより薄い酸化膜２が基板１の
表面に露出する（ステップ７）。
【００１４】 図２には本発明による方法の第１実施例が示されている。この場合図１と同じ
構成要素には同じ符号が付されている。
構成要素には同じ符号が付されている。
【００１５】 まずシリコン基板１には、薄い熱シリコン酸化膜２と、その上方に厚い窒化膜
３が設けられる（ステップ１′）。その後で図には示されていない手法で、酸化
膜２，窒化膜３、及び場合によってはその上に被着されるさらなるマスク層とし
て用いられるレジスト層が構造化され、プラズマエッチングが所定の深さでシリ
コン基板１内に実施される（ステップ２′）。続いてステップ３′ではＴＥＯＳ
シリコン酸化膜６の被着が行われる。この場合は先の図１のステップ３の説明に
相応して場合によっては薄い中間酸化膜が被着されていてもよい。析出されるＴ
ＥＯＳ酸化膜６は、実質的にコンフォーマルな厚さを有している。これは狭幅な
トレンチ領域でも層厚さが基板１の非エッチング領域に亘る層厚さにほぼ相応す
るように達成されることを意味する。その際トレンチエッチングによって生成さ
れるトポグラフィは上方に転移する。
３が設けられる（ステップ１′）。その後で図には示されていない手法で、酸化
膜２，窒化膜３、及び場合によってはその上に被着されるさらなるマスク層とし
て用いられるレジスト層が構造化され、プラズマエッチングが所定の深さでシリ
コン基板１内に実施される（ステップ２′）。続いてステップ３′ではＴＥＯＳ
シリコン酸化膜６の被着が行われる。この場合は先の図１のステップ３の説明に
相応して場合によっては薄い中間酸化膜が被着されていてもよい。析出されるＴ
ＥＯＳ酸化膜６は、実質的にコンフォーマルな厚さを有している。これは狭幅な
トレンチ領域でも層厚さが基板１の非エッチング領域に亘る層厚さにほぼ相応す
るように達成されることを意味する。その際トレンチエッチングによって生成さ
れるトポグラフィは上方に転移する。
【００１６】 続いてＴＥＯＳ酸化膜６上のノンドーピングポリシリコンからなる層が析出さ
れ、ポリシリコンの化学機械的研磨（Poly-CMP）によってその下方に存在するＴ
ＥＯＳ酸化膜６まで除去される。この場合はポリシリコンとシリコン酸化物との
間の化学機械的研磨プロセスの非常に良好な選択性が利用される。これは約１０
０：１の割合である。そのため研磨ステップは正確に酸化物でストップされ、平
坦な表面が後に残る。突出する全てのポリシリコンは除去され、それによってポ
リシリコン島状部７，８のみが残留する（ステップ４′）。
れ、ポリシリコンの化学機械的研磨（Poly-CMP）によってその下方に存在するＴ
ＥＯＳ酸化膜６まで除去される。この場合はポリシリコンとシリコン酸化物との
間の化学機械的研磨プロセスの非常に良好な選択性が利用される。これは約１０
０：１の割合である。そのため研磨ステップは正確に酸化物でストップされ、平
坦な表面が後に残る。突出する全てのポリシリコンは除去され、それによってポ
リシリコン島状部７，８のみが残留する（ステップ４′）。
【００１７】 この実施例の場合基板内のトレンチ４，５の深さは約４００ｎｍであり、窒化
膜３の厚さは約１５０ｎｍである。それによりトレンチ底部と窒化膜３表面との
間のトレンチ深さは約５５０ｎｍとなる。
膜３の厚さは約１５０ｎｍである。それによりトレンチ底部と窒化膜３表面との
間のトレンチ深さは約５５０ｎｍとなる。
【００１８】 トレンチの“オーバーフィル”が望まれる場合には、非エッチング活性基板領
域を介して測定される析出されたＴＥＯＳ酸化膜６の厚さは、トレンチ深さより
大きくてもよい（例えばトレンチ深さの約１２０％）。しかしながら析出される
ＴＥＯＳ酸化膜６のコンフォーマルな特性に基づいて基本的にはＴＥＯＳ酸化膜
の厚さは、トレンチ深さに従って十分である。
域を介して測定される析出されたＴＥＯＳ酸化膜６の厚さは、トレンチ深さより
大きくてもよい（例えばトレンチ深さの約１２０％）。しかしながら析出される
ＴＥＯＳ酸化膜６のコンフォーマルな特性に基づいて基本的にはＴＥＯＳ酸化膜
の厚さは、トレンチ深さに従って十分である。
【００１９】 以下の明細書では、本発明による実施例のもとで非選択性のＮＦ3/Ｎ2/ＣＨＦ 3 プラズマエッチングステップを酸化物とポリシリコンに対してほぼ同じエッチン
グ方式でもって実施する。ここで取り上げる例は、付加的な磁界なしでの８００
Ｗの高周波出力のもとでのエッチング過程であり、摂氏２０度の温度で実施され
る。受容圧力は約６ｐａであり、エッチングガスの組成は、体積パーセントのデ
ータ表示で、Ｎ2−８９.５％、ＣＨＦ3−２.６％、ＮＦ3−７.９％である。この
場合酸化物とポリシリコンの間で１.０４：１の選択度が達成される。
グ方式でもって実施する。ここで取り上げる例は、付加的な磁界なしでの８００
Ｗの高周波出力のもとでのエッチング過程であり、摂氏２０度の温度で実施され
る。受容圧力は約６ｐａであり、エッチングガスの組成は、体積パーセントのデ
ータ表示で、Ｎ2−８９.５％、ＣＨＦ3−２.６％、ＮＦ3−７.９％である。この
場合酸化物とポリシリコンの間で１.０４：１の選択度が達成される。
【００２０】 本発明はプラズマエッチングステップに限定されるものではなく、層除去のも
とで平坦な表面の維持を保証するために、十分に僅かな選択性が保たれる限り、
任意のエッチング手法が適用可能である。さらに利用するエッチングガスのその
他の成分や組成も可能である。
とで平坦な表面の維持を保証するために、十分に僅かな選択性が保たれる限り、
任意のエッチング手法が適用可能である。さらに利用するエッチングガスのその
他の成分や組成も可能である。
【００２１】 非選択性のエッチングステップは、窒化膜３上の全ての酸化材料が除去され共
通の平坦な酸化膜/窒化膜表面１５，１６；３が基板１上に（図２のステップ５ ′で示されているように）現われるまで正確に実施されてもよい。また他方にお
いては、ポリシリコン島状部７，８の完全な除去が既に窒化膜３上方で行われて
いる場合には、図には示されていない手法で、非選択性のエッチングステップを
既に窒化膜３に達する前に中断することも可能である。この場合には、平坦な表
面と所定の厚さを備えた残留酸化膜がシリコン基板１の活性領域上に生じる。
通の平坦な酸化膜/窒化膜表面１５，１６；３が基板１上に（図２のステップ５ ′で示されているように）現われるまで正確に実施されてもよい。また他方にお
いては、ポリシリコン島状部７，８の完全な除去が既に窒化膜３上方で行われて
いる場合には、図には示されていない手法で、非選択性のエッチングステップを
既に窒化膜３に達する前に中断することも可能である。この場合には、平坦な表
面と所定の厚さを備えた残留酸化膜がシリコン基板１の活性領域上に生じる。
【００２２】 さらなる別の変化例によれば、非選択性のプラズマエッチングステップに続い
て選択性のエッチングステップが酸化物の除去のために適用される。この選択性
エッチングステップは、一方ではシリコン基板１上の前述したような場合によっ
て存在する残留酸化膜の除去を可能にし、もう一方では、非エッチング領域にお
ける基板１の表面１７と、トレンチ酸化膜１５，１６の表面１８，１９との間の
所定の間隔の設定のための、続行されるトレンチ酸化物１５，１６の選択性のエ
ッチングを可能にしている。これは良好な選択性とエッチング表面の僅かな損傷
と高い均一性に基づいて特にウエットエッチングステップに適している。
て選択性のエッチングステップが酸化物の除去のために適用される。この選択性
エッチングステップは、一方ではシリコン基板１上の前述したような場合によっ
て存在する残留酸化膜の除去を可能にし、もう一方では、非エッチング領域にお
ける基板１の表面１７と、トレンチ酸化膜１５，１６の表面１８，１９との間の
所定の間隔の設定のための、続行されるトレンチ酸化物１５，１６の選択性のエ
ッチングを可能にしている。これは良好な選択性とエッチング表面の僅かな損傷
と高い均一性に基づいて特にウエットエッチングステップに適している。
【００２３】 引続き窒化膜３の除去の後（これは前述した変化例のように選択性エッチング
ステップの前に既に行うことも可能である）では、図２のステップ６′に示され
ているように全体的に平坦な基板表面基を備えた基板１のトレンチプロフィール
が得られる。
ステップの前に既に行うことも可能である）では、図２のステップ６′に示され
ているように全体的に平坦な基板表面基を備えた基板１のトレンチプロフィール
が得られる。
【００２４】 図３には本発明による方法の第２実施例のプロセスステップ１″〜５″が示さ
れている。既に図２による第１の実施例の場合と同じものなので洗浄ステップと
準備ステップ並びに場合によってさらなる付加的手段はここでは図示していない
。この第２の実施例は実質的に第１の実施例と窒化膜３が省かれている点でのみ
異なっている。このことが可能なのは、本発明において行われる非選択性のプラ
ズマエッチングステップ（ステップ５′ないし５″）のもとでは窒化物研磨ステ
ップ（ステップ６）に関して図１による公知の手法では必要とされる窒化膜によ
るストップ作用が必要ないからである。
れている。既に図２による第１の実施例の場合と同じものなので洗浄ステップと
準備ステップ並びに場合によってさらなる付加的手段はここでは図示していない
。この第２の実施例は実質的に第１の実施例と窒化膜３が省かれている点でのみ
異なっている。このことが可能なのは、本発明において行われる非選択性のプラ
ズマエッチングステップ（ステップ５′ないし５″）のもとでは窒化物研磨ステ
ップ（ステップ６）に関して図１による公知の手法では必要とされる窒化膜によ
るストップ作用が必要ないからである。
【００２５】 この第２の実施例によって得られる利点は、窒化膜３の省略によって、これに
必要とされる層析出と層除去のステップが省かれ、トレンチエッチングの際の縦
横比（トレンチ深さ対トレンチ幅）が縮小され、所要のＴＥＯＳ酸化膜厚さが低
減されることである。特に最後に述べた利点は、窒化膜３を有する第１の実施例
の場合でも、窒化膜３の厚さが適切な手法で縮小される場合には達成可能である
。
必要とされる層析出と層除去のステップが省かれ、トレンチエッチングの際の縦
横比（トレンチ深さ対トレンチ幅）が縮小され、所要のＴＥＯＳ酸化膜厚さが低
減されることである。特に最後に述べた利点は、窒化膜３を有する第１の実施例
の場合でも、窒化膜３の厚さが適切な手法で縮小される場合には達成可能である
。
【００２６】 以下のテーブル１には、化学機械的研磨手法（Ｐｏｌｙ−ＣＭＰ）と非選択性
のプラズマエッチング手法のもとで達成される選択度（Ｓ）と表面均一性（ＧＭ
）に対する典型的な値が示されている。
のプラズマエッチング手法のもとで達成される選択度（Ｓ）と表面均一性（ＧＭ
）に対する典型的な値が示されている。
【００２７】
【表１】
【００２８】 これらの値から明らかなことは、非選択性のプラズマエッチング手法の方が化
学機械的研磨手法に比べて処理表面の均一性がより良好であり、化学機械的研磨
手法のもとで達成される均一性を悪化させないことである。選択度に対する値は
、非選択性のプラズマエッチング手法のもとでは約１であり平坦性の維持のもと
での均一な層除去に対して十分な値である。
学機械的研磨手法に比べて処理表面の均一性がより良好であり、化学機械的研磨
手法のもとで達成される均一性を悪化させないことである。選択度に対する値は
、非選択性のプラズマエッチング手法のもとでは約１であり平坦性の維持のもと
での均一な層除去に対して十分な値である。
【００２９】 図４には、本発明による非選択性の酸化物−ポリシリコン−プラズマエッチン
グによる薄い熱酸化膜２とＣＶＤ窒化膜３を伴った基板１内のトレンチの走査電
子顕微鏡撮影的断面図が示されている。２つの膜全体の厚さは、約３７ｎｍであ
り、その内の窒化膜の厚さは約３２ｎｍである。この基板には本発明による非選
択性のエッチングステップの後で、前述した選択性の酸化物ウエットエッチング
が施され、これによってトレンチ酸化物の表面レベルは、基板を覆っている窒化
膜３の表面レベル下に下がる。それにより、トレンチ深さは６９６ｎｍとなり、
それに対してトレンチ底部とトレンチ酸化物表面との間の間隔は６４４ｎｍとな
る。
グによる薄い熱酸化膜２とＣＶＤ窒化膜３を伴った基板１内のトレンチの走査電
子顕微鏡撮影的断面図が示されている。２つの膜全体の厚さは、約３７ｎｍであ
り、その内の窒化膜の厚さは約３２ｎｍである。この基板には本発明による非選
択性のエッチングステップの後で、前述した選択性の酸化物ウエットエッチング
が施され、これによってトレンチ酸化物の表面レベルは、基板を覆っている窒化
膜３の表面レベル下に下がる。それにより、トレンチ深さは６９６ｎｍとなり、
それに対してトレンチ底部とトレンチ酸化物表面との間の間隔は６４４ｎｍとな
る。
【図１】 従来技法による特別な方法のプロセスステップのシーケンスを示した図である
。
。
【図２】 本発明による方法の第１実施例のプロセスステップのシーケンスを示した図で
ある。
ある。
【図３】 図２は、本発明による方法の第２実施例のプロセスステップのシーケンスを示
した図である。
した図である。
【図４】 選択性の酸化物ウエットエッチングに従って本発明により形成されたトレンチ
プロフィルの走査電子顕微鏡的描写図である。
プロフィルの走査電子顕微鏡的描写図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミヒャエル シュミット ドイツ連邦共和国 オッテンドルフ−オク リラ アーホルンシュトラーセ 34 Ｆターム(参考） 5F004 AA16 BA20 DA16 DA17 DA25 DB02 DB03 EA38 EB08 5F032 AA34 AA44 AA45 BA02 DA04 DA23 DA24 DA28 DA33 DA34 DA78
Claims (10)
- 【請求項１】 シリコン基板内に、基板の第１領域を基板の第２領域から電
気的に絶縁するトレンチ構造部を形成するための方法において、 ａ）基板表面上に熱酸化膜（２）を成長させ、 ｂ）前記熱酸化膜（２）上にマスキング層を被着して構造化し、 ｃ）前記構造化されたマスキング層の利用のもとで所定の深さまでトレンチ（４
，５）を基板（１）内にエッチングし、 ｄ）実質的にコンフォーマな上覆酸化膜（６）を、実質的に均一でトレンチ（４
，５）の完全な充填のために十分な厚さで析出させ、 ｅ）前記上覆酸化膜（６）上にポリシリコン層を析出させ、この場合該ポリシリ
コン層の厚さは少なくともトレンチ深さに相応しており、 ｆ）前記ポリシリコン層の化学機械的研磨を、ポリシリコン層のポリシリコン材
料（７，８）と上覆酸化膜（６）の酸化物材料の間の高い選択度でもって前記上
覆酸化膜（６）の表面の高さまで実施し、 ｇ）前記ステップｆ）によって形成された平坦な表面を維持するもとで、前記ポ
リシリコン層のポリシリコン材料（７，８）と前記上覆酸化膜（６）の酸化物材
料に実質的に非選択性の共通のエッチングを施し、この場合このエッチング過程
は少なくとも、トレンチ（４，５）領域におけるポリシリコン層の全てのポリシ
リコン材料（７，８）が除去されるまで実施されることを特徴とする方法。 - 【請求項２】 前記実質的に非選択性のエッチングステップは、プラズマエ
ッチングステップ、例えば反応性イオンエッチング（ＲＩＥ）ステップである、
請求項１記載の方法。 - 【請求項３】 前記実質的に非選択性のエッチングステップにおいて、エッ
チングガスとしてＮＦ3/Ｎ2/ＣＨＦ3ガスが用いられる、請求項１または２記載 の方法。 - 【請求項４】 前記ステップｄ）で析出された上覆酸化膜（６）の厚さは、
トレンチ深さよりも大きく、前記ステップｇ）のエッチング過程は、ポリシリコ
ン層の全てのポリシリコン材料（７，８）の除去の後で、前記上覆酸化膜（６）
の残留部分が非エッチング基板表面上で所定の厚さを有するまで継続される、請
求項１から３いずれか１項記載の方法。 - 【請求項５】 前記ステップａ）の後で窒化珪素膜（３）が熱酸化膜（２）
上に被着される、請求項１から４いずれか１項記載の方法。 - 【請求項６】 前記実質的に非選択性のエッチングステップｇ）において、
酸化物材料とポリシリコン材料の間の選択性は０.９５〜１.０５の範囲にある、
請求項１から５いずれか１項記載の方法。 - 【請求項７】 前記ステップｇ）の後で選択性のウエットエッチングステッ
プが酸化物材料の除去のために実施される、請求項１から６いずれか１項記載の
方法。 - 【請求項８】 前記選択性ウエットエッチングステップは、トレンチ（４，
５）内の酸化物材料の表面（１８,１９）とシリコン基板（１）の表面（１７） との間で所定の間隔が設定可能であるように制御される、請求項７記載の方法。 - 【請求項９】 前記ステップｃ）とｄ）の間で、薄い酸化物下地層を基板（
１）上にコンフォームに成長させる、請求項１から８いずれか１項記載の方法。 - 【請求項１０】 前記上覆酸化膜（６）はＴＥＯＳ気相析出を用いて析出さ
れる、請求項１から９いずれか１項記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19742174 | 1997-09-24 | ||
| DE19742174.1 | 1997-09-24 | ||
| PCT/DE1998/002832 WO1999016125A1 (de) | 1997-09-24 | 1998-09-22 | Verfahren zur ausbildung einer grabenstruktur in einem siliziumsubstrat |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001517873A true JP2001517873A (ja) | 2001-10-09 |
| JP3462174B2 JP3462174B2 (ja) | 2003-11-05 |
Family
ID=7843487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000513320A Expired - Fee Related JP3462174B2 (ja) | 1997-09-24 | 1998-09-22 | シリコン基板内にトレンチ構造部を形成するための方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6337255B1 (ja) |
| EP (1) | EP1019958B1 (ja) |
| JP (1) | JP3462174B2 (ja) |
| KR (1) | KR100528569B1 (ja) |
| DE (1) | DE59808090D1 (ja) |
| WO (1) | WO1999016125A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013080909A (ja) * | 2011-09-06 | 2013-05-02 | Lam Research Corporation | ３ｄフラッシュ構造用のエッチングプロセス |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100672A (ja) * | 2000-09-21 | 2002-04-05 | Nec Corp | 素子分離用トレンチの形成方法 |
| US7026172B2 (en) * | 2001-10-22 | 2006-04-11 | Promos Technologies, Inc. | Reduced thickness variation in a material layer deposited in narrow and wide integrated circuit trenches |
| US6649460B2 (en) * | 2001-10-25 | 2003-11-18 | International Business Machines Corporation | Fabricating a substantially self-aligned MOSFET |
| CN100352033C (zh) * | 2003-04-22 | 2007-11-28 | 旺宏电子股份有限公司 | 浅槽隔离层的制作方法 |
| US7339253B2 (en) * | 2004-08-16 | 2008-03-04 | Taiwan Semiconductor Manufacturing Company | Retrograde trench isolation structures |
| US8012847B2 (en) * | 2005-04-01 | 2011-09-06 | Micron Technology, Inc. | Methods of forming trench isolation in the fabrication of integrated circuitry and methods of fabricating integrated circuitry |
| US7998809B2 (en) * | 2006-05-15 | 2011-08-16 | Micron Technology, Inc. | Method for forming a floating gate using chemical mechanical planarization |
| US8120094B2 (en) * | 2007-08-14 | 2012-02-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shallow trench isolation with improved structure and method of forming |
| US8119489B2 (en) * | 2008-03-28 | 2012-02-21 | United Microelectronics Corp. | Method of forming a shallow trench isolation structure having a polysilicon capping layer |
| US8105956B2 (en) * | 2009-10-20 | 2012-01-31 | Micron Technology, Inc. | Methods of forming silicon oxides and methods of forming interlevel dielectrics |
| CN109817521B (zh) * | 2017-11-21 | 2022-04-12 | 联华电子股份有限公司 | 用来改善平坦化负载效应的半导体制作工艺 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4226665A (en) * | 1978-07-31 | 1980-10-07 | Bell Telephone Laboratories, Incorporated | Device fabrication by plasma etching |
| US4671970A (en) * | 1986-02-05 | 1987-06-09 | Ncr Corporation | Trench filling and planarization process |
| US4962064A (en) * | 1988-05-12 | 1990-10-09 | Advanced Micro Devices, Inc. | Method of planarization of topologies in integrated circuit structures |
| JP3092185B2 (ja) * | 1990-07-30 | 2000-09-25 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2687948B2 (ja) | 1995-10-05 | 1997-12-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5874345A (en) * | 1996-11-18 | 1999-02-23 | International Business Machines Corporation | Method for planarizing TEOS SiO2 filled shallow isolation trenches |
| US5817567A (en) * | 1997-04-07 | 1998-10-06 | Taiwan Semiconductor Manufacturing Company Ltd. | Shallow trench isolation method |
| US6071817A (en) * | 1998-03-23 | 2000-06-06 | Lsi Logic Corporation | Isolation method utilizing a high pressure oxidation |
| US6004863A (en) * | 1998-05-06 | 1999-12-21 | Taiwan Semiconductor Manufacturing Company | Non-polishing sacrificial layer etchback planarizing method for forming a planarized aperture fill layer |
| US6277707B1 (en) * | 1998-12-16 | 2001-08-21 | Lsi Logic Corporation | Method of manufacturing semiconductor device having a recessed gate structure |
| US6261923B1 (en) * | 1999-01-04 | 2001-07-17 | Vanguard International Semiconductor Corporation | Method to solve the dishing issue in CMP planarization by using a nitride hard mask for local inverse etchback and CMP |
| US6100163A (en) * | 1999-01-07 | 2000-08-08 | Taiwan Semiconductor Manufacturing Company | Gap filling of shallow trench isolation by ozone-tetraethoxysilane |
| US6207532B1 (en) * | 1999-09-30 | 2001-03-27 | Taiwan Semiconductor Manufacturing Company | STI process for improving isolation for deep sub-micron application |
-
1998
- 1998-09-22 DE DE59808090T patent/DE59808090D1/de not_active Expired - Lifetime
- 1998-09-22 JP JP2000513320A patent/JP3462174B2/ja not_active Expired - Fee Related
- 1998-09-22 KR KR10-2000-7003175A patent/KR100528569B1/ko not_active IP Right Cessation
- 1998-09-22 WO PCT/DE1998/002832 patent/WO1999016125A1/de active IP Right Grant
- 1998-09-22 EP EP98958161A patent/EP1019958B1/de not_active Expired - Lifetime
-
2000
- 2000-03-24 US US09/535,648 patent/US6337255B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013080909A (ja) * | 2011-09-06 | 2013-05-02 | Lam Research Corporation | ３ｄフラッシュ構造用のエッチングプロセス |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1019958B1 (de) | 2003-04-23 |
| KR20010024284A (ko) | 2001-03-26 |
| DE59808090D1 (de) | 2003-05-28 |
| EP1019958A1 (de) | 2000-07-19 |
| JP3462174B2 (ja) | 2003-11-05 |
| US6337255B1 (en) | 2002-01-08 |
| KR100528569B1 (ko) | 2005-11-15 |
| WO1999016125A1 (de) | 1999-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6541382B1 (en) | Lining and corner rounding method for shallow trench isolation | |
| US6228727B1 (en) | Method to form shallow trench isolations with rounded corners and reduced trench oxide recess | |
| CN100583396C (zh) | 不使用浅沟槽隔离工艺形成半导体器件的方法 | |
| US5786262A (en) | Self-planarized gapfilling for shallow trench isolation | |
| US5811315A (en) | Method of forming and planarizing deep isolation trenches in a silicon-on-insulator (SOI) structure | |
| US5858858A (en) | Annealing methods for forming isolation trenches | |
| US6071792A (en) | Methods of forming shallow trench isolation regions using plasma deposition techniques | |
| US6251734B1 (en) | Method for fabricating trench isolation and trench substrate contact | |
| US6207534B1 (en) | Method to form narrow and wide shallow trench isolations with different trench depths to eliminate isolation oxide dishing | |
| TW554472B (en) | A method for forming shallow trench isolation | |
| KR20010058498A (ko) | 반도체 소자의 트렌치형 소자분리막 형성방법 | |
| JPH05206262A (ja) | トレンチ構造の作製方法 | |
| US6599813B2 (en) | Method of forming shallow trench isolation for thin silicon-on-insulator substrates | |
| JP2001267413A (ja) | 実質的に平坦なトレンチ分離領域を有する半導体デバイス及びその製造方法 | |
| JP3462174B2 (ja) | シリコン基板内にトレンチ構造部を形成するための方法 | |
| US6475875B1 (en) | Shallow trench isolation elevation uniformity via insertion of a polysilicon etch layer | |
| KR100234416B1 (ko) | 반도체장치의 소자분리방법 | |
| US6232203B1 (en) | Process for making improved shallow trench isolation by employing nitride spacers in the formation of the trenches | |
| US6214695B1 (en) | Method of manufacturing semiconductor device | |
| US6060394A (en) | Method for forming shallow trench isolation with global planarization | |
| US6103581A (en) | Method for producing shallow trench isolation structure | |
| US6893940B2 (en) | Method of manufacturing semiconductor device | |
| US6649486B1 (en) | Method to form shallow trench isolations | |
| US5851901A (en) | Method of manufacturing an isolation region of a semiconductor device with advanced planarization | |
| KR100427856B1 (ko) | 기판내의 트렌치를 채우기 위한 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030709 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |