JP2013080909A - ３ｄフラッシュ構造用のエッチングプロセス - Google Patents

３ｄフラッシュ構造用のエッチングプロセス Download PDF

Info

Publication number
JP2013080909A
JP2013080909A JP2012194636A JP2012194636A JP2013080909A JP 2013080909 A JP2013080909 A JP 2013080909A JP 2012194636 A JP2012194636 A JP 2012194636A JP 2012194636 A JP2012194636 A JP 2012194636A JP 2013080909 A JP2013080909 A JP 2013080909A
Authority
JP
Japan
Prior art keywords
pressure
wafer
etching
plasma
sets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012194636A
Other languages
English (en)
Other versions
JP2013080909A5 (ja
JP6219558B2 (ja
Inventor
Le Gouil Anne
アンヌ・ル・ゴイル
R Lindain Jeffrey
ジェフリー・アール．・リンデーン
Ishikawa Yasushi
ヤスシ・イシカワ
Yamaguchi Adams Yoko
ヨウコ・ヤマグチ・アダムズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2013080909A publication Critical patent/JP2013080909A/ja
Publication of JP2013080909A5 publication Critical patent/JP2013080909A5/ja
Application granted granted Critical
Publication of JP6219558B2 publication Critical patent/JP6219558B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】プラズマ処理室において、ウェハ上でスタックを形成するシリコン系の複数の二重層の中に高アスペクト比のフィーチャをエッチングするための方法を提供する。
【解決手段】プラズマ処理室に主エッチングガスが流入される。第１の圧力を提供しながら、主エッチングガスがプラズマにされる。２０℃未満のウェハ温度が維持される。プラズマにより上記複数のシリコン系二重層のうちの複数の組を貫いてエッチングする間に、第１の圧力よりも低い第２の圧力まで圧力を降下させる。上記複数の二重層のうち第１の複数の組がエッチングされた後に、主エッチングガスの流入を停止させる。
【選択図】図１

Description

本発明は、半導体デバイスの形成に関する。より具体的には、本発明は、３次元フラッシュ構造の半導体デバイスの形成に関するものである。
半導体ウェハ処理では、高アスペクト比ビアが必要となる場合がある。例えば、３次元フラッシュメモリデバイスでは、複数の二重層のスタックにビアが形成される。そのようなデバイスの例は、東芝ＢｉＣＳ（Ｂｉｔ Ｃｏｓｔ Ｓｃａｌａｂｌｅ：ビットコスト・スケーラブル）である。
本発明の目的に従って上記のことを達成するため、プラズマ処理室において、ウェハ上でスタックを形成するシリコン系の複数の二重層の中にフィーチャをエッチングするための方法を提供する。プラズマ処理室に主エッチングガスが流入される。第１の圧力を提供しながら、主エッチングガスがプラズマにされる。２０℃未満のウェハ温度が維持される。プラズマにより上記複数のシリコン系二重層のうちの複数の組を貫いてエッチングする間に、第１の圧力よりも低い第２の圧力まで圧力を降下させる。上記複数の二重層のうち第１の複数の組がエッチングされた後に、主エッチングガスの流入を停止させる。
本発明の別の態様では、プラズマ処理室において、ウェハ上でスタックを形成するシリコン系の複数の二重層の中にフィーチャをエッチングするための方法を提供する。プラズマ処理室に、フッ化炭素とＮＦ3とを含む主エッチングガスが流入される。３０ミリトルから６０ミリトルの間の第１の圧力を提供しながら、主エッチングガスがプラズマにされる。１０℃未満のウェハ温度が維持される。プラズマにより上記複数のシリコン系二重層のうちの複数の組を貫いてエッチングする間に、第１の圧力よりも低い第２の圧力まで圧力を降下させる。上記複数の二重層のうち第１の複数の組がエッチングされた後に、主エッチングガスの流入を停止させる。
本発明のこれらおよび他の特徴について、本発明の以下の詳細な説明において、以下の図面を併用して、より詳細に説明する。
本発明を、限定するものではない例により添付の図面に示しており、それらの図面では、類似の要素を類似の参照符号で示している。
本発明の一実施形態において用いることができるプロセスの上位フローチャートである。
本発明の一実施形態により形成されるメモリスタックの概略断面図である。 本発明の一実施形態により形成されるメモリスタックの概略断面図である。 本発明の一実施形態により形成されるメモリスタックの概略断面図である。
本発明の実施において使用することができるプラズマ処理室の概略図である。
本発明の実施形態において用いられるコントローラを実現するのに適したコンピュータシステムを示す構成図である。
２通りの異なる圧力におけるエッチング速度対エッチング深さの関係を示すグラフである。
本発明について、添付の図面に示すいくつかの好ましい実施形態を参照して、以下で詳細に説明する。本発明についての完全な理解を与えるため、様々な具体的詳細が以下の説明において記載される。しかしながら、これら特定の詳細の一部または全部がなくても本発明を実施できることは、当業者には明らかであろう。また、本発明を不必要に不明瞭にすることがないよう、周知の工程段階および／または構造については詳細に記載していない。
高アスペクト比の孔のエッチングでは、ＣＤ制御を確保し、弓形プロファイルおよびアンダーカット・プロファイルを回避するため、側壁保護が必要である。しかしながら、ポリマーが多すぎると、ピンチオフ断面形状およびエッチングの停止につながることになる。高アスペクト比では、狭視野角であることによって、エッチング表面に到達する反応種の量が大幅に減少する。イオンは、孔の内部でのエッチング副産物もしくはエッチャントとの衝突または孔の側壁との衝突によって、エネルギーを失いやすく、これにより、エッチング速度が低下する。これは、アスペクト比依存エッチング（ＡＲＤＥ：Ａｓｐｅｃｔ Ｒａｔｉｏ Ｄｅｐｅｎｄｅｎｔ Ｅｔｃｈｉｎｇ）と呼ばれる。イオンエネルギーを高めることは、イオンの方向性を維持し、側壁での過度の損失を回避するための助けとなり得るが、マスク選択性とのトレードオフとなる。また、ＴＣＰを増加させることによっても、エッチャント種、イオン種、および中性種がより多く提供される。しかしながら、孔への反応拡散によってエッチング速度は制限されるので、ＴＣＰを増加させることによってシステマティックにエッチング速度が高くなることはない。
理解を助けるため、図１は、本発明の一実施形態において用いることができるプロセスの上位フローチャートであり、これにより、シリコン系の二重層のスタックに高アスペクト比ビアを形成する。ウェハ上のシリコン系の複数の二重層のスタックにマスクが形成される（ステップ１０４）。ウェハが配置されているプラズマ処理室の中に主エッチングガスを流入させることによって、主エッチング工程が開始される（ステップ１０８）。主エッチングガスは、第１の圧力でプラズマにされる（ステップ１１２）。ウェハは、２０℃未満の温度に維持される（ステップ１１６）。上記複数の二重層のうちの一部がエッチングされる間に、第１の圧力よりも低い第２の圧力まで圧力を降下させる（ステップ１２０）。主エッチングガスの流れを停止させる（ステップ１２４）。そして、プラズマ処理室にオーバエッチングガスを流入させることにより、オーバエッチング工程を提供することができる（ステップ１２８）。オーバエッチングガスは、主エッチングガスよりも重合性の高いものである。ウェハ温度を上昇させる（ステップ１３２）。処理室圧力を低下させる（ステップ１３６）。オーバエッチングガスからプラズマを発生させ（ステップ１４０）、これにより、複数の二重層のエッチングを完了させる。オーバエッチングガスを停止させる（ステップ１４４）。
［実施例］
本発明の実施形態の一例では、ウェハ基板上でスタックを形成するシリコン系の複数の二重層の中に、高アスペクト比ビアをエッチングする。各々の二重層は、好ましくは２０〜４０ｎｍの厚さを有している。複数の二重層の上にマスクが形成される（ステップ１０４）。図２Ａは、ウェハ２１２上でメモリスタック２０８を構成する複数の二重層の上に形成されたマスク２０４の断面図である。本実施形態では、複数の二重層の各々の二重層は、ポリシリコンの層２２０の下の酸化ケイ素（ＳｉＯ）の層２１６によって形成されている。本実施形態では、マスク２０４は、アモルファスカーボンである。エッチング停止層など１つまたは複数の層を、スタック２０８とウェハ２１２との間に配置してもよく、あるいは、ウェハ２１２をランディング層として用いてもよい。メモリスタック２０８とマスク２０４との間に１つまたは複数の層を配置することができる。
ウェハ２１２は、後に続くステップを実行するため、処理ツールの中に配置することができる。図３は、本発明の一実施形態によりシリコンウェハのエッチングプロセスを実行するために使用することができるプラズマ処理システム３００の一例を概略的に示している。プラズマ処理システム３００は、プラズマ処理室３０４をその中に有するプラズマ反応器３０２を備えている。整合回路３０８により調整されるプラズマ電源３０６によって、電力窓３１２の近くに配置されたＴＣＰコイル３１０に電力を供給し、これにより誘導結合電力を供給することで、プラズマ処理室３０４においてプラズマ３１４を発生させる。ＴＣＰコイル（上部電源）３１０は、処理室３０４内で均等拡散プロファイルを生成するように構成することができる。例えば、ＴＣＰコイル３１０は、プラズマ３１４にトロイダル電力分布を生成するように構成することができる。電力窓３１２は、ＴＣＰコイル３１０からプラズマ室３０４にエネルギーを伝えることを可能にしながら、ＴＣＰコイル３１０をプラズマ室３０４から切り離すように設けられている。整合回路３１８により調整されるウェハ・バイアス電圧電源３１６によって電極３２０に電力を供給し、これにより、電極３２０に支持されたウェハ３２２にバイアス電圧を設定する。コントローラ３２４は、プラズマ電源３０６およびウェハ・バイアス電圧電源３１６のためのポイントを設定する。
プラズマ電源３０６およびウェハ・バイアス電圧電源３１６は、例えば、１３．５６ＭＨｚ、２７ＭＨｚ、２ＭＨｚ、４００ｋＨｚ、またはそれらの組み合わせなど、特定の無線周波数で動作するように構成することができる。プラズマ電源３０６およびウェハ・バイアス電源３１６は、所望のプロセス性能を実現する範囲の電力を供給するのに適当な規模のものとすることができる。例えば、本発明の一実施形態では、プラズマ電源３０６は、３００〜１００００ワットの範囲の電力を供給するものとすることができ、ウェハ・バイアス電圧電源３１６は、１０〜１０００Ｖの範囲のバイアス電圧を供給するものとすることができる。また、ＴＣＰコイル３１０および／または電極３２０は、２つ以上のサブコイルまたはサブ電極から成るものであってもよく、それらは、単一の電源により電力供給されるか、または複数の電源により電力供給されることができる。
図３に示すように、プラズマ処理システム３００は、さらに、ガス源／ガス供給機構３３０を備えている。ガス源は、主エッチングガス源３３２と、オーバエッチングガス源３３４と、またオプションで追加ガス源３３６を含んでいる。主エッチングガスは、オーバエッチングガスと同じ成分を一部含んでいることがある。このような場合には、個別の主エッチングガス源とオーバエッチングガス源を備える代わりに、後述のように、ガス源により、主エッチングガスおよびオーバエッチングガスの様々な成分を供給する。ガス源３３２、３３４、３３６は、シャワーヘッド３４０などのガス注入口を介して処理室３０４と流体接続されている。ガス注入口は、処理室３０４内のいずれかの有効な場所に配置することができ、また、ガスを注入するための任意の形態をとることができる。しかしながら、好ましくは、ガス注入口は、処理室３０４内の複数のゾーンへのガスの流れをそれぞれ個別に調整することができる“調整可能”ガス注入プロファイルを生成するように構成することができる。処理ガスおよび副生成物は、プラズマ処理室３０４内を特定の圧力に維持するためにも機能する圧力調整バルブ３４２とポンプ３４４によって、処理室３０４から取り除かれる。ガス源／ガス供給機構３３０は、コントローラ３２４によって制御される。本発明の実施形態の実施には、ラムリサーチ（Ｌａｍ Ｒｅｓｅａｒｃｈ）社製のＫｉｙｏを使用することができる。好ましくは、処理室は、ＡＣＭＥコーティング（イットリウム被覆）が施された酸化アルミニウム被覆表面を有している。
図４は、本発明の実施形態において用いられるコントローラ３２４を実現するのに適したコンピュータシステム４００を示す上位ブロック図である。コンピュータシステムは、集積回路、プリント回路基板、小型携帯端末から、巨大なスーパーコンピュータまで、数多くの物理的形態をとることができる。コンピュータシステム４００は、１つまたは複数のプロセッサ４０２を備えており、さらに、（グラフィックス、テキスト、およびその他のデータの表示用の）電子表示装置４０４、メインメモリ４０６（例えば、ランダムアクセスメモリ（ＲＡＭ））、記憶装置４０８（例えば、ハードディスクドライブ）、リムーバブル記憶装置４１０（例えば、光ディスクドライブ）、ユーザインタフェース・デバイス４１２（例えば、キーボード、タッチスクリーン、キーパッド、マウスまたは他のポインティングデバイスなど）、および通信インタフェース４１４（例えば、無線ネットワーク・インタフェース）を備えることができる。通信インタフェース４１４によって、コンピュータシステム４００と外部装置との間でリンクを介したソフトウェアおよびデータの転送が可能となる。システムは、さらに、上記のデバイス／モジュールが接続される通信インフラ４１６（例えば、通信バス、クロスオーバ・バー、またはネットワーク）を含むこともできる。
通信インタフェース４１４を介して転送される情報は、ワイヤもしくはケーブル、光ファイバー、電話回線、携帯電話リンク、無線周波数リンク、および／または他の通信チャネルを用いて実現することができる信号を伝送する通信リンクを介して、通信インタフェース４１４による受信が可能な、電子信号、電磁信号、光信号、または他の信号といった信号の形式とすることができる。このような通信インタフェースによって、１つまたは複数のプロセッサ４０２は、上記方法の手順を実行する過程でネットワークから情報を受信したり、あるいはネットワークに情報を出力したりすることがあり得ると考えられる。また、本発明の実施形態の方法は、プロセッサで単独で実行してもよく、あるいはインターネットなどのネットワークを介して処理の一部を共有する遠隔プロセッサと連携して実行してもよい。
“非一時的コンピュータ読み取り可能媒体”という用語は、一般に、メインメモリ、二次メモリ、リムーバブルストレージなどの媒体、ハードディスク、フラッシュメモリ、ディスクドライブメモリ、ＣＤ‐ＲＯＭなどの記憶装置、および他の形態の永続メモリを指して用いられており、搬送波または信号などの一時的な対象をカバーするものと解釈されるべきではない。コンピュータコードの例には、コンパイラにより生成されるような機械語コード、およびコンピュータによりインタプリタ用いて実行される高級言語コードを含むファイルが含まれる。コンピュータ読み取り可能媒体は、搬送波で具現化されるコンピュータデータ信号により伝送され、プロセッサにより実行可能な命令列を表すコンピュータコードであってもよい。
主エッチングを用いて、シリコン系の二重層の中にフィーチャをエッチングする。本例では、フィーチャは、酸化ケイ素とポリシリコンの二重層の中にエッチングされるビアである。主エッチングガスが、ガス源３３０からプラズマ処理室３０４に流入される（ステップ１０８）。本例では、主エッチングガス流は、２０〜１００ｓｃｃｍのＣＨ2Ｆ2と、５０〜３００ｓｃｃｍのＮ2と、１〜２００ｓｃｃｍのＮＦ3である。好ましくは、主エッチングガスは、フッ化炭素ガスとＮＦ3を含んでいる。より好ましくは、フッ化炭素ガスは、ハイドロフルオロカーボンガスである。主エッチングガスは、プラズマにされる（ステップ１１２）。本例では、ＴＣＰコイル３１０によって、１３．６ＭＨｚで１，０００〜２，０００ワットのＲＦ電力が供給される。下部電極３２０によって、４００ｋＨｚで１００〜７００ボルトのバイアスが供給される。処理室圧力は、４０ミリトルに設定される。ウェハ温度は、２０℃未満に維持される（ステップ１１６）。本例では、ウェハ温度は０℃に維持される。
圧力を降下させる（ステップ１２０）。本例では、圧力を、４０ミリトルから１０ミリトルに降下させる。１６組の二重層のスタックの場合、好ましくは、圧力を降下させる間に少なくとも４通りの異なる圧力が提供される。より好ましくは、圧力を降下させる間に少なくとも６通りの異なる圧力が提供される。最も好ましくは、その降下は、連続的降下である。本例では、４０ミリトルと１０ミリトルの圧力エンドポイントが提供される。降下させる際の少なくとも６通りの異なる主エッチング圧力は、エンドポイント間での線形または双曲線形の降下によって提供される。主エッチングガスの流れが停止される（ステップ１２４）。
図２Ｂは、１回の主エッチング工程を用いて複数の二重層をエッチングすることでエッチング・フィーチャ２２８が形成された後のスタックの断面図である。本例では、主エッチングによって、テーパ断面形状を提供し、１６組の二重層のうち１２組を貫いてエッチングする。本例では、結果として得られる断面形状はテーパ状ではあるが、主エッチングによって高速エッチングが提供されるので、主エッチングを用いて二重層のほぼ全てを貫いてエッチングされる。主エッチングを用いて二重層の全てを貫いてエッチングしない主な理由は、二重層のエッチングと下位層のエッチングとの間の選択性が低いためである。もし二重層の全てを主エッチングによりエッチングした場合は、低い選択性に起因して、ウェハ２１２である下位層のエッチングが生じることがある。図２Ｂは、一方のエッチング・フィーチャが他方よりも深いことを示している。主エッチングを用いて二重層の全てをエッチングすることはない別の理由は、主エッチングによる不均一なエッチングによって、ウェハ２１２である下位層のエッチングが引き起こされないようにするためである。
本例では、オーバエッチングを用いてエッチング・フィーチャを完成させる。オーバエッチングでは、主エッチングガスとは異なるオーバエッチングガスをプラズマ処理室内に流入させる（ステップ１２８）。一般に、オーバエッチングガスは、主エッチングガスよりも重合性が高いものである。これは、炭素成分を、より高い濃度とすることによって実現される。配合の一例では、オーバエッチングガス流は、０〜１００ｓｃｃｍのＣＨ2Ｆ2、１〜２００ｓｃｃｍのＮＦ3、０〜１００ｓｃｃｍのＣＨ3Ｆ、および０〜１００ｓｃｃｍのＣＨ4を含んでいる。
ウェハ温度を上昇させる（ステップ１３２）。本例では、ウェハ温度を２０℃まで上昇させる。処理室圧力を低下させる（ステップ１３６）。本例では、処理室圧力を５ミリトルまで減少させる。オーバエッチングガスは、プラズマにされる（ステップ１４０）。本例では、ＴＣＰコイル３１０によって、１３．６ＭＨｚで１，０００〜２，０００ワットのＲＦ電力が供給される。下部電極３２０によって、４００ｋＨｚで１００〜７００ボルトのバイアスが供給される。オーバエッチングガスの流れが停止される（ステップ１４４）。
図２Ｃは、オーバエッチングが完了した後のスタックの断面図である。オーバエッチングを用いて残りの二重層を貫いてエッチングすることで、エッチング・フィーチャを、ウェハ２１２である下位層に届くように、また、エッチング・フィーチャの上部を広げることなくエッチング・フィーチャのテーパ状底部を広げるようにして、完成させる。これによって、上から下まで、より均一なエッチング・フィーチャが提供される。
圧力を降下させることで、アスペクト比依存エッチングが軽減されることが分かっており、これによって、エッチングの停止が回避されると共に、エッチング中にバイアスを高める必要性が排除または低減され、これにより、エッチングマスク選択性の低下が回避される。好ましくは、エッチング中のバイアスは一定である。
図５は、実験により求められた、４０ミリトルの場合と１０ミリトルの場合の、縦軸のエッチング速度対横軸のエッチング深さのグラフである。結果は、圧力およびアスペクト比がエッチング速度に及ぼす影響を示している。高圧で低アスペクト比のときには、孔エッチング速度は高速である。高圧では、アスペクト比が高くなるにつれて、エッチング速度は遅くなり、最終的にゼロに達することが分かった。実験によって、低圧で低アスペクト比のときには、エッチングが遅いことが分かった。アスペクト比が高くなるにつれて、低圧エッチング速度は、飽和状態に達するまで増加する。低圧では平均自由行程が増加する。本発明は、アスペクト比依存エッチング速度を排除する降下を用いて、高圧で低アスペクト比のエッチング速度がより高速であることと、低圧で高アスペクト比のエッチング速度がより高速であることを利用する。
圧力の降下は、線形降下のような連続関数であってもよいし、あるいは段階的な降下であってもよい。降下は、主エッチング時間の大部分にわたって生じることが好ましい。例えば１２組の二重層がエッチングされる場合、少なくとも６組の二重層をエッチングする間にわたって、降下が生じることが好ましい。降下が段階的である場合は、二重層の組数の少なくとも半分の段階数の降下であることが好ましい。例えば１２組の二重層がエッチングされる場合には、降下過程で少なくとも６通りの異なる圧力が提供される。好ましくは、主エッチング圧力を３０から６０ミリトルの間の圧力で開始させ、これにより、初期の高いエッチング速度を提供する。圧力は、２ミリトルの低さまで降下させることができる。
エッチング・フィーチャは、トレンチまたはビアとすることができるが、本発明は高アスペクト比エッチングを提供するものであるため、エッチング・フィーチャはビアであることが好ましい。好ましくは、ビアは、８０ｎｍ以下の幅を有するものである。より好ましくは、ビアは２０から８０ｎｍの間の幅を有する。さらに好ましくは、ビアは４５から６０ｎｍの間の幅を有する。ビアの深さは、好ましくは１．４ミクロンより大きい。好ましくは、ビアの幅に対するビアの深さのアスペクト比は、少なくとも２０：１である。より好ましくは、アスペクト比は、少なくとも３５：１である。
上記の例は１６組の二重層を有するものであるが、本発明の他の実施形態では、３２組または６４組の二重層など、１６組より多くの二重層を有していてもよい。
好ましくは、主エッチング中のウェハ温度は、２０℃以下である。より好ましくは、主エッチング中のウェハ温度は、１０℃以下である。
ＮＦ3は、ポリシリコンと酸化ケイ素の両方をエッチングすることができる。好ましくはＣＨ2Ｆ2であるフッ化炭素は、ポリマーを形成し、これによって自らエッチング停止を引き起こすことになる。ＮＦ3／ＣＨ2Ｆ2ガス比を調整することによって、エッチング対堆積の良好な制御が提供される。ＣＨ2Ｆ2は、酸化ケイ素をエッチングするのに使用されるＣＦ2を提供するために用いられる。２０℃以下の、より好ましくは１０℃以下のウェハ温度とすることで、付着係数の増加によって、より多くのＣＦ2が酸化ケイ素に到達すると共に形成されることが分かっており、これが酸化ケイ素のエッチング加わることで、酸化ケイ素のエッチング速度が増加する。さらには、エッチング選択性が向上する。表面上でのそのようなポリマーの形成によって、ポリシリコンのエッチング速度は低下するが、ビア孔のエッチングを持続させるのに十分に高いエッチング速度が維持される。ＣＨ2Ｆ2の流量は、好ましくは、１０ｓｃｃｍから１００ｓｃｃｍの間である。ＮＦ3の流量は、好ましくは、２０ｓｃｃｍから８０ｓｃｃｍの間である。ＮＦ3／ＣＨ2Ｆ2の流量比は、好ましくは、１：１から１：２の間である。
好ましくは、主エッチング中には、１００ｋＨｚから１ＭＨｚの間の周波数でバイアスが供給される。より好ましくは、バイアスは、３００ｋＨｚから５００ｋＨｚの間の周波数で供給される。最も好ましくは、バイアスは、約４００ｋＨｚの周波数で供給される。バイアスは、好ましくは、５００ボルトから７００ボルトの間に維持される。より低い周波数のバイアスによって、より高いエネルギーのイオンが提供され、これによって、ビアの底部でのＣＤの低減が制限されることにより、主エッチング工程が向上することが分かっている。好ましい実施形態では、圧力を降下させる際に、電力が減少し電圧が一定に保たれるように、バイアス制御は電圧モードで提供される。もしバイアス制御が電力モードで提供されると、圧力を降下させる際にバイアス電圧が減少し、これによってエッチング速度が低下することになる。
好ましくは、主エッチングでは、１回のエッチングで、二重層のうち半分から全てがエッチンングされる。より好ましくは、主エッチングでは、１回のエッチングで、全ての二重層のうちの８分の５から８分の７がエッチングされる。最も好ましくは、主エッチングでは、１回のエッチングで、二重層のうちの約４分の３がエッチングされる。オーバエッチングでは、１回のエッチングで、残りの二重層がエッチングされる。
オーバエッチングでは、エッチング・フィーチャの底部でのエッチングを向上させるため、さらに圧力が下げられる。より低い圧力によって平均自由行程が増加して、これにより、より多くのエッチャントがフィーチャの底部まで移動することが可能になる。エッチング中の圧力降下の底が十分に低い場合、本発明の一実施形態では、圧力は、その低い圧力に維持され、オーバーエッチ中にさらに降下されることはない。低い圧力は、マスクの上に過度にポリマーが堆積して、ビアを閉鎖すると共にエッチング停止を生じることになることを回避するための助けにもなる。
オーバエッチング用の配合の例では、ＮＦ3／ＣＨ3Ｆガス比を用いて、エッチング対堆積およびマスク選択性を制御する。加えて、ＣＨ4ガスが、マスクを保護し、マスクのファセッティングを低減するための、追加パッシバントとなる。堆積量は、フッ素と炭素の比率によって制御される。ＣＨ3Ｆ／ＣＨ4比は、ＣＦX、ＣＨXのようなポリマーから、より高いエッチング耐性を通常有するＣ‐Ｃのような、よりカーボンリッチなポリマーまで、堆積品質を制御するためのノブとして作用する。ＮＦ3／ＣＨ3Ｆの流量比は、好ましくは、３：１から１：３の間である。
オーバエッチング中は、ウェハ温度は少なくとも２０℃であることが好ましい。より高い温度によって、エッチング・フィーチャの底部でのポリマーの堆積が減少し、これにより、ピンチオフ断面形状およびエッチングの停止が回避される。主エッチングにおいてＣＨ2Ｆ2が酸化ケイ素のエッチングに用いられるようにして、オーバエッチング化学においてポリマー添加剤が酸化ケイ素のエッチングに用いられるわけではないので、オーバエッチング化学は、理論に縛られることなく、より重合性の高いものとすることが可能である。オーバエッチングでは、その代わりに、エッチングが、より多くフッ素に依存する。オーバエッチングに用いられるポリマー添加剤は、代わりに、主として、マスクを保護するための保護ポリマー層を形成するためのものである。オーバエッチングの際には、アスペクト比が高いので、ポリマーがエッチング・フィーチャの底部にまで達しない。そこで、エッチング・フィーチャの上部には、エッチング・フィーチャの底部よりも多くのポリマー保護が提供され、これにより、エッチング・フィーチャの上部を広げることなく、エッチング・フィーチャの底部をエッチングして広げることを可能にしている。従来のオーバエッチングの配合では、より高い圧力で、より低い重合性の化学物質を使用することになる。
好ましくは、オーバエッチング中のバイアスは、１００ｋＨｚから１ＭＨｚの間の周波数で供給される。より好ましくは、バイアスは、３００ｋＨｚから５００ｋＨｚの間の周波数で供給される。最も好ましくは、バイアスは、約４００ｋＨｚの周波数で供給される。好ましくは、バイアスは、３００ボルトから５００ボルトの間に維持される。この電圧範囲は、マスクの過度のスパッタリングを回避しながらエッチングを維持するために好ましい。
主エッチングとオーバエッチングの両方において、ＴＣＰコイル３１０は、好ましくは、１０００ワットから２５００ワットの間のＲＦ電力を供給する。より好ましくは、ＴＣＰコイル３１０は、１５００ワットから２０００ワットの間のＲＦ電力を供給する。ＴＣＰ電力を増加させることは、飽和状態に達するまでエッチング速度を高める助けとなる。本例では、２０００ワットのＴＣＰで、飽和状態が見られた。また、本発明では、二重層の酸化ケイ素とポリシリコンの層の間にスカロッピングがほとんど見られないことも分かっている。主エッチングとその後に続くオーバエッチングにより少なくとも１６組の二重層をエッチングする本発明のシングルステップ・プロセスは、各サイクルがポリシリコン・エッチング工程と酸化物エッチング工程を含む少なくとも１６サイクルにより少なくとも１６組の二重層のエッチングを提供するプロセスに比べて、優れている。１つの利点として、少なくとも１６組の二重層をエッチングする本発明のシングルステップは、より高いスループット、より良好な調整可能性、および上部形状制御を有していることがある。
本発明の他の実施形態では、主エッチング工程とオーバエッチング工程との間に他の工程が生じ得る。例えば、主エッチング工程とオーバエッチング工程との間に１つまたは複数の追加エッチング工程が生じることがある。そのような追加エッチング工程は、主エッチング工程とオーバエッチング工程との間の遷移工程とすることができる。そのような遷移工程は、主エッチング工程とオーバエッチング工程の特徴を併せ持つことができる。
本発明の他の実施形態では、各々の二重層は、酸化ケイ素層と窒化ケイ素層とを含むことができる。他の実施形態では、二重層は１つまたは複数の追加層を含んでいてもよく、これにより、二重層は３つまたは４つの層を有することができる。
本発明について、いくつかの好適な実施形態によって説明したが、本発明の範囲内に含まれるものとして、変更、置換、および種々の代替均等物がある。また、本発明の方法および装置を実現する数多くの代替的方法があることにも、留意すべきである。よって、以下の添付の請求項は、本発明の真の趣旨および範囲から逸脱しないあらゆる変更、置換、および種々の代替均等物を含むものと解釈されるべきである。

Claims (19)

  1. プラズマ処理室において、ウェハ上でスタックを形成するシリコン系の複数の二重層の中にフィーチャをエッチングするための方法であって、
    前記プラズマ処理室内に主エッチングガスを流入させ、
    第１の圧力を提供しながら、前記主エッチングガスをプラズマにし、
    ２０℃未満のウェハ温度を維持し、
    前記プラズマにより前記複数のシリコン系二重層のうちの複数の組を貫いてエッチングする間に、前記第１の圧力よりも低い第２の圧力まで圧力を降下させ、
    前記複数の二重層のうち第１の複数の組がエッチングされた後に、前記主エッチングガスの前記流入を停止させる
    方法。
  2. 前記主エッチングガスは、フッ化炭素とＮＦ3とを含む請求項１に記載の方法。
  3. 前記ウェハ温度の維持では、１０℃未満のウェハ温度を維持する請求項２に記載の方法。
  4. 前記第１の圧力は、３０ミリトルから６０ミリトルの間である請求項３に記載の方法。
  5. 前記フッ化炭素は、ハイドロフルオロカーボンである請求項４に記載の方法。
  6. 前記主エッチングガスは、前記ウェハの第１の側に配置された上部電源に誘導結合電力を供給し、前記ウェハの前記第１の側と反対側の、前記ウェハの第２の側で下部電極にバイアス電力を供給することでプラズマにし、前記バイアス電力は１００ｋＨｚから１ＭＨｚの間の周波数を有する請求項５に記載の方法。
  7. 各々のシリコン系二重層は、ポリシリコン層と酸化ケイ素層とを含む請求項６に記載の方法。
  8. 少なくとも１６組の二重層がある場合、前記第１の複数の組は少なくとも１２組の二重層であり、前記１２組の二重層がエッチングされる間に前記降下によって少なくとも６通りの異なる圧力が提供される請求項７に記載の方法。
  9. 前記エッチング・フィーチャは、少なくとも２０：１のアスペクト比を有するビアである請求項８に記載の方法。
  10. 前記主エッチングガスの前記流入を停止させた後に、エッチングされていない残りの二重層をエッチングするためのオーバエッチングをさらに含み、該オーバエッチングは、
    前記プラズマ処理室に、前記主エッチングガスよりも重合性が高く、ＮＦ3を含むオーバエッチングガスを流入させることと、
    前記オーバエッチングガスをプラズマにすることと、
    前記オーバエッチングガスの前記流入を停止させることと、を含む請求項９に記載の方法。
  11. 前記オーバエッチングは、主エッチングからウェハ温度を上昇させることをさらに含む請求項１０に記載の方法。
  12. 前記オーバエッチングは、主エッチングから圧力を低下させることをさらに含む請求項１１に記載の方法。
  13. 前記ウェハ温度を維持することによって、１０℃未満のウェハ温度を維持する請求項１に記載の方法。
  14. 前記第１の圧力は、３０ミリトルから６０ミリトルの間である請求項１に記載の方法。
  15. 前記フッ化炭素は、ハイドロフルオロカーボンである請求項１に記載の方法。
  16. 前記主エッチングガスをプラズマにすることは、前記ウェハの第１の側に配置された上部電源に誘導結合電力を供給することと、前記ウェハの前記第１の側と反対側の、前記ウェハの第２の側で下部電極にバイアス電力を供給することと、を含み、前記バイアス電力は１００ｋＨｚから１ＭＨｚの間の周波数を有する請求項１に記載の方法。
  17. 各々のシリコン系二重層は、ポリシリコン層と酸化ケイ素層とを含む請求項１に記載の方法。
  18. 少なくとも１６組の二重層がある場合、前記第１の複数の組は少なくとも１２組の二重層であり、前記１２組の二重層がエッチングされる間に前記降下によって少なくとも６通りの異なる圧力が提供される請求項１に記載の方法。
  19. プラズマ処理室において、ウェハ上でスタックを形成するシリコン系の複数の二重層の中にフィーチャをエッチングするための方法であって、
    前記プラズマ処理室に、フッ化炭素とＮＦ3とを含む主エッチングガスを流入させ、
    ３０ミリトルから６０ミリトルの間の第１の圧力を提供しながら、前記主エッチングガスをプラズマにし、
    １０℃未満のウェハ温度を維持し、
    前記プラズマにより前記複数のシリコン系二重層のうちの複数の組を貫いてエッチングする間に、前記第１の圧力よりも低い第２の圧力まで圧力を降下させ、
    前記複数の二重層のうち第１の複数の組がエッチングされた後に、前記主エッチングガスの前記流入を停止させる
    方法。
JP2012194636A 2011-09-06 2012-09-05 ３ｄフラッシュ構造用のエッチングプロセス Active JP6219558B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/226,087 US8598040B2 (en) 2011-09-06 2011-09-06 ETCH process for 3D flash structures
US13/226,087 2011-09-06

Publications (3)

Publication Number Publication Date
JP2013080909A true JP2013080909A (ja) 2013-05-02
JP2013080909A5 JP2013080909A5 (ja) 2015-11-19
JP6219558B2 JP6219558B2 (ja) 2017-10-25

Family

ID=47753488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012194636A Active JP6219558B2 (ja) 2011-09-06 2012-09-05 ３ｄフラッシュ構造用のエッチングプロセス

Country Status (6)

Country Link
US (1) US8598040B2 (ja)
JP (1) JP6219558B2 (ja)
KR (1) KR101979957B1 (ja)
CN (1) CN102983052B (ja)
SG (1) SG188723A1 (ja)
TW (1) TWI559393B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150015408A (ko) * 2013-07-31 2015-02-10 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
JP2015043386A (ja) * 2013-08-26 2015-03-05 東京エレクトロン株式会社 半導体装置の製造方法
JP2015144158A (ja) * 2014-01-31 2015-08-06 株式会社日立ハイテクノロジーズ ドライエッチング方法
JP2015153941A (ja) * 2014-02-17 2015-08-24 東京エレクトロン株式会社 半導体装置の製造方法
JP2015220251A (ja) * 2014-05-14 2015-12-07 東京エレクトロン株式会社 被エッチング層をエッチングする方法
JP2016039310A (ja) * 2014-08-08 2016-03-22 東京エレクトロン株式会社 多層膜をエッチングする方法
US9613979B2 (en) 2015-07-16 2017-04-04 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same
JP2019096666A (ja) * 2017-11-20 2019-06-20 東京エレクトロン株式会社 エッチング方法及びこれを用いた窪みパターンの埋め込み方法

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9384992B2 (en) * 2012-02-09 2016-07-05 Tokyo Electron Limited Plasma processing method
US9299574B2 (en) * 2013-01-25 2016-03-29 Applied Materials, Inc. Silicon dioxide-polysilicon multi-layered stack etching with plasma etch chamber employing non-corrosive etchants
US9129911B2 (en) 2013-01-31 2015-09-08 Applied Materials, Inc. Boron-doped carbon-based hardmask etch processing
US20140342570A1 (en) * 2013-05-16 2014-11-20 Applied Materials, Inc. Etch process having adaptive control with etch depth of pressure and power
US9018103B2 (en) * 2013-09-26 2015-04-28 Lam Research Corporation High aspect ratio etch with combination mask
JP6267953B2 (ja) 2013-12-19 2018-01-24 東京エレクトロン株式会社 半導体装置の製造方法
CN104793289B (zh) * 2014-01-21 2019-05-10 吉林师范大学 有机聚合物等离子刻蚀工艺误差对器件影响的补偿方法
CN105336570A (zh) * 2014-07-14 2016-02-17 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
US20160020119A1 (en) * 2014-07-16 2016-01-21 Macronix International Co., Ltd. Method of Controlling Recess Depth and Bottom ECD in Over-Etching
US9449821B2 (en) * 2014-07-17 2016-09-20 Macronix International Co., Ltd. Composite hard mask etching profile for preventing pattern collapse in high-aspect-ratio trenches
JP6454492B2 (ja) * 2014-08-08 2019-01-16 東京エレクトロン株式会社 多層膜をエッチングする方法
CN105374737B (zh) * 2014-08-25 2019-02-26 中微半导体设备(上海)有限公司 抑制刻蚀过程中孔底部出现缺口的方法、孔的形成方法
JP6328524B2 (ja) * 2014-08-29 2018-05-23 東京エレクトロン株式会社 エッチング方法
JP6339961B2 (ja) 2015-03-31 2018-06-06 東京エレクトロン株式会社 エッチング方法
JP6339963B2 (ja) * 2015-04-06 2018-06-06 東京エレクトロン株式会社 エッチング方法
JP6498022B2 (ja) * 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
US9613824B2 (en) 2015-05-14 2017-04-04 Tokyo Electron Limited Etching method
JP6494424B2 (ja) 2015-05-29 2019-04-03 東京エレクトロン株式会社 エッチング方法
JP6541439B2 (ja) 2015-05-29 2019-07-10 東京エレクトロン株式会社 エッチング方法
KR20170002764A (ko) 2015-06-29 2017-01-09 삼성전자주식회사 반도체 소자의 제조 방법
JP6557588B2 (ja) * 2015-12-04 2019-08-07 株式会社日立ハイテクノロジーズ ドライエッチング方法
US9997374B2 (en) * 2015-12-18 2018-06-12 Tokyo Electron Limited Etching method
GB201608926D0 (en) * 2016-05-20 2016-07-06 Spts Technologies Ltd Method for plasma etching a workpiece
JP6604911B2 (ja) * 2016-06-23 2019-11-13 東京エレクトロン株式会社 エッチング処理方法
US9997366B2 (en) * 2016-10-19 2018-06-12 Lam Research Corporation Silicon oxide silicon nitride stack ion-assisted etch
JP6945388B2 (ja) 2017-08-23 2021-10-06 東京エレクトロン株式会社 エッチング方法及びエッチング処理装置
JP6883495B2 (ja) 2017-09-04 2021-06-09 東京エレクトロン株式会社 エッチング方法
US10002746B1 (en) * 2017-09-13 2018-06-19 Lam Research Corporation Multi regime plasma wafer processing to increase directionality of ions
KR20200084366A (ko) * 2017-11-30 2020-07-10 램 리써치 코포레이션 실리콘 옥사이드 실리콘 나이트라이드 스택 계단 단차 (stair step) 에칭
TWI819233B (zh) * 2019-08-15 2023-10-21 美商應用材料股份有限公司 非共形膜的選擇性蝕刻臨界尺寸控制
JP7403314B2 (ja) * 2019-12-26 2023-12-22 東京エレクトロン株式会社 エッチング方法及びエッチング装置
CN111154490A (zh) * 2020-01-02 2020-05-15 长江存储科技有限责任公司 刻蚀气体、刻蚀方法及3d存储器件制造方法
CN115380365A (zh) * 2020-02-13 2022-11-22 朗姆研究公司 具有无穷大选择性的高深宽比蚀刻
US11688609B2 (en) * 2020-05-29 2023-06-27 Tokyo Electron Limited Etching method and plasma processing apparatus
JP2023109497A (ja) 2022-01-27 2023-08-08 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP2023109496A (ja) 2022-01-27 2023-08-08 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62232925A (ja) * 1986-04-03 1987-10-13 Sony Corp Ｓｉのエツチングガス
JP2001237228A (ja) * 2000-02-24 2001-08-31 Canon Sales Co Inc 基板処理方法および基板処理装置ならびにデバイス製造方法
JP2001517873A (ja) * 1997-09-24 2001-10-09 インフィネオン テクノロジース アクチエンゲゼルシャフト シリコン基板内にトレンチ構造部を形成するための方法
JP2002531946A (ja) * 1998-12-03 2002-09-24 アプライド マテリアルズ インコーポレイテッド フッ素化ガス混合物を用いた多結晶シリコンのプラズマエッチング
JP2004140391A (ja) * 2000-09-29 2004-05-13 Hitachi Ltd プラズマ処理装置および方法
JP2006278436A (ja) * 2005-03-28 2006-10-12 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム、コンピュータ記録媒体及び処理レシピが記録された記録媒体
JP2009088446A (ja) * 2007-10-03 2009-04-23 Toshiba Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法
JP2009277770A (ja) * 2008-05-13 2009-11-26 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2010272758A (ja) * 2009-05-22 2010-12-02 Hitachi High-Technologies Corp 被エッチング材のプラズマエッチング方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5827437A (en) * 1996-05-17 1998-10-27 Lam Research Corporation Multi-step metallization etch
US6127278A (en) * 1997-06-02 2000-10-03 Applied Materials, Inc. Etch process for forming high aspect ratio trenched in silicon
US6303513B1 (en) * 1999-06-07 2001-10-16 Applied Materials, Inc. Method for controlling a profile of a structure formed on a substrate
KR101075045B1 (ko) * 2002-10-11 2011-10-19 램 리써치 코포레이션 플라즈마 에칭 성능 강화를 위한 방법
US6969568B2 (en) * 2004-01-28 2005-11-29 Freescale Semiconductor, Inc. Method for etching a quartz layer in a photoresistless semiconductor mask
US7090782B1 (en) * 2004-09-03 2006-08-15 Lam Research Corporation Etch with uniformity control
US7459100B2 (en) * 2004-12-22 2008-12-02 Lam Research Corporation Methods and apparatus for sequentially alternating among plasma processes in order to optimize a substrate
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
JP4768557B2 (ja) * 2006-09-15 2011-09-07 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP4450245B2 (ja) * 2007-06-07 2010-04-14 株式会社デンソー 半導体装置の製造方法
CN101339903A (zh) * 2007-06-27 2009-01-07 应用材料股份有限公司 用于高温蚀刻高-k材料栅结构的方法
KR101588909B1 (ko) * 2007-12-21 2016-02-12 램 리써치 코포레이션 실리콘 구조의 제조 및 프로파일 제어를 이용한 딥 실리콘 에칭
US20090191711A1 (en) * 2008-01-30 2009-07-30 Ying Rui Hardmask open process with enhanced cd space shrink and reduction
JP2011124239A (ja) * 2008-03-31 2011-06-23 Daikin Industries Ltd ドライエッチングガス及びそれを用いたドライエッチング方法
US8394722B2 (en) * 2008-11-03 2013-03-12 Lam Research Corporation Bi-layer, tri-layer mask CD control
JP2010177652A (ja) * 2009-02-02 2010-08-12 Toshiba Corp 半導体装置の製造方法
DE102010038736A1 (de) * 2010-07-30 2012-02-02 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zum Steuern der kritischen Abmessungen von Gräben in einem Metallisierungssystem eines Halbleiterbauelements während des Ätzens einer Ätzstoppschicht

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62232925A (ja) * 1986-04-03 1987-10-13 Sony Corp Ｓｉのエツチングガス
JP2001517873A (ja) * 1997-09-24 2001-10-09 インフィネオン テクノロジース アクチエンゲゼルシャフト シリコン基板内にトレンチ構造部を形成するための方法
JP2002531946A (ja) * 1998-12-03 2002-09-24 アプライド マテリアルズ インコーポレイテッド フッ素化ガス混合物を用いた多結晶シリコンのプラズマエッチング
JP2001237228A (ja) * 2000-02-24 2001-08-31 Canon Sales Co Inc 基板処理方法および基板処理装置ならびにデバイス製造方法
JP2004140391A (ja) * 2000-09-29 2004-05-13 Hitachi Ltd プラズマ処理装置および方法
JP2006278436A (ja) * 2005-03-28 2006-10-12 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム、コンピュータ記録媒体及び処理レシピが記録された記録媒体
JP2009088446A (ja) * 2007-10-03 2009-04-23 Toshiba Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の制御方法
JP2009277770A (ja) * 2008-05-13 2009-11-26 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2010272758A (ja) * 2009-05-22 2010-12-02 Hitachi High-Technologies Corp 被エッチング材のプラズマエッチング方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150015408A (ko) * 2013-07-31 2015-02-10 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
JP2015046564A (ja) * 2013-07-31 2015-03-12 東京エレクトロン株式会社 半導体装置の製造方法
KR102266267B1 (ko) * 2013-07-31 2021-06-16 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
JP2015043386A (ja) * 2013-08-26 2015-03-05 東京エレクトロン株式会社 半導体装置の製造方法
US9905431B2 (en) 2014-01-31 2018-02-27 Hitachi High-Technologies Corporation Dry etching method
JP2015144158A (ja) * 2014-01-31 2015-08-06 株式会社日立ハイテクノロジーズ ドライエッチング方法
KR20150097416A (ko) * 2014-02-17 2015-08-26 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
JP2015153941A (ja) * 2014-02-17 2015-08-24 東京エレクトロン株式会社 半導体装置の製造方法
KR102038174B1 (ko) * 2014-02-17 2019-10-29 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법
JP2015220251A (ja) * 2014-05-14 2015-12-07 東京エレクトロン株式会社 被エッチング層をエッチングする方法
JP2016039310A (ja) * 2014-08-08 2016-03-22 東京エレクトロン株式会社 多層膜をエッチングする方法
US9613979B2 (en) 2015-07-16 2017-04-04 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same
JP2019096666A (ja) * 2017-11-20 2019-06-20 東京エレクトロン株式会社 エッチング方法及びこれを用いた窪みパターンの埋め込み方法

Also Published As

Publication number Publication date
SG188723A1 (en) 2013-04-30
TWI559393B (zh) 2016-11-21
CN102983052A (zh) 2013-03-20
TW201330088A (zh) 2013-07-16
KR20130026996A (ko) 2013-03-14
KR101979957B1 (ko) 2019-05-17
US20130059450A1 (en) 2013-03-07
JP6219558B2 (ja) 2017-10-25
US8598040B2 (en) 2013-12-03
CN102983052B (zh) 2015-09-02

Similar Documents

Publication Publication Date Title
JP6219558B2 (ja) ３ｄフラッシュ構造用のエッチングプロセス
US8574447B2 (en) Inorganic rapid alternating process for silicon etch
KR102584336B1 (ko) 에칭 처리 방법
US9018098B2 (en) Silicon etch with passivation using chemical vapor deposition
US9378970B2 (en) Plasma etching process
US9224618B2 (en) Method to increase mask selectivity in ultra-high aspect ratio etches
US9054050B2 (en) Method for deep silicon etching using gas pulsing
CN103390581A (zh) 硅通孔刻蚀方法
TWI552221B (zh) 高蝕刻速率之提供方法
TWI591719B (zh) 用於平滑側壁快速交替式蝕刻程序之受控氣體混合
KR20140082685A (ko) 반도체 장치의 제조 방법
CN111418046A (zh) 氧化硅氮化硅堆叠件楼梯踏步式蚀刻
JP2016207753A (ja) プラズマエッチング方法
US9607848B2 (en) Etch process with pre-etch transient conditioning
US8906248B2 (en) Silicon on insulator etch
WO2024178234A1 (en) Method for etching features in a stack
WO2024064526A1 (en) Method for etching features in a stack

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150904

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170829

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170928

R150 Certificate of patent or registration of utility model

Ref document number: 6219558

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250