CN100352033C - 浅槽隔离层的制作方法 - Google Patents

浅槽隔离层的制作方法 Download PDF

Info

Publication number
CN100352033C
CN100352033C CNB031221602A CN03122160A CN100352033C CN 100352033 C CN100352033 C CN 100352033C CN B031221602 A CNB031221602 A CN B031221602A CN 03122160 A CN03122160 A CN 03122160A CN 100352033 C CN100352033 C CN 100352033C
Authority
CN
China
Prior art keywords
groove
substrate
trench isolation
shallow trench
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB031221602A
Other languages
English (en)
Other versions
CN1540739A (zh
Inventor
李宗哗
张炳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Priority to CNB031221602A priority Critical patent/CN100352033C/zh
Publication of CN1540739A publication Critical patent/CN1540739A/zh
Application granted granted Critical
Publication of CN100352033C publication Critical patent/CN100352033C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

一种浅槽隔离层的制作方法，在基底中形成槽。然后，进行热氧化制程，以在槽表面形成热氧化层。随后，在蚀刻气体中利用远程等离子分解三氟化氮以产生氟自由基，再以此蚀刻气体对热氧化层进行蚀刻，以去除部分热氧化层，使高宽比降低。然后，形成一层绝缘层覆盖在基底上以填满槽。

Description

浅槽隔离层的制作方法
技术领域
本发明有关一种组件隔离层的制作方法，特别是关于一种浅槽隔离层(Shallow Trench Isolation，简称STI)的制作方法。
背景技术
在集成电路蓬勃发展的今日，组件缩小化与集成化是必然的趋势，也是各界积极发展的重要课题。当组件尺寸逐渐缩小，集成度(Integration)逐渐提高时，组件间的隔离层也必须缩小，因此组件隔离技术困难度也逐渐增高。
过去组件隔离有利用区域氧化法(Local Oxidation，LOCOS)来形成的场氧化层(Field Oxide)，但是因为场氧化层受限于其外型的鸟嘴(Bird’s Beak)特性，要缩小其尺寸实有困难。因此，已有其它组件隔离方法持续被发展出来，其中以浅槽隔离层最被广泛应用于现有集成电路制程中。
通常浅槽隔离层的制作方法在硅基底中蚀刻出一个槽，再在槽表面形成一层衬氧化层，然后在槽中填入绝缘层。然而，当组件尺寸逐渐缩小后，浅槽隔离层的尺寸也不断地缩小而增加其中的高宽比(Apect Ratio)，因此会导致形成于其中的衬氧化层明显占据大部分的槽中，如图1A所示。
图1A是现有一种浅槽隔离层的制造流程中形成衬氧化层后的剖面图。
请参照图1A，在具有硬掩模层102的基底100中的槽104表面所形成的衬氧化层106因为槽104的尺寸很小，所以形成的衬氧化层106将会占据大部分的槽106，而使后续欲填入的氧化层无法顺利填入槽104中所剩余的空间。因此，目前的做法是在填入氧化层之前，利用湿式蚀刻(Wet Etch)的方法将槽104中的空间扩大。
然而，因为湿式蚀刻是一种等向性蚀刻，即具有蚀刻槽底部(Bottom)的速率与蚀刻槽侧壁(Sidewall)的速率大致一样的特性，因此经由湿式蚀刻扩大后的情形如图1B所示。
图1B是现有一种浅槽隔离层的制造流程中利用湿式蚀刻扩大槽空间后的剖面图。
请参照图1B，在槽104表面所形成的衬氧化层106经过湿式蚀刻之后，虽然其中的空间变大了，但是由于湿式蚀刻蚀刻槽底部的速率约等于蚀刻槽侧壁的速率，所以最后形成的衬氧化层106a仍旧会因为其具有极高的高宽比而使后续欲填入的氧化层无法顺利填入槽104中，进而使浅槽隔离层中存在有孔洞(void)。另外，因为在制程中进行湿式蚀刻，所以在蚀刻步骤后还需要额外加一道清洗步骤，以去除残留聚合物(Residual Polymer)。
发明内容
本发明所解决的主要问题是：提供一种浅槽隔离层的制作方法，可以避免在浅槽隔离层中有孔洞的存在。
本发明所解决另一个问题是：提供一种浅槽隔离层的制作方法，以简化制程，不需要如现有一样在蚀刻步骤后，还要额外加一道去除聚合残留物的清洗步骤。
为解决上述问题，本发明浅槽隔离层的制作方法，在基底上形成硬掩模层。接着，图案化硬掩模层，并以此图案化硬掩模层为掩模蚀刻基底，以在基底中形成槽。然后，进行热氧化制程，以在槽表面形成热氧化层作为浅槽隔离层的衬氧化层。随后，利用含氟自由基蚀刻气对热氧化层进行蚀刻，以去除部分热氧化层，其中含氟自由基通过利用远程等离子(Remote Plasma)分解三氟化氮(NF3)而得。然后，形成一层绝缘层覆盖在基底上以填满槽，然后去除掩模层上方的绝缘层，再去除掩模层与热氧化层。
本发明另外提出一种浅槽隔离层的制作方法，主要是在形成热氧化层之后，在基底上再沉积一层氧化层，以降低槽中的高宽比。随后，利用譬如是利用远程等离子分解三氟化氮而得的含氟自由基蚀刻气，对氧化层与热氧化层进行蚀刻，以去除部分氧化层与热氧化层，使槽中的空间变大。然后，形成一层绝缘层覆盖在基底上以填满槽。
与现有技术相比，本发明具有以下优点：
1)本发明利用含氟自由基的蚀刻气体进行蚀刻，且其具有蚀刻槽侧壁的速率较蚀刻槽底部的速率快的特性，因此经过利用含氟自由基的蚀刻气体进行蚀刻步骤后，能够获得高宽比低以及较大的槽空间，故可使绝缘层顺利填入槽中，而不会在形成后的浅槽隔离层中有孔洞的存在。
2)由于本发明没有采用湿式蚀刻，所以不需要像现有技术一样要额外加一道去除聚合残留物的清洗步骤。
附图说明
图1A是现有一种浅槽隔离层的制造流程中形成热氧化层后的剖面图；
图1B是现有一种浅槽隔离层的制造流程中利用湿式蚀刻扩大槽空间后的剖面图；
图2A至第2D图是依照本发明第一实施例的浅槽隔离层的制造流程剖面图；以及
图3A至图3E是依照本发明第二实施例的浅槽隔离层的制造流程剖面图。
附图标记说明：
100、200、300：基底
102、202、302：硬掩模层
104、204、304：槽
106、106a、206、206a、306、306a：热氧化层
208、308：绝缘层
210、310：远程等离子
312：氧化层
具体实施方式
第一实施例
图2A至第2D图是依照本发明第一实施例的浅槽隔离层(ShallowTrench Isolation，简称STI)的制造流程剖面图。
请参照图2A，在基底200上形成一层图案化硬掩模层(HardMask)202，其中硬掩模层202的材质例如是氮化硅。然后，以图案化硬掩模层202为蚀刻掩模(Etching mask)，对基底200进行蚀刻，以在基底200内形成槽(Trench)204。
然后，请参照图2B，进行热氧化制程(Thermal Oxidation)，以在槽204表面形成热氧化层206作为衬氧化层(Liner Oxide)。随着组件尺寸愈来愈小的发展下，浅槽隔离层的尺寸也不断地缩小，因此槽204的宽度同样会缩小，而导致形成在其中的热氧化层206明显占据大部分的槽204中。
随后，请参照图2C，在蚀刻气体(Etching gas)中利用远程等离子(Remote Plasma)210分解三氟化氮(NF3)以产生氟自由基(F radical)，并以此含氟自由基蚀刻气体对热氧化层206进行蚀刻，以去除部分热氧化层。因为以含氟自由基的蚀刻气体进行蚀刻具有蚀刻槽侧壁(Sidewall)的速率较蚀刻槽底部(Bottom)的速率快的特性，因此经过此蚀刻步骤后，剩余的热氧化层206a能够获得较低的高宽比(AspectRatio)以及较大的槽空间，有助于后续绝缘层的填入。
然后，请参照第2D图，形成一层绝缘层208覆盖在基底200上，且填满槽204，其中绝缘层208的材质例如是氧化硅。
之后，更可以包括去除硬掩模层202上方的绝缘层208，再去除硬掩模层202等步骤，以完成浅槽隔离层的制程。
第二实施例
图3A至图3E是依照本发明第二实施例的浅槽隔离层(STI)的制造流程剖面图。
请参照图3A，在基底300上形成一层图案化硬掩模层302。然后，以图案化硬掩模层302为蚀刻掩模蚀刻基底300，以在基底300内形成槽304。
然后，请参照图3B，进行热氧化制程，以在槽304表面形成热氧化层306。随着组件尺寸愈来愈小的发展下，浅槽隔离层的尺寸也不断地缩小，因此槽304的宽度同样会缩小，而导致形成于其中的热氧化层306明显占据于大部分的槽304中，而且其间的高宽比也相当高。
接着，请参照图3C，在基底300上与热氧化层306表面沉积一层氧化层312，用以降低槽304中的高宽比。
随后，请参照图3D，利用远程等离子310分解三氟化氮以产生氟自由基在蚀刻气体中，并对热氧化层306进行蚀刻，以去除部分热氧化层。
然后，请参照图3D，形成一层绝缘层308覆盖在基底300上，且填满槽304，其中绝缘层308的材质例如是氧化硅。
之后，进一步包括去除硬掩模层302上方的绝缘层308，再去除硬掩模层302步骤。
综上所述，本发明的特征包括：
1.本发明利用利用含氟自由基的蚀刻气体进行蚀刻，且其具有蚀刻槽侧壁的速率较蚀刻槽底部的速率快的特性，因此经过利用含氟自由基的蚀刻气体进行蚀刻步骤后，能够获得高宽比低以及较大的槽空间，故可使绝缘层顺利填入槽中，而不会在形成后的浅槽隔离层中有孔洞的存在。
2.本发明由于没有如现有技术一样采用湿式蚀刻去扩大槽中的空间，所以不需要像现有技术一样要额外加一道去除残留聚合物(Residual Polymer)的清洗步骤。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何该领域的普通技术人员，在不脱离本发明的原理和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视前附的申请专利权利要求所界定者为准。

Claims (11)

1.一种浅槽隔离层的制作方法，其特征在于，包括以下步骤：
在基底中形成槽；
在该槽表面形成未填满槽的热氧化层；
利用含氟自由基蚀刻气，对该热氧化层进行蚀刻制程，以此去除部分该热氧化层；以及
在该槽中填入绝缘层。
2.如权利要求1所述的浅槽隔离层的制作方法，其特征在于，在该基底中形成该槽的步骤，包括：
在该基底上形成图案化硬掩模层；以及
以该图案化硬掩模层为蚀刻掩模蚀刻该基底，以在该基底内形成该槽。
3.如权利要求2所述的浅槽隔离层的制作方法，其特征在于，该图案化硬掩模层的材质包括氮化硅。
4.如权利要求2所述的浅槽隔离层的制作方法，其特征在于，更包括：
去除该图案化硬掩模层上方的该绝缘层；以及
去除该硬掩模层。
5.如权利要求1所述的浅槽隔离层的制作方法，其特征在于，该含氟自由基通过利用远程等离子分解三氟化氮而得。
6.如权利要求1所述的浅槽隔离层的制作方法，其特征在于，该绝缘层的材质包括氧化硅。
7.一种浅槽隔离层的制作方法，包括：
在基底中形成槽；
在该槽表面形成未填满槽的热氧化层；
在该基底上与该热氧化层表面沉积氧化层，以降低该槽中的高宽比；
利用含氟自由基蚀刻气，对该氧化层与该热氧化层进行蚀刻，以去除部分该氧化层与该热氧化层；以及
在该基底上形成绝缘层覆盖且填满该槽。
8.如权利要求7所述的浅槽隔离层的制作方法，其特征在于，在该基底中形成该槽的步骤，包括：
在该基底上形成图案化硬掩模层；以及
以该图案化硬掩模层为蚀刻掩模蚀刻该基底，以在该基底内形成该槽。
9.如权利要求8所述的浅槽隔离层的制作方法，其特征在于，该图案化硬掩模层的材质包括氮化硅。
10.如权利要求8所述的浅槽隔离层的制作方法，其特征在于，更包括：
去除该图案化硬掩模层上方的该绝缘层；以及
去除该硬掩模层。
11.如权利要求7所述的浅槽隔离层的制作方法，其特征在于，该含氟自由基通过利用远程等离子分解三氟化氮而得。
CNB031221602A 2003-04-22 2003-04-22 浅槽隔离层的制作方法 Expired - Lifetime CN100352033C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031221602A CN100352033C (zh) 2003-04-22 2003-04-22 浅槽隔离层的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031221602A CN100352033C (zh) 2003-04-22 2003-04-22 浅槽隔离层的制作方法

Publications (2)

Publication Number Publication Date
CN1540739A CN1540739A (zh) 2004-10-27
CN100352033C true CN100352033C (zh) 2007-11-28

Family

ID=34320968

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031221602A Expired - Lifetime CN100352033C (zh) 2003-04-22 2003-04-22 浅槽隔离层的制作方法

Country Status (1)

Country Link
CN (1) CN100352033C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104276764B (zh) * 2013-07-11 2017-03-22 北京北方微电子基地设备工艺研究中心有限责任公司 玻璃衬底的工艺方法
CN104752315B (zh) * 2013-12-25 2018-03-06 旺宏电子股份有限公司 半导体元件及其制造方法
CN112750753B (zh) * 2019-10-29 2022-06-03 长鑫存储技术有限公司 半导体器件及其制作方法
CN115036261A (zh) * 2022-08-11 2022-09-09 广州粤芯半导体技术有限公司 浅沟槽隔离结构与金属氧化物半导体器件的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6350938A (ja) * 1986-08-20 1988-03-03 Matsushita Electric Ind Co Ltd 平板状情報記録担体の基板作成方法
US5970377A (en) * 1996-12-27 1999-10-19 Hyundai Electronics Industries Co., Ltd. Method of forming a metal interconnection line for semiconductor device
US6337255B1 (en) * 1997-09-24 2002-01-08 Infineon Technologies Ag Method for forming a trench structure in a silicon substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6350938A (ja) * 1986-08-20 1988-03-03 Matsushita Electric Ind Co Ltd 平板状情報記録担体の基板作成方法
US5970377A (en) * 1996-12-27 1999-10-19 Hyundai Electronics Industries Co., Ltd. Method of forming a metal interconnection line for semiconductor device
US6337255B1 (en) * 1997-09-24 2002-01-08 Infineon Technologies Ag Method for forming a trench structure in a silicon substrate

Also Published As

Publication number Publication date
CN1540739A (zh) 2004-10-27

Similar Documents

Publication Publication Date Title
US20030057184A1 (en) Method for pull back SiN to increase rounding effect in a shallow trench isolation process
CN1106038C (zh) 一种半导体器件的制造方法
KR100249025B1 (ko) 반도체장치의 소자분리방법
CN1298043C (zh) 半导体元件和隔离半导体元件的方法
US20040058549A1 (en) Method for forming shallow trench isolation
CN1516264A (zh) 在半导体装置中形成金属线的方法
CN1129179C (zh) 浅沟槽隔离方法
CN100352033C (zh) 浅槽隔离层的制作方法
CN1873957A (zh) 分离栅极快闪元件与其制造方法
CN1527374A (zh) 半导体组件的制造方法
CN1917165A (zh) 浅沟槽隔离结构的制造方法
CN1617327A (zh) 浅沟渠隔离结构及其沟渠的制造方法
CN100343973C (zh) 在半导体器件中形成隔离层的方法
CN100339971C (zh) 浅沟槽隔离结构的制造方法
CN1519910A (zh) 半导体装置的制造方法
CN1229860C (zh) 中空沟槽隔离物及其制造方法
TWI297525B (en) Method for forming semiconductor shallow trench isolation
CN1622309A (zh) 隔离半导体元件的方法
CN1233033C (zh) 减少隔离元件对于有源区域的应力与侵蚀效应的方法
CN1674236A (zh) 制造半导体器件的方法
KR100265561B1 (ko) 반도체 소자의 콘택 플러그 형성방법
CN1287445C (zh) 制作沟渠电容浅沟绝缘的方法
CN1299347C (zh) 浅沟道隔离结构的制造方法
CN1324662C (zh) 蚀刻侧壁的方法及形成半导体结构的方法
KR100508622B1 (ko) 반도체 소자의 격리막 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20071128

CX01 Expiry of patent term