CN111128851A - 沟槽填充工艺、半导体器件的制作方法与半导体器件 - Google Patents

沟槽填充工艺、半导体器件的制作方法与半导体器件 Download PDF

Info

Publication number
CN111128851A
CN111128851A CN201811290161.3A CN201811290161A CN111128851A CN 111128851 A CN111128851 A CN 111128851A CN 201811290161 A CN201811290161 A CN 201811290161A CN 111128851 A CN111128851 A CN 111128851A
Authority
CN
China
Prior art keywords
dielectric layer
light
trench
filling process
treatment process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811290161.3A
Other languages
English (en)
Other versions
CN111128851B (zh
Inventor
刘哲
左正笏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETHIK Group Ltd
Hikstor Technology Co Ltd
Original Assignee
CETHIK Group Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETHIK Group Ltd filed Critical CETHIK Group Ltd
Priority to CN201811290161.3A priority Critical patent/CN111128851B/zh
Publication of CN111128851A publication Critical patent/CN111128851A/zh
Application granted granted Critical
Publication of CN111128851B publication Critical patent/CN111128851B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本申请提供了一种沟槽填充工艺、半导体器件的制作方法与半导体器件。该填充工艺包括：步骤S1，提供一个具有沟槽的半导体基底；步骤S2，在沟槽中填充第一预介质层，第一预介质层的厚度为h1，沟槽的深度为h，0<h1<h；步骤S3，采用第一处理工艺对第一预介质层进行处理，使得第一预介质层的收缩率大于或等于1％，形成第一介质层；步骤S4，在第一介质层的裸露表面上设置第二介质层，第二介质层的厚度为h2，h2≥h‑h1。该填充工艺能够防止沟槽的顶部开口过早闭合，进而缓解或者避免沟槽中产生孔洞的问题，形成相对致密的填充物，进一步保证了沟槽两侧的器件的隔离绝缘性能。

Description

沟槽填充工艺、半导体器件的制作方法与半导体器件
技术领域
本申请涉及半导体领域，具体而言，涉及一种沟槽填充工艺、半导体器件的制作方法与半导体器件。
背景技术
目前，在MRAM存储器的MTJ单元制造中，需要运用填孔工艺将MTJ单元隔离开以获得期望的器件设计特性。但对于关键尺寸CD小于0.8μm的间隙来说，传统单步PECVD工艺难以满足技术需求。主要原因是：采用PECVD工艺填充如图1所示的半导体基底01的沟槽03(位于相邻MTJ单元02之间)时，沟槽03的顶部开口过早闭合，使得填充介质后的沟槽中具有孔洞，即沟槽并未填满，因此导致相邻的MTJ单元的隔离效果不好。
发明内容
本申请的主要目的在于提供一种沟槽填充工艺、半导体器件的制作方法与半导体器件，以解决现有技术中的沟槽的填充工艺容易产生孔洞的问题。
为了实现上述目的，根据本申请的一个方面，提供了一种沟槽填充工艺，该填充工艺包括：步骤S1，提供一个具有沟槽的半导体基底；步骤S2，在上述沟槽中填充第一预介质层，上述第一预介质层的厚度为h1，上述沟槽的深度为h，0<h1<h；步骤S3，采用第一处理工艺对上述第一预介质层进行处理，使得上述第一预介质层的收缩率大于或等于1％，形成第一介质层；步骤S4，在第一介质层的裸露表面上设置第二介质层，上述第二介质层的厚度为h2，h2≥h-h1。
进一步地，上述第一处理工艺包括第一UV光照射工艺、第一热处理工艺与第一等离子体处理工艺中的至少一种。
进一步地，上述第一UV光照射工艺包括：采用第一UV光照射上述第一预介质层，且上述第一UV光与上述第一预介质层的裸露表面的夹角为θ1；优选地，30°≤θ1≤90°。
进一步地，上述第一UV光照射工艺还包括：采用上述第一UV光照射上述第一预介质层的同时，控制设置有上述第一预介质层的上述半导体基底旋转，或者控制发出上述第一UV光的光源旋转；优选地，上述旋转的速度在1～360°/s之间；更优选地，上述第一UV光的照射时间在1s～30min之间。
进一步地，上述第一UV光照射工艺包括：采用平行移动的第二UV光照射设置有上述第一预介质层的上述半导体基底，且上述第二UV光与上述第一预介质层的裸露表面的夹角为θ2，优选地，30°≤θ2≤90°，更优选地，上述第二UV光平行移动的速度在1～300mm/s之间，上述第二UV光的照射时间在1s～30min之间；采用平行移动的第三UV光照射设置有上述第一预介质层的上述半导体基底，且上述第三UV光与上述第一预介质层的裸露表面的夹角为180°-θ2，更优选地，上述第三UV光的平行移动的速度在1～300mm/s之间，上述第三UV光的照射时间在1s～30min之间。
进一步地，在第一气体氛围中实施上述第一UV光照射工艺、上述第一热处理工艺和/或上述第一等离子体处理工艺，上述第一气体氛围包括氩气、氦气、氧气、二氧化氮、氧化亚氮和/或二氧化碳；优选地，上述第一气体氛围的压力在0.1～760Torr之间，上述第一气体氛围的温度在25～450℃之间，第一UV光照射工艺和/或上述第一等离子体处理工艺的能量密度为M1，0<M1≤1500mW/cm2。
进一步地，在上述步骤S2和上述步骤S3之间，上述填充工艺还包括：在上述沟槽两侧的裸露的上述半导体基底的表面上设置挡板，上述挡板具有挡板开口，上述挡板开口使得上述沟槽的顶部开口未被遮挡，上述挡板与上述半导体基底之间具有间隔，上述挡板对紫外光的吸收率大于或等于90％，优选地，上述间隔大于0且小于或等于2mm；优选地，上述挡板开口的端面与上述挡板的靠近上述沟槽的底面之间的夹角θ3与θ1或θ2相等。
进一步地，上述步骤S4包括：在上述第一介质层的裸露表面上设置第二预介质层；采用第二处理工艺对上述第二预介质层进行处理，使得上述第二预介质层收缩，形成第二介质层，优选地，上述第二预介质层的收缩率在1～30％之间。
进一步地，上述第二处理工艺包括第二UV光照射工艺、第二热处理工艺和/或第二等离子体处理工艺。
进一步地，在第二气体氛围中实施上述第二UV光照射工艺、上述第二热处理工艺和/或上述第二等离子体处理工艺，上述第二气体氛围包括氩气、氦气、氧气、二氧化氮、氧化亚氮和/或二氧化碳；优选地，上述第二气体氛围的压力在0.1～760Torr之间，上述第二气体氛围的温度在25～450℃之间，上述第二UV光照射工艺和/或上述第二等离子体处理工艺的能量密度为M2，0<M2≤1500mW/cm2。
进一步地，采用PECVD法设置上述第一预介质层和/或上述第二预介质层，设置上述第一预介质层和/或上述第二预介质层的过程包括：在沉积反应室中，使有机硅前驱体和原子氧发生，形成包括二氧化硅的上述第一预介质层和/或上述第二预介质层；优选地，上述有机硅前驱体中包括CxHy，形成的上述第一预介质层和/或上述第二预介质层还包括碳氢有机基团，其中，x≥1，y≥1；更优选地，上述沉积反应室中，上述半导体基底所在的基座的温度在50～400℃之间，上述沉积反应室的压力在0.1～10Torr之间。
进一步地，上述沟槽沿第一平面的截面形状为长方形、正方形或倒梯形，上述第一平面与上述沟槽的深度和上述沟槽的宽度均平行；优选地，上述沟槽的深宽比为P，0<P≤2。
进一步地，上述第一预介质层的收缩率小于或等于30％。
进一步地，在上述步骤S1和上述步骤S4之间，上述填充方法还包括：依次重复上述步骤S2和上述步骤S3多次，使得形成的多个上述第一介质层填满上述沟槽。
根据本申请的另一方面，提供了一种半导体器件的制作方法，上述半导体器件的制作方法包括沟槽的填充工艺，该填充工艺为任一种上述的填充工艺。
根据本申请的再一方面，提供了一种半导体器件，上述半导体器件采用上述的制作方法形成。
应用本申请的技术方案，上述的填充工艺中，在设置第一预介质层后，对其进行处理，使得其发生收缩，形成第一介质层，这样通过第一处理工艺对第一预介质层的形貌进行调整，防止沟槽的顶部开口过早闭合，进而缓解或者避免沟槽中产生孔洞的问题，形成相对致密的填充物，进一步保证了沟槽两侧的器件的隔离绝缘性能。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了现有技术中的一种具有沟槽的半导体基底；
图2至图6示出了本申请的一种实施例提供的填充工艺的各个步骤的结构示意图；
图7至图10示出了本申请的另一种实施例的各个步骤的结构示意图。
其中，上述附图包括以下附图标记：
01、半导体基底；02、MTJ单元；03、沟槽；
10、半导体基底；11、MTJ器件；20、沟槽；30、第一预介质层；31、第一介质层；40、挡板；50、第二预介质层；51、第二介质层；41、挡板开口；60、UV光。
具体实施方式
应该指出，以下详细说明都是例示性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语具有与本申请所属技术领域的普通技术人员通常理解的相同含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式，此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术所介绍的，现有技术中的沟槽的填充工艺容易产生孔洞，为了解决如上的问题，本申请提出了一种沟槽填充工艺、半导体器件的制作方法与半导体器件。
本申请的一种典型的实施方式中，提供了一种填充工艺，该填充工艺包括：步骤S1，提供一个具有沟槽20的半导体基底10，如图2所示，该半导体基底10的沟槽20的两侧分别具有一个MTJ器件11，当然，在其他的实施例中可以不具有MTJ器件11；步骤S2，在上述沟槽20中填充第一预介质层30，形成图2所示的结构，上述第一预介质层30的厚度为h1，上述沟槽20的深度为h，1/5h≤h1≤1/3h；步骤S3，如图3所示，采用第一处理工艺对上述第一预介质层30进行处理，使得上述第一预介质层30的收缩率大于或等于1％，形成第一介质层31，如图4所示；步骤S4，在第一介质层31的裸露表面上设置第二介质层51，如图6所示，上述第二介质层51的厚度为h2，h2≥h-h1。
上述的填充工艺中，在设置第一预介质层后，对其进行处理，使得其发生收缩，形成第一介质层，这样通过第一处理工艺对第一预介质层的形貌进行调整，防止沟槽的顶部开口过早闭合，进而缓解或者避免沟槽中产生孔洞的问题，形成相对致密的填充物，进一步保证了沟槽两侧的器件的隔离绝缘性能。
具体地，本申请中的第一处理工艺包括第一UV光照射工艺、第一热处理工艺与第一等离子体处理工艺中的至少一种，即可以包括上述的一种工艺，也可以包括两种或者两种以上。本领域技术人员可以根据实际情况选择合适的处理工艺。如图3所示，第一处理工艺中包括第一UV光照射工艺，即采用第一UV光60照射第一预介质层30。
并且需要说明的是，本申请的第一介质层沉积和第一处理工艺，根据实际情况，可以实施多次循环，第一处理工艺可以包括多次的第一UV光照射工艺、多次第一热处理工艺和/或多次的第一等离子体处理工艺，根据实际的情况，可以确定上述三种工艺的实施次数。
本申请的一种具体的实施例中，上述第一处理工艺包括第一UV光照射工艺，该第一UV光照射工艺包括：采用第一UV光照射上述第一预介质层，且上述第一UV光与上述第一预介质层的裸露表面的夹角为θ1；优选地，30°≤θ1≤90°。通过第一UV光照射第一预介质层，使得第一预介质层发生收缩。
为了使得顶角台阶覆盖面积与底部台阶覆盖面积之比以及侧边台阶覆盖面积与底部台阶覆盖面积之比小于沟槽深宽比，进一步保证第一预介质层的两端具有较高的收缩率，本申请的一种实施例中，上述第一UV光照射工艺还包括：采用上述第一UV光照射上述第一预介质层的同时，控制设置有上述第一预介质层的上述半导体基底旋转，或者控制发出上述第一UV光的光源旋转。
本申请的再一种实施例中，上述旋转的速度在1～360°/s之间，控制设置有上述第一预介质层的上述半导体基底或者发出上述第一UV光的光源在上述速度之间旋转，进一步保证了第一预介质层的两端具有较好的收缩效果。
为了进一步保证第一预介质层具有较好的收缩率，本申请的一种实施例中，上述第一UV光的照射时间在1s～30min之间。
本申请的再一种实施例中，上述第一UV光照射工艺包括：采用平行移动的第二UV光照射设置有上述第一预介质层的上述半导体基底，且上述第二UV光与上述第一预介质层的裸露表面的夹角为θ2；采用平行移动的第三UV光照射设置有上述第一预介质层的上述半导体基底，且上述第三UV光与上述第一预介质层的裸露表面的夹角为180°-θ2。平行移动的第二UV光和第三UV光实际上是控制发出第二UV光和第三UV光的光源平行移动，这样使得第一预介质层的大部表面均能被UV光照射到且各处的接受的光照基本相同；另外，该实施例中第二UV光和第三UV光与第一预介质层的夹角互补，这样进一步保证了第一预介质层的两端均具有合适的收缩率，从而进一步避免了沟槽顶端的开口过早闭合，进一步保证了沟槽被填充得比较致密，没有孔洞或者孔洞较少。
为了尽量避免第二UV光和第三UV光照射到沟槽底部处的第一预介质层，防止其发生收缩，从而使得底部生长越快越好，对顶部保持开口的时间要求越少，本申请的一种实施例中，30°≤θ2≤90°。
本申请的另一种实施例中，上述第二UV光平行移动的速度在1～300mm/s之间，上述第二UV光的照射时间在1s～30min之间。这样较合适的速度使得第一预介质层发生较好的收缩。
同样地，为了进一步使得第一预介质层发生较好的收缩，本申请的一种实施例中，上述第三UV光的平行移动的速度在1～300mm/s之间，上述第三UV光的照射时间在1s～30min之间。
需要说明的是，本申请的采用上述第二UV光照射的步骤和采用第三UV光照射的步骤并不固定，可以是先由第二UV光照射，然后第三UV光照射；也可以是先第三UV光照射，然后是第二UV光照射。本领域技术人员可以根据实际情况选择二者的照射顺序。
还需要说明的是，发出第二UV光和第三UV光的光源可以是一个光源，也可以是两个光源，或者两个以上的光源，光源形状可以为点光源、线光源、面光源，本领域技术人员可以根据实际情况选择一个或者两个光源发出第二UV光和第三UV光。
本申请的上述第一UV照射工艺可以只由第一UV光照射的步骤形成，也可以只由第二UV光照射的步骤和第三UV照射的步骤形成，还可以由第一UV光照射的步骤、第二UV光照射的步骤和第三UV光照射的步骤形成。本领域技术人员可以根据实际情况选择第一UV照射工艺的具体步骤，例如可以根据沟槽的深宽比来确定，也可以根据设置完第一预介质层沟槽的形貌确定，还可以根据实施完一个UV光照射步骤后沟槽的开口形貌确定。
为了进一步保证在第一UV光照射工艺、上述第一热处理工艺和/或上述第一等离子体处理工艺中，第一预介质层除了发生收缩这个变化之外，尽量不发生其他的变化，本申请的一种实施例中，在第一气体氛围中实施上述第一UV光照射工艺、上述第一热处理工艺和/或上述第一等离子体处理工艺，上述第一气体氛围包括氩气、氦气、氧气、二氧化氮、氧化亚氮和/或二氧化碳。
当然，形成上述第一气体氛围的气体并不限于上述提及的几种气体，还可以是其他的合适的惰性气，本领域技术人员可以根据实际情况选择合适的惰性气体形成本申请的上述第一气体氛围。
本申请的再一种实施例中，上述第一气体氛围的压力在0.1～760Torr之间，上述第一气体氛围的温度在25～450℃之间，第一UV光照射工艺和/或上述第一等离子体处理工艺的能量密度为M1，0<M1≤1500mW/cm2。这些工艺条件进一步保证第一处理工艺具有较好的效果。
为了缓解或者彻底消除半导体基底的其他位置处的结构被UV光的照射影响，包括反射和折射等的影响，本申请的一种实施例中，如图7所示，在上述沟槽20两侧的裸露的上述半导体基底10的表面上设置挡板40，上述挡板40具有挡板开口41，上述挡板开口41使得上述沟槽20的顶部开口未被遮挡，保证了第一预介质层30的大部分可以被UV光照射到，上述挡板40与上述半导体基底10之间具有间隔，这样避免了挡板40与半导体基底10直接接触给半导体基底10带来其他的影响，包括带来一些杂质等，上述挡板40对紫外光的吸收率大于或等于90％，使得照射到挡板40的UV光大部分都被吸收了，只有较少的UV光到被挡板40遮挡的半导体基底10部分，进而对这部分半导体基底10的影响较小。
一种具体的实施例中，上述间隔大于0且小于或等于2mm，这样可以进一步避免了挡板40与半导体基底10直接接触给半导体基底10带来其他的影响，且可以更好地缓解或者彻底消除半导体基底的其他位置处的结构被UV光的照射影响。
上述的挡板包括吸光材料，具体地，该挡板可以直接有吸光材料形成，也可以是该挡板的表面具有吸光材料。本领域技术人员可以根据实际情况选择合适结构的挡板。
为了进一步避免UV光照射到沟槽底部处的第一预介质层，本申请的一种实施例中，如图7所示，上述挡板开口的端面与上述挡板的靠近上述沟槽的底面之间的夹角θ3与θ1或θ2相等。
为了进一步保证沟槽的填充介质较致密，具有较少的孔洞，并具有较好的机械强度，且具有本申请的又一种实施例中，上述步骤S4包括：在上述第一介质层31的裸露表面上设置第二预介质层50，如图5所示；采用第二处理工艺对上述第二预介质层50进行处理，使得上述第二预介质层50收缩，形成第二介质层51，如图6所示。
本申请的又一种实施例中，上述第二预介质层的收缩率在1～30％之间。这样可以进一步确保该沟槽中的孔洞较少。
具体地，本申请中的第二处理工艺包括第二UV光照射工艺、第二热处理工艺与第二等离子体处理工艺中的至少一种，即可以包括上述的一种工艺，也可以包括两种或者两种以上。本领域技术人员可以根据实际情况选择合适的处理工艺。
当第二处理工艺中包括第二UV光照射工艺时，第二UV光照射工艺的具体步骤可以参照第一UV光照射工艺，可以是仅包括固定位置的照射，也可以只包括旋转方式的照射，或者只包括平移方式的照射，当然，也可以同时包括几种方式，上述的每一种方式可以只实施一次，也可以重复实施多次，可以根据上个步骤实施后的结果决定。
为了进一步保证在第二UV光照射工艺、上述第二热处理工艺和/或上述第二等离子体处理工艺中，第二预介质层除了发生收缩这个变化之外，尽量不发生其他的变化，本申请的一种实施例中，在第二气体氛围中实施上述第二UV光照射工艺、上述第二热处理工艺和/或上述第二等离子体处理工艺，上述第二气体氛围包括氩气、氦气、氧气、二氧化氮、氧化亚氮和/或二氧化碳。
当然，形成上述第二气体氛围的气体并不限于上述提及的几种气体，还可以是其他的合适的惰性气，本领域技术人员可以根据实际情况选择合适的惰性气体形成本申请的上述第二气体氛围。
本申请的再一种实施例中，上述第二气体氛围的压力在0.1～760Torr之间，上述第二气体氛围的温度在25～450℃之间，第二UV光照射工艺和/或上述第二等离子体处理工艺的能量密度为M1，0<M1≤1500mW/cm2。这些工艺条件进一步保证第二处理工艺具有较好的效果。
本申请的上述形成第一预介质层和第二预介质层的方法可以采用现有技术中的任何可以形成对应的介质层的方法，比如CVD(化学气相沉积法)、PECVD(等离子增强化学气相沉积法)、ALD(原子层沉积法)与PVD(物理气相沉积法)等中的至少一种。本领域技术人员可以根据实际情况选择合适的方法形成合适材料的第一预介质层和第二预介质层。
本申请的第一预介质层和第二预介质层可以采用现有技术中可用的任何一种起到隔离绝缘的介电材料，比如可以采用硅氧化合物与氮氧化合物中的至少一种。
需要说明的是，本申请的第一预介质层和第二预介质层的材料和形成方法可以相同，也可以不同，本领域技术人员可以根据实际情况选择采用相同或者不同的方法形成相同材料或者不同材料的第一预介质层和第二预介质层。
本申请的一种具体的实施例中，采用PECVD法设置上述第一预介质层和/或上述第二预介质层，设置上述第一预介质层和/或上述第二预介质层的过程包括：在沉积反应室中，使有机硅前驱体和原子氧发生，在上述沟槽中形成包括二氧化硅的上述第一预介质层和/或上述第二预介质层。二氧化硅在后续的第一处理工艺和第二处理工艺中，更容易发生收缩，进一步保证第一处理工艺和第二处理工艺可以将第一预介质层和第二预介质层的形貌调整得较为合适。
且为了保证合理形貌，在上述步骤S1和上述步骤S4之间，上述填充方法还包括：依次重复上述步骤S2和上述步骤S3多次，使得形成的多个上述第一介质层填满上述沟槽。具体重复的次数可以根据实际的第一介质层对沟槽的填充情况而定。
具体地，二氧化硅在UV光(紫外线)、热处理、等离子体(plasma)处理下，部分Si-C键断开，产生挥发性碳氢化合物，离开薄膜，Si-O键键角变大，从而薄膜产生收缩。
为了增加收缩率，上述有机硅前驱体中包括CxHy，形成的上述第一预介质层和/或上述第二预介质层还包括碳氢有机基团，其中，x≥1，y≥1。，在紫外线处理下，二氧化硅中的碳氢有机物分解产生挥发性物质，基团处留下比原来体积减小的空洞，从而增加薄膜收缩率。
为了形成较致密的第一预介质层或第二预介质层，本申请的一种实施例中，上述沉积反应室中，上述半导体基底所在的基座的温度在50～400℃之间，上述沉积反应室的压力在0.1～10Torr之间。
上述的有机硅前驱体可以是现有技术中任何可以形成二氧化硅的有机硅前驱体，本领域技术人员可以根据实际情况选择合适的有机硅前驱体。
具体地，上述有机硅前驱体包括二甲基硅烷、三甲基硅烷、四甲基硅烷、二乙基硅烷、三甲氧基硅烷、四甲氧基正硅酸盐、三乙氧基硅烷、四乙基正硅酸酯、八甲基三硅氧、八甲基环四硅氧、四甲基环四硅氧、DMDMOS(二甲基二甲氧基硅烷)、DEMS(二乙氧基甲基硅烷)、甲基三乙氧基硅烷、苯基二甲基硅烷与苯基硅烷中的至少一种。
上述的上述原子氧的来源可以包括氧分子、臭氧、二氧化氮与氧化亚氮中的至少一种。当然，也并不限于上述的几种，还可以是其他的来源。
本申请的填充工艺更适合沿第一平面的截面形状为长方形、正方形或倒梯形的沟槽，上述第一平面与上述沟槽的深度和上述沟槽的宽度均平行，第一平面为平行于纸面或者电脑屏幕的表面。
当然，本申请的填充工艺并不仅适用于上述的几种沟槽，也适用于其他形状的沟槽。
本申请的第一预介质层的收缩率小于或等于30％，这样可以进一步保证填充完的沟槽较致密，孔洞较少。
本申请的另一种典型的实施方式中，提供了一种半导体器件的制作方法，上述半导体器件的制作方法包括沟槽的填充工艺，上述填充工艺为上述的任一种的填充工艺。
本申请的再一种典型的实施方式中，提供了一种半导体器件，该半导体器件采用上述的制作方法形成。
上述的半导体器件由于采用上述的制作方法形成，其性能较好，可靠性较高。
本申请的半导体器件可以是MRAM器件，该器件在形成过程中，需要在相邻的两个MTJ器件11之间形成沟槽，后续在沟槽20中填充绝缘介质，以隔离相邻的两个MTJ器件11，如图2所示。
当然，本申请的半导体器件并不限于MRAM，还可以是现有技术中任何的在形成过程中需要填充沟槽的半导体器件。
为了使得本领域技术人员能够更加清楚地了解本申请的技术方案以及技术效果，以下将结合具体的实施例来说明。
实施例
填充工艺具体包括：
第一步，提供具有沟槽20的半导体基底10，如图7所示，其中，沟槽20沿第一平面的截面形貌是倒梯形，倒梯形的底角为105°，沟槽20的底部深度为390nm，顶部宽度为320nm，底部宽度为300nm；
第二步，在沟槽20中填充第一预介质层30，具体地，在沉积反应室中，反应温度250℃，TEOS以1g/min、O2以4000sccm的流量进行第一预介质层30的淀积，厚度约为250nm；
第三步，在仅有N2且压力为1Torr的第一气体氛围下，采用能量密度是0.3W/cm2的UV光以45度角照射第一预介质层3030s，设置有第一预介质层30的半导体基底10以6度/秒的速度旋转一周，为了降低反射以及折射等造成的影响，如图7所示，在光源与半导体基底10之间加有一个具有吸光作用的挡板40，该挡板吸光效率大于90％，该挡板可以是由吸光材组成，如图7和图8所示，该挡板具有一个45度角的条形的挡板开口41，可以保证光透过从而照射到半导体基底10上，挡板开口41的宽度3mm，挡板40与半导体基底10之间的距离为1.6mm，光源与挡板接触设置，UV光通过挡板开口41照射到第一预介质层30的表面，形成第一介质层31
第四步，与第二步相同的条件沉积第二预介质层50到整体厚度500nm，得到无孔洞无缝隙的完全填充的介质，图9所示；
第五步，与第三步相同的条件下处理第二预介质层50，以改善第二预介质层50的特性，形成第二介质层51，厚度约为460nm，如图10所示。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的填充工艺中，在设置第一预介质层后，对其进行处理，使得其发生收缩，形成第一介质层，这样通过第一处理工艺对第一预介质层的形貌进行调整，防止沟槽的顶部开口过早闭合，进而缓解或者避免沟槽中产生孔洞的问题，形成相对致密的填充物，进一步保证了沟槽两侧的器件的隔离绝缘性能。
2)、本申请的半导体器件的制作方法由于包括上述的填充工艺，该制作方法良率较高，且制作得到的半导体器件的性能较好，可靠性较高。
3)、本申请的半导体器件由于采用上述的制作方法形成，其性能较好，可靠性较高。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (16)

1.一种沟槽的填充工艺，其特征在于，所述填充工艺包括：
步骤S1，提供一个具有沟槽的半导体基底；
步骤S2，在所述沟槽中填充第一预介质层，所述第一预介质层的厚度为h1，所述沟槽的深度为h，0<h1<h；
步骤S3，采用第一处理工艺对所述第一预介质层进行处理，使得所述第一预介质层的收缩率大于或等于1％，形成第一介质层；
步骤S4，在第一介质层的裸露表面上设置第二介质层，所述第二介质层的厚度为h2，h2≥h-h1。
2.根据权利要求1所述的填充工艺，其特征在于，所述第一处理工艺包括第一UV光照射工艺、第一热处理工艺与第一等离子体处理工艺中的至少一种。
3.根据权利要求2所述的填充工艺，其特征在于，所述第一UV光照射工艺包括：
采用第一UV光照射所述第一预介质层，且所述第一UV光与所述第一预介质层的裸露表面的夹角为θ1；优选地，30°≤θ1≤90°。
4.根据权利要求3所述的填充工艺，其特征在于，所述第一UV光照射工艺还包括：
采用所述第一UV光照射所述第一预介质层的同时，控制设置有所述第一预介质层的所述半导体基底旋转，或者控制发出所述第一UV光的光源旋转；优选地，所述旋转的速度在1～360°/s之间；更优选地，所述第一UV光的照射时间在1s～30min之间。
5.根据权利要求2所述的填充工艺，其特征在于，所述第一UV光照射工艺包括：
采用平行移动的第二UV光照射设置有所述第一预介质层的所述半导体基底，且所述第二UV光与所述第一预介质层的裸露表面的夹角为θ2，优选地，30°≤θ2≤90°，更优选地，所述第二UV光平行移动的速度在1～300mm/s之间，所述第二UV光的照射时间在1s～30min之间；
采用平行移动的第三UV光照射设置有所述第一预介质层的所述半导体基底，且所述第三UV光与所述第一预介质层的裸露表面的夹角为180°-θ2，更优选地，所述第三UV光的平行移动的速度在1～300mm/s之间，所述第三UV光的照射时间在1s～30min之间。
6.根据权利要求2至5中任一项所述的填充工艺，其特征在于，在第一气体氛围中实施所述第一UV光照射工艺、所述第一热处理工艺和/或所述第一等离子体处理工艺，所述第一气体氛围包括氩气、氦气、氧气、二氧化氮、氧化亚氮和/或二氧化碳；优选地，所述第一气体氛围的压力在0.1～760Torr之间，所述第一气体氛围的温度在25～450℃之间，第一UV光照射工艺和/或所述第一等离子体处理工艺的能量密度为M1，0<M1≤1500mW/cm2。
7.根据权利要求2至5中任一项所述的填充工艺，在所述步骤S2和所述步骤S3之间，所述填充工艺还包括：
在所述沟槽两侧的裸露的所述半导体基底的表面上设置挡板，所述挡板具有挡板开口，所述挡板开口使得所述沟槽的顶部开口未被遮挡，所述挡板与所述半导体基底之间具有间隔，所述挡板对紫外光的吸收率大于或等于90％，优选地，所述间隔大于0且小于或等于2mm；
优选地，所述挡板开口的端面与所述挡板的靠近所述沟槽的底面之间的夹角θ3与θ1或θ2相等。
8.根据权利要求1至5中任一项所述的填充工艺，其特征在于，所述步骤S4包括：
在所述第一介质层的裸露表面上设置第二预介质层；
采用第二处理工艺对所述第二预介质层进行处理，使得所述第二预介质层收缩，形成第二介质层，优选地，所述第二预介质层的收缩率在1～30％之间。
9.根据权利要求8所述的填充工艺，其特征在于，所述第二处理工艺包括第二UV光照射工艺、第二热处理工艺和/或第二等离子体处理工艺。
10.根据权利要求9所述的填充工艺，其特征在于，在第二气体氛围中实施所述第二UV光照射工艺、所述第二热处理工艺和/或所述第二等离子体处理工艺，所述第二气体氛围包括氩气、氦气、氧气、二氧化氮、氧化亚氮和/或二氧化碳；优选地，所述第二气体氛围的压力在0.1～760Torr之间，所述第二气体氛围的温度在25～450℃之间，所述第二UV光照射工艺和/或所述第二等离子体处理工艺的能量密度为M2，0<M2≤1500mW/cm2。
11.根据权利要求8所述的填充工艺，其特征在于，采用PECVD法设置所述第一预介质层和/或所述第二预介质层，设置所述第一预介质层和/或所述第二预介质层的过程包括：
在沉积反应室中，使有机硅前驱体和原子氧发生，形成包括二氧化硅的所述第一预介质层和/或所述第二预介质层；
优选地，所述有机硅前驱体中包括CxHy，形成的所述第一预介质层和/或所述第二预介质层还包括碳氢有机基团，其中，x≥1，y≥1；
更优选地，所述沉积反应室中，所述半导体基底所在的基座的温度在50～400℃之间，所述沉积反应室的压力在0.1～10Torr之间。
12.根据权利要求1所述的填充工艺，其特征在于，所述沟槽沿第一平面的截面形状为长方形、正方形或倒梯形，所述第一平面与所述沟槽的深度和所述沟槽的宽度均平行；优选地，所述沟槽的深宽比为P，0<P≤2。
13.根据权利要求1所述的填充工艺，其特征在于，所述第一预介质层的收缩率小于或等于30％。
14.根据权利要求1所述的填充工艺，其特征在于，在所述步骤S1和所述步骤S4之间，所述填充工艺还包括：
依次重复所述步骤S2和所述步骤S3多次，使得形成的多个所述第一介质层填满所述沟槽。
15.一种半导体器件的制作方法，所述半导体器件的制作方法包括沟槽的填充工艺，其特征在于，所述填充工艺为权利要求1至14中任一项所述的填充工艺。
16.一种半导体器件，其特征在于，所述半导体器件采用权利要求15所述的制作方法形成。
CN201811290161.3A 2018-10-31 2018-10-31 沟槽填充工艺、半导体器件的制作方法与半导体器件 Active CN111128851B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811290161.3A CN111128851B (zh) 2018-10-31 2018-10-31 沟槽填充工艺、半导体器件的制作方法与半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811290161.3A CN111128851B (zh) 2018-10-31 2018-10-31 沟槽填充工艺、半导体器件的制作方法与半导体器件

Publications (2)

Publication Number Publication Date
CN111128851A true CN111128851A (zh) 2020-05-08
CN111128851B CN111128851B (zh) 2022-09-09

Family

ID=70494278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811290161.3A Active CN111128851B (zh) 2018-10-31 2018-10-31 沟槽填充工艺、半导体器件的制作方法与半导体器件

Country Status (1)

Country Link
CN (1) CN111128851B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112542464A (zh) * 2020-12-09 2021-03-23 长江存储科技有限责任公司 一种三维存储器的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180490B1 (en) * 1999-05-25 2001-01-30 Chartered Semiconductor Manufacturing Ltd. Method of filling shallow trenches
US20050020063A1 (en) * 2003-07-24 2005-01-27 Yong-Sun Sohn Method for forming flowable dielectric layer in semiconductor device
US20070298585A1 (en) * 2006-06-22 2007-12-27 Applied Materials, Inc. Dielectric deposition and etch back processes for bottom up gapfill
US20080242118A1 (en) * 2007-03-29 2008-10-02 International Business Machines Corporation Methods for forming dense dielectric layer over porous dielectrics
CN103794543A (zh) * 2012-10-31 2014-05-14 中芯国际集成电路制造(上海)有限公司 隔离结构及其形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180490B1 (en) * 1999-05-25 2001-01-30 Chartered Semiconductor Manufacturing Ltd. Method of filling shallow trenches
US20050020063A1 (en) * 2003-07-24 2005-01-27 Yong-Sun Sohn Method for forming flowable dielectric layer in semiconductor device
US20070298585A1 (en) * 2006-06-22 2007-12-27 Applied Materials, Inc. Dielectric deposition and etch back processes for bottom up gapfill
US20080242118A1 (en) * 2007-03-29 2008-10-02 International Business Machines Corporation Methods for forming dense dielectric layer over porous dielectrics
CN103794543A (zh) * 2012-10-31 2014-05-14 中芯国际集成电路制造(上海)有限公司 隔离结构及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112542464A (zh) * 2020-12-09 2021-03-23 长江存储科技有限责任公司 一种三维存储器的制造方法

Also Published As

Publication number Publication date
CN111128851B (zh) 2022-09-09

Similar Documents

Publication Publication Date Title
US20210257213A1 (en) Method of forming dielectric material layers using pulsed plasma power, structures and devices including the layers, and systems for forming the layers
KR101563763B1 (ko) 전자 장치들 또는 다른 물품들 위의 코팅들에 사용하기 위한 혼성 층들
CN113249706A (zh) 用于沉积间隙填充流体的方法及相关系统和设备
US7799706B2 (en) Neutral beam-assisted atomic layer chemical vapor deposition apparatus and method of processing substrate using the same
KR101207525B1 (ko) 유전체 갭필용 공정 챔버
KR102018878B1 (ko) 제어되는 에어 갭 형성
JP2020502797A (ja) リモートプラズマ処理を用いる炭化ケイ素膜の高密度化
TW201109465A (en) Film deposition apparatus, film deposition method, and computer readable storage medium
JP6688588B2 (ja) 流動性膜の硬化浸透深度の改善及び応力調整
JP6761807B2 (ja) 高品質薄膜を形成するための周期的連続処理
JP2008537639A5 (zh)
US20080122121A1 (en) Semiconductor device having a interlayer insulation film with low dielectric constant and high mechanical strength
US20050277302A1 (en) Advanced low dielectric constant barrier layers
JP2006165573A (ja) 半導体デバイスの層間接続の形成方法及び装置
US20120070957A1 (en) Air gap formation
JP2015172242A (ja) 原子層堆積窒化ケイ素膜のインシトゥ炭素及び酸化物ドーピング
KR20090087457A (ko) 전자 장치 또는 다른 물품 위의 코팅에 사용하기 위한 혼성층
TW201511136A (zh) 半導體裝置的製造方法，程式及基板處理裝置
TWI773446B (zh) 氮化矽膜之多層沉積及處理
KR102141670B1 (ko) 저온 경화 모듈러스 강화
KR20090069308A (ko) 저―κ의 유전 필름의 이중층 캡핑
KR20160123357A (ko) 감소된 유전 상수 및 강화된 기계적인 특성들을 갖는 저-k 유전체 층
CN111128851B (zh) 沟槽填充工艺、半导体器件的制作方法与半导体器件
JP4408816B2 (ja) 半導体装置の製造方法
KR20000076713A (ko) 층간 절연막을 형성하기위한 방법 및, 반도체 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220818

Address after: 311121 room 311, building 1, No. 1500, Wenyi West Road, Yuhang District, Hangzhou City, Zhejiang Province

Applicant after: CETHIK GROUP Co.,Ltd.

Applicant after: HIKSTOR TECHNOLOGY Co.,Ltd.

Address before: Room 311121 room 311, building 1, No. 1500, Wenyi West Road, Yuhang District, Hangzhou City, Zhejiang Province

Applicant before: CETHIK GROUP Co.,Ltd.

GR01 Patent grant
GR01 Patent grant