CN106920770B - 隔离结构和制造隔离结构的方法 - Google Patents

隔离结构和制造隔离结构的方法 Download PDF

Info

Publication number
CN106920770B
CN106920770B CN201611152275.2A CN201611152275A CN106920770B CN 106920770 B CN106920770 B CN 106920770B CN 201611152275 A CN201611152275 A CN 201611152275A CN 106920770 B CN106920770 B CN 106920770B
Authority
CN
China
Prior art keywords
layer
trench
forming
gate
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611152275.2A
Other languages
English (en)
Other versions
CN106920770A (zh
Inventor
金银贞
李振烈
宋翰相
金秀浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Priority to CN202010799974.6A priority Critical patent/CN111987038B/zh
Publication of CN106920770A publication Critical patent/CN106920770A/zh
Application granted granted Critical
Publication of CN106920770B publication Critical patent/CN106920770B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Element Separation (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)

Abstract

一种制造半导体器件的方法包括在衬底中形成第一沟槽和第二沟槽，第一沟槽和第二沟槽互相连通，第二沟槽可以形成得比第一沟槽宽；在第一沟槽的内表面之上和在第二沟槽的内表面之上形成内衬层；在内衬层之上形成覆盖层，以形成融合的悬垂部分和未融合的悬垂部分，融合的悬垂部分可以填充第一沟槽的顶部部分，未融合的悬垂部分可以使第二沟槽的顶部部分开口；并且在覆盖层之上形成间隙填充层，以填充第一沟槽和第二沟槽的下部部分。

Description

隔离结构和制造隔离结构的方法
相关申请的交叉引用
本申请要求于2015年12月23日提交的申请号为10-2015-0184820的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
示例性实施例涉及半导体器件，更具体地，涉及隔离结构和制造隔离结构的方法。
背景技术
当半导体器件高度集成时，要求具有更小宽度的隔离结构。可以通过在衬底中形成沟槽并在沟槽中填充电介质层来形成隔离结构。有源区可以由隔离结构限定。
但是，当有源区的临界尺寸或图案大小减小时，在有源区中发生倾斜现象或弯曲现象。
发明内容
各个实施例涉及能够防止倾斜现象和弯曲现象的隔离结构、用于制造隔离结构的方法以及用于制造包括隔离结构的半导体器件的方法。
在一个实施例中，一种制造半导体器件的方法可以包括：在衬底中形成第一沟槽和第二沟槽，第一沟槽和第二沟槽互相连通，第二沟槽可以形成得比第一沟槽宽；在第一沟槽的内表面之上和在第二沟槽的内表面之上形成内衬层；在内衬层之上形成覆盖层，以形成融合的悬垂部分和未融合的悬垂部分，融合的悬垂部分可以填充第一沟槽的顶部部分，未融合的悬垂部分可以使第二沟槽的顶部部分开口；并且在覆盖层之上形成间隙填充层，以填充第一沟槽和第二沟槽的下部部分。融合的悬垂部分可以在第一沟槽的下部部分中限定第一间隙，未融合的悬垂部分可以在第二沟槽中限定第二间隙，第一间隙和第二间隙互相连通，并且间隙填充层可以填充第一间隙和第二间隙，并且从第二间隙延伸到第一间隙。所述方法还可以包括：使间隙填充层和覆盖层平坦化，以在第一沟槽和第二沟槽中形成隔离结构，平坦化的间隙填充层可以包括设置在第一沟槽中的第一平坦化的间隙填充层和设置在第二沟槽中的第二平坦化的间隙填充层，第一平坦化的间隙填充层可以被融合的悬垂部分完全覆盖，并且第二平坦化的间隙填充层可以形成在第一沟槽的顶部侧壁之上。可以通过等离子体增强化学气相沉积(PECVD)或低温原子层沉积(ALD)形成覆盖层。覆盖层可以包括氧化物基材料。形成内衬层可以包括在第一沟槽的内部表面之上和在第二沟槽的内部表面之上形成种子硅层；并且在种子硅层之上形成非晶硅层。所述方法还可以包括，在形成内衬层之后，将内衬层转化成氧化硅层。可以通过自由基氧化或干法氧化来执行将内衬层转化成氧化硅层。形成内衬层可以包括在第一沟槽的内部表面之上和在第二沟槽的内部表面之上形成第一氧化物层；执行氧化过程，以在第一沟槽和第二沟槽的内部表面与第一氧化物层之间形成第二氧化物层。可以通过自由基氧化或干法氧化来执行氧化过程。形成间隙填充层可以包括：在覆盖层之上形成第一电介质层，第一电介质层基本上完全填充第一沟槽并且部分填充第二沟槽；并且在第一电介质层之上形成第二电介质层，以填充第二沟槽。第一电介质层可以包括氮化物，并且第二电介质层可以包括氧化物。第一电介质层和第二电介质层中的每一个可以包括氮化物。所述方法还可以包括使间隙填充层和覆盖层平坦化，以在第一沟槽和第二沟槽中形成隔离结构，隔离结构限定有源区；形成跨越隔离结构和有源区延伸的栅沟槽；在栅沟槽的内部表面之上形成栅电介质层；在栅电介质层之上形成栅层，以填充栅沟槽；使栅层凹陷，以形成栅电极，从而使栅电极保留在栅沟槽中；并且在栅电极之上并且在栅沟槽中形成栅覆盖层。所述方法还可以包括使栅沟槽下的隔离结构凹陷，以形成鳍区。形成栅电介质层可以包括在栅沟槽的内部表面之上形成硅层；并且将硅层转化成氧化硅层。形成栅电介质层可以包括在栅沟槽的内部表面之上形成氮化硅层；并且将氮化硅层转化成氧化硅层。形成栅电介质层可以包括在栅沟槽的内部表面之上形成第一氧化硅层；并且执行氧化过程，以在栅沟槽的内部表面与第一氧化硅层之间形成第二氧化硅层。所述方法还可以包括在每一个有源区中形成第一接触节点和第二接触节点；形成耦合到第一接触节点的位线；并且形成耦合到第二接触节点的存储元件。第一沟槽和第二沟槽可以限定有源区。有源区可以包括由第一沟槽限定并且由融合的悬垂部分支撑的第一对有源区；以及由第二沟槽限定的第二对有源区。
在一个实施例中，一种用于制造半导体器件的方法可以包括：在衬底中形成第一沟槽和第二沟槽以限定多个有源区，第一沟槽和第二沟槽互相连通，第二沟槽形成得比第一沟槽宽；在第一沟槽的内部表面之上和在第二沟槽的内部表面之上形成硅层；在硅层之上形成第一氧化物层；并且执行硅层和第一氧化物层的氧化过程，以形成第二氧化物层，第二氧化物层基本上完全填充第一沟槽。可以通过自由基氧化执行氧化过程。第一氧化物层可以包括可流动的氧化物。第一氧化物层可以包括含氢的氧化硅。硅层可以包括非晶硅。所述方法还可以包括在第二氧化物层之上形成氮化物层，以使氮化物层填充第二沟槽；使氮化物层和第二氧化物层平坦化，以在第一沟槽和第二沟槽中形成隔离结构；形成跨越隔离结构和有源区延伸的栅沟槽；并且在栅沟槽的内部表面之上形成栅电介质层。所述方法还可以包括使位于栅沟槽下的隔离结构凹陷，以形成鳍区。形成栅电介质层可以包括在栅沟槽的内部表面之上形成内衬硅层；并且将内衬硅层转化成氧化硅层。形成栅电介质层可以包括在栅沟槽的内部表面之上形成氮化硅层；并且将氮化硅层转化成氧化硅层。形成栅电介质层可以包括在栅沟槽的内部表面之上形成第一氧化硅层；并且执行氧化过程，以在栅沟槽的内部表面与第一氧化硅层之间形成第二氧化硅层。所述方法还可以包括在栅电介质层之上形成栅层，以填充栅沟槽；使栅层凹陷，以在栅沟槽中形成栅电极；并且在栅电极之上并且在栅沟槽中形成栅覆盖层。所述方法还可以包括形成耦合到每一个有源区的第一接触节点的位线；并且形成耦合到每一个有源区的第二接触节点的存储元件。
附图说明
图1A和图1B是根据第一实施例的半导体器件的平面图。
图1C是沿图1B的线A-A’截取的截面图。
图2A至图2F示出了用于制造根据第一实施例的半导体器件的方法。
图3A和图3B是根据第二实施例的半导体器件的平面图和截面图。
图4A至图4E示出了用于制造根据第二实施例的半导体器件的方法。
图5A和图5B是根据第三实施例的半导体器件的平面图和截面图。
图6A至图6E示出了用于制造根据第三实施例的半导体器件的方法。
图7A至图7G示出了用于制造根据实施例的存储单元的方法。
图8是根据图7G的存储单元阵列的平面图。
图9是将第三实施例应用到其上的存储单元阵列。
图10是将第一实施例应用到其上的存储单元阵列。
具体实施方式
以下将参考附图更详细地描述各个实施例。但是，本发明可以不同的形式体现，并应该理解为不限于在此列出的实施例。相反，提供这些实施例，以使本公开彻底和完整，并且将本发明范围充分地传达给本领域技术人员。在本公开中，相同的附图标记在各个图和本发明的实施例中是指相同的部件。
附图并不一定成比例，并且在某些情况下，比例可能被夸大，以清楚地展示实施例的特征。当第一层被称为是在第二层“上”或在衬底“上”时，不只是指第一层直接形成在第二层或衬底上的情况，而且还指第三层存在于第一层与第二层或衬底之间的情况。
图1A和图1B是根据第一实施例的半导体器件的平面图。图1A是有源区和沟槽的细节图。图1B是形成有隔离结构的半导体器件的平面图。图1C是沿图1B的线A-A’截取的截面图。
参见图1A至图1C，半导体器件100可以包括衬底101。限定多个有源区104的隔离结构I100可以形成在衬底101中。
多个有源区104可以限定为岛状或棒状。多个有源区104中的每一个可以具有沿第一方向X的短轴和沿第二方向Y的长轴。长轴可以具有第一宽度W11，而短轴可以具有第二宽度W12。多个有源区104可以在它们沿第一方向X和第二方向Y彼此间隔开的状态下重复地形成。在多个有源区104之中，沿第二方向Y彼此邻近的一对有源区104Y可以布置为仅它们的一部分沿第二方向Y互相重叠。
第一方向X和第二方向Y可以互相垂直。多个有源区104可以相对于第三方向X1和第四方向Y1倾斜。第三方向X1和第四方向Y1可以互相垂直。沿第一方向X邻近的有源区104可以具有第一间隔Xa和第二间隔Xb。第一间隔Xa可以小于第二间隔Xb。硬掩模层102可以形成在有源区104上。
隔离结构I100可以形成在沟槽103中。可以通过使用硬掩模层102刻蚀衬底101来形成沟槽103。沟槽103可以包括多个第一沟槽103A和比第一沟槽103A宽的多个第二沟槽103B。第一沟槽103A可以具有第一间隔Xa，而第二沟槽103B可以具有第二间隔Xb。第一沟槽103A可以沿第一方向X限定第一对有源区104Xa。第二沟槽103B可以沿第一方向X限定第二对有源区104Xb。
隔离结构I100可以包括内衬和间隙填充层108。内衬可以包括第二氧化物内衬105和第一氧化物内衬106。隔离结构I100可以包括多个第一部分I101和多个第二部分I102。隔离结构I100的第一部分I101可以形成在第一沟槽103A中。隔离结构I100的第二部分I102可以形成在第二沟槽103B中。隔离结构I100的第一部分I101和第二部分I102可以是连续的并互相连通。
隔离结构I100的第一部分I101和第二部分I102可以由相同的材料形成。例如，第一沟槽103A和第二沟槽103B可以用第一氧化物内衬106和第二氧化物内衬105作为内衬，并且有内衬的沟槽103的第一沟槽103A和第二沟槽103B可以完全填充有间隙填充层108。第一氧化物内衬106和第二氧化物内衬105可以包括氧化硅。以此方式，隔离结构I100可以是双氧化物内衬结构。
隔离结构I100还可以包括覆盖层107。覆盖层107可以形成在第二氧化物内衬105与间隙填充层108之间。覆盖层107可以共形地覆盖沟槽103的底部和侧壁，并且在第二氧化物内衬105上。覆盖层107可以包括悬垂部分107A，悬垂部分定位在沟槽103侧壁的顶部处。由于悬垂部分107A，覆盖层107可以具有融合部分107M。融合部分107M可以是由覆盖层107的悬垂部分107A互相接触并由此遮挡沟槽103(尤其是第一沟槽103A)的入口而形成的一部分。悬垂部分107A甚至可以形成在第二沟槽103B中。融合部分107M不形成在第二沟槽103B中。覆盖层107可以包括氧化硅。
隔离结构I100的第一部分I101可以比第二部分I102窄。形成在隔离结构I100的第一部分I101中的间隙填充层108在宽度上可以比形成在第二部分I102中的间隙填充层108窄。间隙填充层108可以包括氧化硅、氮化硅或其组合。间隙填充层108可以包括第一电介质层108A和第二电介质层108B。第一电介质层108A完全填充第一沟槽103A并且部分填充第二沟槽103B。第二电介质层108B在第一电介质层108A之上填充第二沟槽103B。第一电介质层108A可以包括氮化硅，并且第二电介质层108B可以包括氧化硅。在另一实施例中，第一电介质层108A和第二电介质层108B可以包括氮化硅。
根据以上描述，隔离结构I100可以包括覆盖层107，具体地是融合部分107M和悬垂部分107A，由此，可以防止有源区104的弯曲和倾斜。
图2A至图2F示出了用于制造根据第一实施例的半导体器件的方法。图2A至图2F示出了沿图1B的线A-A’截取的截面图。
如图2A所示，可以形成沟槽13。一个或多个沟槽13可以形成在衬底11中。沟槽13可以包括多个第一沟槽13A和多个第二沟槽13B。第一沟槽13A和第二沟槽13B可以分别具有第一宽度W1和第二宽度W2。第一宽度W1可以小于第二宽度W2。第一宽度W1和第二宽度W2可以分别对应于图1A的第一间隔Xa和第二间隔Xb。
通过第一沟槽13A和第二沟槽13B，可以限定多个有源区14。每个有源区14可以具有第三宽度W12。第三宽度W12可以是沿有源区14的短轴(见图1A)测量的宽度。第一沟槽13A可以限定第一对有源区14A。第二沟槽13B可以限定第二对有源区14B。为了形成沟槽13，硬掩模层12可以形成在衬底11上。硬掩模层12可以包括开口12A。开口12A可以限定沟槽13。
衬底11可以包括半导体衬底。衬底11可以是含硅材料，即，硅基材料。衬底11可以是硅衬底、硅锗衬底或绝缘体上硅(SOI)衬底。硬掩模层12可以包括相对于衬底11具有刻蚀选择性的材料。硬掩模层12可以包括氧化物、氮化物或其组合。例如，硬掩模层12可以包括氧化硅，如，正硅酸乙酯(TEOS)。
如图2B所示，可以形成内衬层15。内衬层15可以共形地形成在衬底11上。内衬层15可以在沟槽13的底部和侧壁形成内衬。此外，内衬层15可以覆盖硬掩模层12的侧壁和顶表面。在随后的氧化过程中，内衬层15可以使有源区14的侧壁的氧化最小化。内衬层15可以包括氧化物层。内衬层15可以形成为高温氧化物(HTO)层。高温氧化物(HTO)层是指在高温下沉积的氧化物层。内衬层15可以是高温氧化硅层。
根据当前实施例的内衬层15可以具有良好的阶梯覆盖。形成有内衬层15的沟槽13可以被称为“有内衬的沟槽”。
如图2C所示，可以执行氧化过程16。形成有内衬层15的沟槽13可以暴露在氧化过程16中。由于氧化过程16，可以消除在形成沟槽13的过程中产生的刻蚀损伤。可以通过氧化过程16形成氧化物层17。氧化过程16和沉积内衬层15的工艺可以在原位执行，即，没有打断或中断。由于内衬层15，可以使有源区14的侧壁的氧化最小化。即，可以使沟槽13的侧壁上的氧化最小。因此，可以使硅的损失最小化。
在氧化过程16中，因为氧穿过内衬层15并与沟槽13侧壁上的硅耦合，所以与通过在形成沟槽13的状态下执行直接氧化过程而形成的侧壁氧化物相比，氧化物层17可以形成为薄的厚度。因为沟槽13侧壁上的硅的损失最小化，所以不发生有源区14侧壁的大量损失。因此，有源区14可以基本保持临界尺寸。
氧化物层17可以比内衬层15薄。因为内衬层15提前形成，即使通过氧化过程16形成氧化物层17，沟槽13的内部空间也可以不大幅变窄。
氧化物层17可以是氧化硅。氧化物层17也可以形成在硬掩模层12与有源区14的界面处。
可以使用自由基氧化过程来执行用于形成氧化物层17的氧化过程16，以抑制有源区14的侧壁的损失。在另一实施例中，可以在氧气气氛下使用干法氧化过程来执行氧化过程16。
形成有氧化物层17和内衬层15的沟槽13可以被称为有内衬的沟槽。内衬层15和氧化物层17可以统称为氧化物内衬。
如图2D所示，覆盖层18可以形成在内衬层15上。覆盖层18可以具有差的阶梯覆盖。即，沟槽13顶部处的厚度、沟槽13侧壁处的厚度以及沟槽13底表面处的厚度可以互不相同。由于这种差的阶梯覆盖，悬垂部分18A可以形成在沟槽13的顶部处。此外，由于悬垂部分18A，覆盖层18可以具有融合部分18M。每个融合部分18M可以是由覆盖层18的悬垂部分18A互相接触并由此遮挡沟槽13(具体是第一沟槽13A)的入口而形成的一部分。
悬垂部分18A甚至可以形成在第二沟槽13B中。融合部分18M不形成在第二沟槽13B中。因为第二沟槽13B比第一沟槽13A宽，所以悬垂部分18A形成在第二沟槽13B中，而融合部分18M不形成在第二沟槽13B中。
间隙18G可以由覆盖层18的悬垂部分18A和融合部分18M形成。形成在第一沟槽13A中的间隙18G可以比形成在第二沟槽13B中的间隙18G窄。形成在第二沟槽13B中的间隙18G可以暴露到外部。形成在第一沟槽13A中的间隙18G可以被融合部分18M覆盖。间隙18G可以从第二沟槽13B的内侧延伸到第一沟槽13A的内侧。
有源区14的顶部可以被悬垂部分18A和融合部分18M保护。更详细地，相邻有源区14的顶部的侧壁可以被悬垂部分18A和融合部分18M支撑。在随后的间隙填充工艺中，悬垂部分18A和融合部分18M可以用作相邻有源区14的支撑。由于形成在第二沟槽13B中的间隙18G，可以确保用于随后的间隙填充工艺的路径。形成在第二沟槽13B中的间隙18G可以是开放型的，并且可以在融合部分18M之下延伸到形成在第一沟槽13A中的间隙18G。形成在第一沟槽13A中的间隙18G可以是被融合部分18M关闭的类型。
覆盖层18可以由氧化物形成。为了形成具有悬垂部分18A和融合部分18M的覆盖层18，可以应用等离子体增强化学气相沉积(PECVD)。覆盖层18可以由硅烷(SiH4)基氧化硅形成。在另一实施例中，覆盖层18可以通过原子层沉积(ALD)来沉积。在应用原子层沉积的情况下，为了引入差的阶梯覆盖，可以在低温下沉积覆盖层18。
如图2E所示，可以执行间隙填充工艺。例如，间隙填充层19可以形成在覆盖层18上。间隙18G可以填充有间隙填充层19。因此，间隙填充层19可以同时填充在第一沟槽13A和第二沟槽13B中。间隙填充层19可以包括氧化物、氮化物或其组合。在当前实施例中，间隙填充层19可以包括氮化硅。因此，有内衬的沟槽13可以填充有氮化硅。在另一实施例中，间隙填充层19可以包括第一电介质层19A和第二电介质层19B。第一电介质层19A完全填充第一沟槽13A并且部分填充第二沟槽13B。第二电介质层19B在第一电介质层19A之上填充第二沟槽13B。第一电介质层19A可以包括氮化硅，而第二电介质层19B可以包括氧化硅。在另一实施例中，第一电介质层108A和第二电介质层108B可以包括氮化硅。
填充在有内衬的沟槽13的第一沟槽13A中的间隙填充层19和填充在有内衬的沟槽13的第二沟槽13B中的间隙填充层19可以具有不同的厚度。间隙填充层19的厚度差可以引起拉应力，并导致有源区14的倾斜和弯曲。在当前实施例中，可以通过覆盖层18的悬垂部分18A和融合部分18M来防止有源区14的倾斜和弯曲。
如图2F所示，可以执行平坦化工艺，直到暴露硬掩模层12的顶表面为止。例如，可以从硬掩模层12的顶部去除间隙填充层19、覆盖层18和内衬层15。因此，可以在沟槽13中保留间隙填充层19'、氧化物层17和内衬层15'。氧化物层17可以不暴露在平坦化工艺中。在平坦化工艺之后，可以保留覆盖层18'的悬垂部分18A和融合部分18M。
在下文，氧化物层17将被称为第一氧化物内衬17，而内衬层15'将被称为第二氧化物内衬15'。
隔离结构20可以形成在沟槽13中。隔离结构20可以包括形成在沟槽13底部和侧壁上的第一氧化物内衬17、形成在第一氧化物内衬17上的第二氧化物内衬15'以及填充沟槽13并形成在第二氧化物内衬15'上的间隙填充层19'。隔离结构20还可以包括覆盖层18'，并且覆盖层18'可以定位在间隙填充层19'与第二氧化物内衬15'之间。
在间隙填充层19'包括氧化物的情况下，隔离结构20可以变成完全填充有氧化物基材料的结构。在间隙填充层19'包括氮化物的情况下，隔离结构20可以填充有氧化物基材料和氮化物基材料。隔离结构20可以包括多个第一部分20A和多个第二部分20B。隔离结构20的第一部分20A可以填充在第一沟槽13A中。隔离结构20的第二部分20B可以填充在第二沟槽13B中。隔离结构20的第一部分20A和第二部分20B可以由相同的材料形成。在当前实施例中，第一沟槽13A和第二沟槽13B可以用第一氧化物内衬17和第二氧化物内衬15'作为内衬，并且有内衬的沟槽13的第一沟槽13A和第二沟槽13B可以完全填充有间隙填充层19'。
隔离结构20的第一部分20A可以包括悬垂部分18A和融合部分18M。隔离结构20的第二部分20B可以仅包括悬垂部分18A，而可以不包括融合部分18M。即，隔离结构20的第二部分20B可以是无融合部分。形成在隔离结构20的第一部分20A中的间隙填充层19'可以比形成在第二部分20B中的间隙填充层19'窄。隔离结构20的第一部分20A可以比第二部分20B窄。
根据第一实施例，可以通过形成具有悬垂部分18A和融合部分18M的覆盖层18来防止有源区14的倾斜和弯曲。
图3A和图3B是根据第二实施例的半导体器件的平面图和截面图。根据第二实施例的半导体器件200的某些组件可以类似于根据第一实施例的半导体器件100的那些组件。
参见图3A和图3B，半导体器件200可以包括多个有源区104和限定多个有源区104的隔离结构I200。隔离结构I200可以形成在沟槽103中。有源区104和沟槽103可以具有与图1A所示的相同的形状。
可以通过使用硬掩模层102刻蚀衬底101来形成沟槽103。沟槽103可以包括多个第一沟槽103A和比第一沟槽103A宽的多个第二沟槽103B。隔离结构I200可以包括氧化物内衬201和间隙填充层203。隔离结构I200可以包括多个第一部分I201和多个第二部分I202。隔离结构I200的第一部分I201可以形成在第一沟槽103A中。隔离结构I200的第二部分I202可以形成在第二沟槽103B中。隔离结构I200的第一部分I201和第二部分I202可以是连续的并互相连接。隔离结构I200的第一部分I201和第二部分I202可以由相同的材料形成。例如，第一沟槽103A和第二沟槽103B可以用氧化物内衬201作为内衬，并且有内衬的沟槽103的第一沟槽103A和第二沟槽103B可以完全填充有间隙填充层203。氧化物内衬201可以包括氧化硅。隔离结构I200可以是单氧化物内衬结构。
隔离结构I200还可以包括覆盖层202。覆盖层202可以形成在氧化物内衬201与间隙填充层203之间。覆盖层202可以共形地覆盖沟槽103的底部和侧壁，并且可以形成在氧化物内衬201上。
覆盖层202可以包括悬垂部分202A，悬垂部分定位在沟槽103侧壁的顶部处。由于悬垂部分202A，覆盖层202可以具有融合部分202M。每个融合部分202M可以是由覆盖层202的悬垂部分202A互相接触并由此遮挡沟槽103(具体是第一沟槽103A)的入口而形成的一部分。悬垂部分202A甚至可以形成在第二沟槽103B中。融合部分202M不形成在第二沟槽103B中。覆盖层202可以包括氧化硅。
隔离结构I200的第一部分I201可以比第二部分I202窄。形成在隔离结构I200的第一部分I201中的间隙填充层203可以比形成在第二部分I202中的间隙填充层203窄。间隙填充层203可以包括氧化硅、氮化硅或其组合。间隙填充层203可以包括第一电介质层203A和第二电介质层203B。第一电介质层203A完全填充第一沟槽103A并且部分填充第二沟槽103B。第二电介质层203B在第一电介质层203A之上填充第二沟槽103B。第一电介质层203A可以包括氮化硅，而第二电介质层203B可以包括氧化硅。在另一实施例中，第一电介质层203A和第二电介质层203B可以包括氮化硅。
根据以上描述，隔离结构I200可以包括覆盖层202，具体地是融合部分202M和悬垂部分202A，由此，可以防止有源区104的弯曲和倾斜。
图4A至图4E示出了用于制造根据第二实施例的半导体器件的方法。除了根据第二实施例的内衬层31可以与第一实施例的内衬层15不同之外，根据第二实施例的制造方法可以类似于根据第一实施例的制造方法。
如图4A所示,可以形成内衬层31。内衬层31可以共形地形成在衬底11上，衬底11形成有沟槽13。内衬层31可以覆盖沟槽13的底部和侧壁。此外，内衬层31可以覆盖硬掩模层12的侧壁和顶表面。在随后的氧化过程中，内衬层31可以防止有源区14的侧壁的氧化。此外，内衬层31可以抑制有源区14的侧壁上的硅的损失。
内衬层31可以包括能够在随后的氧化过程中转化成氧化材料的材料。即，内衬层31可以包括能够在随后的氧化过程中被氧化的材料。内衬层31可以包括含硅材料。内衬层31可以形成为硅层。内衬层31可以形成为非晶硅层。内衬层31可以被称为有内衬的硅层。内衬层31可以通过低压化学气相沉积(LPCVD)来沉积。
为了改善粗糙度，可以在沉积种子层(未示出)之后沉积内衬层31。可以使用二异丙基氨基硅烷(DIPAS)气体来沉积种子层。即，种子层可以是硅层。可以使用乙硅烷(Si2H6)气体来沉积内衬层31。可以在380℃至510℃的温度下沉积内衬层31。内衬层31可以被沉积成
Figure BDA0001179977230000101
至
Figure BDA0001179977230000102
的厚度。在直接沉积内衬层31而不使用种子层的情况下，粗糙度可能变差，因此随后的氧化过程的均匀性可能降低。
根据当前实施例的内衬层31可以具有良好的阶梯覆盖。内衬层31在沟槽13的顶部处、在沟槽13的侧壁处以及在沟槽13的底部表面处可以具有相同的厚度。
如图4B所示，覆盖层18可以形成在内衬层31上。覆盖层18可以具有差的阶梯覆盖。即，覆盖层18在沟槽13顶部处、在沟槽13侧壁处以及在沟槽13底表面处的厚度可以互不相同。由于这种差的阶梯覆盖，悬垂部分18A可以形成在沟槽13的顶部处。两个或更多个悬垂部分18A结合，以形成融合部分18M。每个融合部分18M可以是由覆盖层18的悬垂部分18A互相接触并由此遮挡沟槽13(具体是第一沟槽13A)的入口而的形成的一部分。
间隙18G可以由融合部分18M形成。悬垂部分18A甚至可以形成在第二沟槽13B中。融合部分18M不形成在第二沟槽13B中。间隙18G可以从第二沟槽13B的内侧延伸到第一沟槽13A的内侧。因为第二沟槽13B比第一沟槽13A宽，所以仅悬垂部分18A形成在第二沟槽13B中，而融合部分18M不形成在第二沟槽13B中。
有源区14的顶部可以被悬垂部分18A和融合部分18M保护。具体地，相邻有源区14的顶部的侧壁可以被悬垂部分18A和融合部分18M支撑。在随后的氧化和间隙填充工艺中，悬垂部分18A和融合部分18M可以用作相邻有源区14的支撑。由于间隙18G，可以确保用于随后的氧化过程和间隙填充工艺的路径。
覆盖层18可以由氧化物形成。为了形成具有悬垂部分18A和融合部分18M的覆盖层18，可以应用等离子体增强化学气相沉积(PECVD)。覆盖层18可以由硅烷(SiH4)基氧化硅形成。在另一实施例中，覆盖层18可以通过原子层沉积(ALD)来沉积。在应用原子层沉积的情况下，为了引入差的阶梯覆盖，可以在低温下沉积覆盖层18。覆盖层18可以被沉积成
Figure BDA0001179977230000111
至
Figure BDA0001179977230000112
的厚度。
如图4C所示，内衬层31可以转化成氧化物内衬层33。转化可以包括氧化过程32。内衬层31可以暴露在氧化过程32中。通过氧化过程32，可以消除在形成沟槽13的过程中产生的刻蚀损伤。内衬层31可以通过氧化过程32氧化。结果,可以形成氧化物内衬层33。可以在原位置执行内衬层31的沉积过程和内衬层31的氧化过程32。在内衬层31的氧化过程32中，可以抑制有源区14的侧壁的氧化。即，可以抑制沟槽13的侧壁上的氧化。因此，可以防止硅的损失。
因为内衬层31通过氧化过程32氧化，所以有源区14可以保持与氧化过程32之前相同的尺寸。因为不发生沟槽13侧壁上的硅的损失，所以不发生有源区14的侧壁的损失。氧化物内衬层33可以形成比通过在形成沟槽13的状态下执行直接氧化过程而形成的氧化物内衬层薄的厚度。例如，因为容易控制内衬层31的沉积厚度，所以氧化物内衬层33也可以形成为薄的厚度。直接氧化过程是指一般的侧壁热氧化过程。在通过一般的侧壁热氧化而形成氧化物内衬的情况下，不容易控制厚度，因此可能发生有源区14的侧壁的损失。
氧化物内衬层33可以具有与内衬层31相同的厚度或比内衬层31厚的厚度。为了防止间隙填充层在沟槽13中差的间隙填充，氧化物内衬层33的厚度可以被控制到
Figure BDA0001179977230000113
或之下。因为内衬层31提前形成，即使通过氧化过程32来形成氧化物内衬层33，沟槽13的内部空间也不会大幅变窄。
由于氧化过程32，内衬层31可以转化成氧化物内衬层33。氧化物内衬层33可以是氧化硅。氧化物内衬层33可以是当内衬层31完全氧化时产生的SiO2。氧化物内衬层33可以覆盖硬掩模层12的侧壁和顶表面。
可以使用能够将内衬层31有效地转化成氧化材料同时抑制有源区14侧壁的损失的自由基氧化过程来执行用于形成氧化物内衬层33的氧化过程32。可以在750℃至900℃的温度下执行自由基氧化过程。在另一实施例中，可以在氧气气氛下使用干法氧化过程来执行氧化过程32。可以在800℃至900℃的温度下执行干法氧化过程。
在如上所述的内衬层31的氧化过程32中，可以发生有源区14的倾斜现象。在当前实施例中，为了防止倾斜现象，在氧化过程32之前形成覆盖层18。覆盖层18的融合部分18M可以用作防止有源区14倾斜的支撑。形成有氧化物内衬层33的沟槽13可以被称为有内衬的沟槽。
如图4D所示，可以执行间隙填充工艺。例如，间隙填充层19可以形成在覆盖层18上。间隙18G可以填充有间隙填充层19。因此，间隙填充层19可以同时填充在第一沟槽13A和第二沟槽13B中。间隙填充层19可以包括氧化物、氮化物或其组合。在当前实施例中，间隙填充层19可以包括氮化硅，以便有内衬的沟槽13可以填充有氮化硅。在另一实施例中，间隙填充层19可以包括第一电介质层19A和第二电介质层19B。第一电介质层19A完全填充第一沟槽13A并且部分填充第二沟槽13B。第二电介质层19B在第一电介质层19A之上填充第二沟槽13B。第一电介质层19A可以包括氮化硅，而第二电介质层19B可以包括氧化硅。在另一实施例中，第一电介质层108A和第二电介质层108B可以包括氮化硅。
填充在有内衬的沟槽13的第一沟槽13A中的间隙填充层19和填充在有内衬的沟槽13的第二沟槽13B中的间隙填充层19可以具有不同的厚度。间隙填充层19的厚度差可以引起拉应力，从而有可能发生有源区14的弯曲。在当前实施例中，可以通过覆盖层18的融合部分18M来防止有源区14的弯曲。间隙填充层19可以在550℃至630℃的温度下沉积到
Figure BDA0001179977230000121
至
Figure BDA0001179977230000122
的厚度。为了使缝最小化，间隙填充层19可以通过原子层沉积(ALD)来沉积。
如图4E所示，可以执行平坦化工艺，直到暴露硬掩模层12的顶表面为止。例如，可以从硬掩模层12的顶部去除间隙填充层19、覆盖层18和氧化物内衬层33。结果，可以在沟槽13中保留间隙填充层19'、覆盖层18'和氧化物内衬33'。在平坦化工艺之后，可以在沟槽13中保留覆盖层18'的悬垂部分18A和融合部分18M。
隔离结构34可以形成在沟槽13中。隔离结构34可以包括(i)形成在沟槽13底部和侧壁上的氧化物内衬33'以及(ii)填充沟槽13并形成在氧化物内衬33'上的间隙填充层19'。隔离结构34还可以包括覆盖层18'，并且覆盖层18'可以定位在间隙填充层19'与氧化物内衬33'之间。在间隙填充层19'包括氧化物的情况下，隔离结构34可以变成完全填充有氧化物基材料的结构。在间隙填充层19'包括氮化物的情况下，隔离结构34可以完全填充有氧化物基材料和氮化物基材料。
隔离结构34可以包括多个第一部分34A和多个第二部分34B。隔离结构34的第一部分34A可以填充在第一沟槽13A中。隔离结构34的第二部分34B可以填充在第二沟槽13B中。隔离结构34的第一部分34A和第二部分34B可以由相同的材料形成。
在当前实施例中，第一沟槽13A和第二沟槽13B可以用氧化物内衬33'作为内衬，并且有内衬的沟槽13的第一沟槽13A和第二沟槽13B可以完全填充有间隙填充层19'。隔离结构34的第一部分34A可以包括融合部分18M，而隔离结构34的第二部分34B可以不包括融合部分18M。即，隔离结构34的第二部分34B可以是无融合部分。隔离结构34的第一部分34A可以比第二部分34B窄。形成在隔离结构34的第一部分34A中的间隙填充层19'可以比形成在第二部分34B中的间隙填充层19'窄。
根据第二实施例，可以通过形成具有悬垂部分18A和融合部分18M的覆盖层18来防止在氧化过程32中有源区14的倾斜。此外，可以通过覆盖层18的悬垂部分18A和融合部分18M来防止有源区14的弯曲。
图5A和图5B是示出了根据第三实施例的半导体器件的平面图和截面图。根据第三实施例的半导体器件300的某些组件可以类似于根据第一实施例的半导体器件100的那些组件。
参见图5A和图5B，半导体器件300可以包括多个有源区104和限定多个有源区104的隔离结构I300。隔离结构I300可以形成在沟槽103中。有源区104和沟槽103可以具有与图1A所示的有源区和沟槽相同的形状。
可以通过使用硬掩模层102刻蚀衬底101来形成沟槽103。沟槽103可以包括多个第一沟槽103A和比第一沟槽103A宽的多个第二沟槽103B。隔离结构I300可以包括氧化物内衬301和间隙填充层。隔离结构I300可以包括多个第一部分I301和多个第二部分I302。隔离结构I300的第一部分I301可以形成在第一沟槽103A中。隔离结构I300的第二部分I302可以形成在第二沟槽103B中。隔离结构I300的第一部分I301和第二部分I302可以是连续的。
隔离结构I300的第一部分I301和第二部分I302可以由不同的材料形成。例如，第一沟槽103A可以用氧化物内衬301作为内衬，并且有内衬的沟槽103的第一沟槽103A可以完全填充有间隙填充氧化物层302。氧化物内衬301可以包括氧化硅。第二沟槽103B可以用氧化物内衬301和间隙填充氧化物层302作为内衬，并且有内衬的沟槽103的第二沟槽103B可以完全填充有间隙填充氮化物层303。氧化物内衬301和间隙填充氧化物层302可以包括氧化硅。间隙填充氮化物层303可以包括氮化硅。
隔离结构I300的第一部分I301可以比第二部分I302窄。隔离结构I300的第一部分I301和第二部分I302可以具有不同的间隙填充材料。例如，第一部分I301可以填充有间隙填充氧化物层302，并且第二部分I302可以填充有间隙填充氮化物层303。
根据以上描述，隔离结构I300可以包括间隙填充氧化物层302，由此可以防止有源区104的弯曲和倾斜。
图6A至图6E示出了用于制造根据第三实施例的半导体器件的方法。根据第三实施例的制造方法可以类似于根据第二实施例的制造方法。根据第三实施例的内衬层31可以由与第二实施例的内衬层31相同的材料形成，并且可以通过相同的方法形成。
如图6A所示，可以形成内衬层31。内衬层31可以共形地形成在具有沟槽13的衬底11上。内衬层31可以覆盖沟槽13的底部和侧壁。同样，内衬层31可以覆盖硬掩模层12的侧壁和顶表面。
如图6B所示，附加的内衬层41可以形成在内衬层31上。附加的内衬层41可以是与内衬层31不同的材料。附加的内衬层41可以是氧化物基材料。附加的内衬层41可以是可流动的氧化物。附加的内衬层41可以由氧化硅形成。附加的内衬层41可以是含氢的氧化硅。例如，附加的内衬层41可以是HQ(氢倍半氧烷，hydrogen quioxane)SiO。
第一沟槽13A可以被附加的内衬层41部分填充。即，附加的内衬层41可以从第一沟槽13A的底部形成，以具有自底向上的形状41B。第一沟槽13A的上部可以不被填充。
附加的内衬层41可以共形地形成在第二沟槽13B上。附加的内衬层41可以通过旋涂形成。因为附加的内衬层41是可流动的氧化物，所以可以补偿在随后的氧化过程中由体积膨胀引起的应力。
如图6C所示，附加的内衬层41和内衬层31可以暴露在氧化过程32中。通过氧化过程32，可以消除在形成沟槽13的过程中产生的刻蚀损伤。通过氧化过程32，内衬层31可以被氧化，而附加的内衬层41可以变得致密。内衬层31可以转化成氧化物内衬33，并且当内衬层31转化成氧化物内衬33时可能发生体积膨胀。由于附加的内衬层41变得致密，所以附加的内衬层41可以完全填充第一沟槽13A。在氧化过程32之后附加的内衬层41将被称为间隙填充氧化物层42。间隙填充氧化物层42可以填充第一沟槽13A，并且可以作为第二沟槽13B的内衬。
因为内衬层31通过氧化过程32氧化，可以抑制有源区14的侧壁的氧化。因此，有源区14可以保持与氧化过程32之前相同的尺寸。因为不发生沟槽13侧壁上的硅的损失，所以不发生有源区14侧壁的损失。
间隙填充氧化物层42可以是氧化硅。间隙填充氧化物层42可以覆盖硬掩模层12的侧壁和顶表面。
可以使用自由基氧化过程来执行氧化过程32。在另一实施例中，可以在氧气气氛下使用干法氧化过程来执行氧化过程32。可以在750℃至900℃的温度下执行自由基氧化过程。可以在800℃至900℃的温度下执行干法氧化过程。
在如上所述的氧化过程32中，可以抑制有源区14的倾斜现象。即，因为第一沟槽13A完全填充有间隙填充氧化物层42，防止了有源区14的倾斜。在当前实施例中，第一沟槽13A完全填充有氧化物基材料。这可以被称为氧化物填充的结构。
如图6D所示，可以执行间隙填充过程。例如，间隙填充氮化物层43可以形成在间隙填充氧化物层42上。间隙填充氮化物层43可以填充在第二沟槽13B中。间隙填充氮化物层43可以包括氮化硅。结果，有内衬的沟槽13的第二沟槽13B可以填充有氮化硅。填充在有内衬的沟槽13的第一沟槽13A中的间隙填充氧化物层42和填充在有内衬的沟槽13的第二沟槽13B中的间隙填充氮化物层43可以具有不同的厚度。因为间隙填充氮化物层43在间隙填充氧化物层42形成之后形成，所以可以防止有源区14的弯曲。
如图6E所示，可以执行平坦化工艺，直到暴露硬掩模层12的顶表面为止。例如，可以从硬掩模层12的顶部去除间隙填充氮化物层43、间隙填充氧化物层42和氧化物内衬33。结果，可以在第一沟槽13A中保留间隙填充氧化物层42'和氧化物内衬33'。可以在第二沟槽13B中保留间隙填充氮化物层43'、间隙填充氧化物层42'和氧化物内衬33'。
隔离结构44可以形成在沟槽13中。隔离结构44可以包括多个第一部分44A和多个第二部分44B。隔离结构44的第一部分44A可以填充在第一沟槽13A中。隔离结构44的第二部分44B可以填充在第二沟槽13B中。隔离结构44的第一部分44A和第二部分44B可以由彼此不同的材料形成。在当前实施例中，第一沟槽13A可以用氧化物内衬33'作为内衬，并且可以完全填充有间隙填充氧化物层42'。第二沟槽13B可以用氧化物内衬33'和间隙填充氧化物层42'的叠层作为内衬，并且可以完全填充有间隙填充氮化物层43'。间隙填充氧化物层42'可以比间隙填充氮化物层43'薄。第一沟槽13A和第二沟槽13B可以用氧化物基材料作为内衬。有内衬的沟槽13的第一沟槽13A填充有氧化物基材料，而有内衬的沟槽13的第二沟槽13B填充有氮化物基材料。
根据第三实施例，通过由氧化过程32形成氧化物内衬33和间隙填充氧化物层42，可以防止有源区14的倾斜和弯曲。
图7A至图7G示出了作为当前实施例的应用实例的用于制造存储单元的方法。首先，如图4A至图4E所示，可以形成隔离结构34和有源区14。可以以与第二实施例相同的方式形成隔离结构34。
接下来，如图7A所示，可以使硬掩模层12图案化。因此，硬掩模层12可以被图案化成包括多个线形的开口(未示出)。多个开口可以限定将设置栅电极的区域。硬掩模层12的开口可以形成为暴露有源区14的部分和隔离结构34的部分。
为了形成一个或多个栅沟槽51，可以刻蚀由硬掩模层12的开口暴露的衬底11。即，为了形成栅沟槽51，可以刻蚀有源区14的暴露部分和隔离结构34的暴露部分。栅沟槽51的底部表面可以位于比有源区14的顶部表面低的水平处。栅沟槽51可以具有线形状。栅沟槽51可以跨越有源区14和隔离结构34延伸。当栅电极或掩埋的字线形成在栅沟槽51中时，可以增加有效的沟道长度，并且可以减少短沟道效应。
栅沟槽51可以在任一方向上延伸。例如，栅沟槽51可以在图1A的第三方向X1上延伸。栅沟槽51可以跨越有源区14和隔离结构34延伸。随后，可以形成鳍区11F。为了形成鳍区11F，栅沟槽51之下的隔离结构可以凹陷。
如图7B所示,可以形成栅电介质层52。可以通过热氧化过程形成栅电介质层52。除了热氧化过程之外，可以通过以下各种方法形成栅电介质层52。例如，可以在形成氧化物内衬之后执行氧化过程，以形成栅电介质层52。即，在沉积高温氧化物之后，高温氧化物可以暴露在自由基氧化过程中。
对于另一实例，可以在形成内衬多晶硅层之后执行氧化过程。即，在沉积内衬多晶硅层之后，内衬多晶硅层可以暴露在自由基氧化过程中。结果，内衬多晶硅层可以完全氧化，并且可以转化成栅电介质层52。可以使用种子层来形成内衬多晶硅层。
对于又一实例，可以在形成氮化物内衬之后执行氧化过程。即，可以通过由自由基氧化过程完全氧化氮化物内衬来形成栅电介质层52。
当使用上述氧化物内衬、内衬多晶硅层或氮化物内衬来形成栅电介质层52时，可以使有源区14的侧壁的损失最小化或防止有源区14的侧壁的损失。结果，在形成隔离结构34的过程和形成栅电介质层52的过程中，有源区14可以稳定地形成而不倾斜和弯曲。
如图7C所示，栅层53A可以形成在栅电介质层52上。栅层53A可以形成为填充栅沟槽51并形成在栅电介质层52上。栅层53A可以形成在包括栅电介质层52的衬底11的整个表面上。为了减小栅电极的电阻率，栅层53A可以包括低电阻率金属。例如，栅层53A可以包括钨(W)、氮化钛(TiN)或其组合。
如图7D所示，可以形成栅电极53。为了形成栅电极53，栅层53A可以凹陷。栅电极53的顶部表面可以位于比衬底11的顶部表面低的水平处。可以通过平坦化工艺和回蚀工艺来执行栅层53A的凹陷。栅电极53可以被称为掩埋的字线。栅电极53可以包括高功函数材料，以减小沟道剂量。
如图7E所示，栅覆盖层54可以形成在栅电极53上。为了形成栅覆盖层54，覆盖材料(未示出)可以填充在栅沟槽51中并且在栅电极53上。随后，可以通过CMP或回蚀工艺使覆盖材料平坦化。平坦化的覆盖材料可以变成栅覆盖层54。
如图7F所示，可以形成掺杂区域55和56。可以通过诸如注入的掺杂工艺来形成掺杂区域55和56。掺杂区域55和56中的每一个可以包括N型掺杂剂或P型掺杂剂。掺杂区域55可以被称为位线接触节点55。另一掺杂区域56可以被称为储存节点接触节点56。
如图7G所示，可以形成耦合到位线接触节点55的位线接触插塞57。随后，可以形成耦合到位线接触插塞57的位线59。
可以形成耦合到储存节点接触节点56的储存节点接触插塞58。储存节点接触插塞58可以耦合到掺杂区域56。随后，可以形成耦合到储存节点接触插塞58的存储元件60。存储元件60可以包括电容器。
图8是示出存储单元阵列的平面图。图7A至图7G可以是沿图8的线B-B’截取的截面图。
参见图8，多个栅电极53可以形成为沿第三方向X1延伸，而多个位线59可以形成为沿第四方向Y1延伸。每个有源区14可以包括位线接触节点55和储存节点接触节点56。位线接触节点55可以形成在有源区14的中心部分中。储存节点接触节点56可以分别地形成在有源区14的端部部分中。
在多个储存节点接触节点56之中，沿第一方向X邻接的储存节点接触节点56可以被隔离结构34的第一部分34A间隔开。在多个位线接触节点55之中，沿第一方向X邻接的位线接触节点55可以被隔离结构34的第二部分34B间隔开。因此，两个相邻储存节点接触节点56之间的距离可以比两个相邻位线接触节点55之间的距离窄。隔离结构34的第一部分34A和第二部分34B可以包括氧化物内衬33'、覆盖层18'和间隙填充层19'。
图9是将第三实施例应用到其上的存储单元阵列的视图。可以通过图7A至图7G中所示的制造方法来形成根据图9的存储单元阵列。但是，可以通过图6A至图6E中所示的制造方法来形成隔离结构。
参见图9，在多个储存节点接触节点56之中，沿第一方向X邻接的储存节点接触节点56可以被隔离结构44的第一部分44A间隔开。在多个位线接触节点55之中，沿第一方向X邻接的位线接触节点55可以被隔离结构44的第二部分44B间隔开。因此，两个相邻储存节点接触节点56之间的距离可以比两个相邻位线接触节点55之间的距离窄。
隔离结构44的第一部分44A可以包括氧化物内衬33'和间隙填充氧化物层42'。隔离结构44的第二部分44B可以包括氧化物内衬33'、间隙填充氧化物层42'和间隙填充氮化物层43'。因此，两个相邻储存节点接触节点56之间的间隙或空间可以填充有氧化物，并且两个相邻位线接触节点55之间的间隙或空间可以填充有氧化物和氮化物。
图10是将第一实施例应用到其上的存储单元阵列的视图。可以通过图7A至图7G中所示的制造方法来形成根据图10的存储单元阵列。然而，可以通过图2A至图2F中所示的制造方法来形成隔离结构。
参见图10，在多个储存节点接触节点56之中，沿第一方向X邻接的储存节点接触节点56可以被隔离结构20的第一部分20A间隔开。在多个位线接触节点55之中，沿第一方向X邻接的位线接触节点55可以被隔离结构20的第二部分20B间隔开。因此，两个相邻储存节点接触节点56之间的距离可以比两个相邻位线接触节点55之间的距离窄。隔离结构20的第一部分20A和第二部分20B可以包括氧化物层17、内衬层15'、覆盖层18'和间隙填充层19'。
根据上述实施例的半导体器件可以应用到动态随机存取存储器(DRAM)，但不限于此。例如，根据上述实施例的半导体器件还可以应用到存储器，如，静态随机存取存储器(SRAM)、快闪存储器、铁电随机存取存储器(FeRAM)、磁性随机存取存储器(MRAM)以及相变随机存取存储器(PRAM)。
根据实施例，因为覆盖层形成为支撑件，所以可以防止有源区的倾斜和弯曲。此外，根据实施例，因为使用硅内衬层，所以可以充分地确保有源区的临界尺寸或大小。另外，在实施例中，因为形成了覆盖层，所以可以稳定地填充沟槽，而有源区不倾斜。
此外，根据实施例，因为在氧化硅内衬层的过程中通过形成覆盖层可以延长用于有源区的顶部部分的氧化剂路径，由此可以确保有源区的顶部部分的临界尺寸。此外，根据实施例，通过使用覆盖氧化物来支撑有源区的顶部部分，可以防止可能在间隙填充氮化物过程中引起的有源区的弯曲现象。
虽然为了说明性的目的已经描述了各个实施例，但对于本领域技术人员显而易见的是，可以做出各种改变和修改，而不脱离如以下权利要求所限定的本发明的主旨和范围。

Claims (31)

1.一种制造半导体器件的方法，包括：
在衬底中形成第一沟槽和第二沟槽，其中，第一沟槽和第二沟槽互相连通，其中，第二沟槽形成得比第一沟槽宽；
在第一沟槽的内部表面之上和第二沟槽的内部表面之上形成内衬层；
在内衬层之上形成覆盖层，以形成融合的悬垂部分和未融合的悬垂部分，其中，融合的悬垂部分填充第一沟槽的顶部部分，其中，未融合的悬垂部分使第二沟槽的顶部部分开口；并且
在覆盖层之上形成间隙填充层，以填充第一沟槽和第二沟槽的下部部分，
其中，融合的悬垂部分在第一沟槽的下部部分中限定第一间隙，
其中，未融合的悬垂部分在第二沟槽中限定第二间隙，
其中，第一间隙和第二间隙互相连通，并且
其中，间隙填充层填充第一间隙和第二间隙，并且从第二间隙延伸到第一间隙。
2.根据权利要求1所述的方法，还包括：
使间隙填充层和覆盖层平坦化，以在第一沟槽和第二沟槽中形成隔离结构，
其中，平坦化的间隙填充层包括设置在第一沟槽中的第一平坦化的间隙填充层以及设置在第二沟槽中的第二平坦化的间隙填充层，
其中，第一平坦化的间隙填充层被融合的悬垂部分完全覆盖，并且
其中，第二平坦化的间隙填充层形成在第一沟槽的顶部侧壁之上。
3.根据权利要求1所述的方法，
其中，通过等离子体增强化学气相沉积(PECVD)或低温原子层沉积(ALD)形成覆盖层。
4.根据权利要求1所述的方法，
其中，覆盖层包括氧化物基材料。
5.根据权利要求1所述的方法，其中，形成内衬层包括：
在第一沟槽的内部表面之上和第二沟槽的内部表面之上形成种子硅层；并且
在种子硅层之上形成非晶硅层。
6.根据权利要求5所述的方法，还包括：
在形成覆盖层之后，将内衬层转化成氧化硅层。
7.根据权利要求6所述的方法，
其中，通过自由基氧化或干法氧化来执行将内衬层转化成氧化硅层。
8.根据权利要求1所述的方法，其中，形成内衬层包括：
在第一沟槽的内部表面之上和第二沟槽的内部表面之上形成第一氧化物层；并且
执行氧化过程，以在第一沟槽和第二沟槽的内部表面与第一氧化物层之间形成第二氧化物层。
9.根据权利要求8所述的方法，
其中，通过自由基氧化或干法氧化来执行氧化过程。
10.根据权利要求1所述的方法，其中，形成间隙填充层包括：
在覆盖层之上形成第一电介质层，其中，第一电介质层基本上完全填充第一沟槽并且部分填充第二沟槽；并且
在第一电介质层之上形成第二电介质层，以填充第二沟槽。
11.据权利要求10所述的方法，
其中，第一电介质层包括氮化物，并且
其中，第二电介质层包括氧化物。
12.根据权利要求10所述的方法，
其中，第一电介质层和第二电介质层中的每一个包括氮化物。
13.根据权利要求1所述的方法，还包括：
使间隙填充层和覆盖层平坦化，以在第一沟槽和第二沟槽中形成隔离结构，其中，隔离结构限定有源区；
形成跨越隔离结构和有源区延伸的栅沟槽；
在栅沟槽的内部表面之上形成栅电介质层；
在栅电介质层之上形成栅层，以填充栅沟槽；
使栅层凹陷，以形成栅电极，从而使栅电极保留在栅沟槽中；并且
在栅电极之上并且在栅沟槽中形成栅覆盖层。
14.根据权利要求13所述的方法，还包括：
使栅沟槽下的隔离结构凹陷，以形成鳍区。
15.根据权利要求13所述的方法，其中，形成栅电介质层包括：
在栅沟槽的内部表面之上形成硅层；并且
将硅层转化成氧化硅层。
16.根据权利要求13所述的方法，其中，形成栅电介质层包括：
在栅沟槽的内部表面之上形成氮化硅层；并且
将氮化硅层转化成氧化硅层。
17.根据权利要求13所述的方法，其中，形成栅电介质层包括：
在栅沟槽的内部表面之上形成第一氧化硅层；并且
执行氧化过程，以在栅沟槽的内部表面与第一氧化硅层之间形成第二氧化硅层。
18.根据权利要求13所述的方法，还包括：
在每一个有源区中形成第一接触节点和第二接触节点；
形成耦合到第一接触节点的位线；并且
形成耦合到第二接触节点的存储元件。
19.据权利要求1所述的方法，
其中，第一沟槽和第二沟槽限定有源区，
其中，有源区包括：
由第一沟槽限定并且由融合的悬垂部分支撑的第一对有源区；以及
由第二沟槽限定的第二对有源区。
20.一种制造半导体器件的方法，包括：
在衬底中形成第一沟槽以限定第一对有源区；
在衬底中形成第二沟槽以限定第二对有源区，其中，第一沟槽和第二沟槽互相连通，其中，第二沟槽形成得比第一沟槽宽；
在第一沟槽的内部表面之上和第二沟槽的内部表面之上形成硅层；
在硅层之上形成第一氧化物层；并且
执行硅层和第一氧化物层的氧化过程，以形成氧化物内衬和第二氧化物层，其中，氧化物内衬和第二氧化物层基本上完全填充第一沟槽；
在第二氧化物层之上形成氮化物层，以便氮化物层填充第二沟槽；其中，第一沟槽被填充以氧化物内衬和第二氧化物层，
第二沟槽被填充以氧化物内衬、第二氧化物层和氮化物层。
21.根据权利要求20所述的方法，其中，通过自由基氧化执行氧化过程。
22.根据权利要求20所述的方法，其中，第一氧化物层包括可流动的氧化物。
23.根据权利要求20所述的方法，其中，第一氧化物层包括含氢的氧化硅。
24.根据权利要求20所述的方法，其中，硅层包括非晶硅。
25.根据权利要求20所述的方法，还包括：
使氮化物层和第二氧化物层平坦化，以在第一沟槽和第二沟槽中形成隔离结构；形成跨越隔离结构和有源区延伸的栅沟槽；并且
在栅沟槽的内部表面之上形成栅电介质层。
26.根据权利要求25所述的方法，还包括：
使位于栅沟槽下的隔离结构凹陷，以形成鳍区。
27.根据权利要求25所述的方法，其中，形成栅电介质层包括：
在栅沟槽的内部表面之上形成内衬硅层；并且
将内衬硅层转化成氧化硅层。
28.根据权利要求25所述的方法，其中，形成栅电介质层包括：
在栅沟槽的内部表面之上形成氮化硅层；并且
将氮化硅层转化成氧化硅层。
29.根据权利要求25所述的方法，其中，形成栅电介质层包括：
在栅沟槽的内部表面之上形成第一氧化硅层；并且
执行氧化过程，以在栅沟槽的内部表面与第一氧化硅层之间形成第二氧化硅层。
30.根据权利要求25所述的方法，还包括：
在栅电介质层之上形成栅层，以填充栅沟槽；
使栅层凹陷，以在栅沟槽中形成栅电极；
在栅电极之上并且在栅沟槽中形成栅覆盖层。
31.根据权利要求30所述的方法，还包括：
形成耦合到每一个有源区的第一接触节点的位线；并且
形成耦合到每一个有源区的第二接触节点的存储元件。
CN201611152275.2A 2015-12-23 2016-12-14 隔离结构和制造隔离结构的方法 Active CN106920770B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010799974.6A CN111987038B (zh) 2015-12-23 2016-12-14 隔离结构和制造隔离结构的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0184820 2015-12-23
KR1020150184820A KR102476764B1 (ko) 2015-12-23 2015-12-23 소자분리구조 및 그 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202010799974.6A Division CN111987038B (zh) 2015-12-23 2016-12-14 隔离结构和制造隔离结构的方法

Publications (2)

Publication Number Publication Date
CN106920770A CN106920770A (zh) 2017-07-04
CN106920770B true CN106920770B (zh) 2020-08-28

Family

ID=59086739

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010799974.6A Active CN111987038B (zh) 2015-12-23 2016-12-14 隔离结构和制造隔离结构的方法
CN201611152275.2A Active CN106920770B (zh) 2015-12-23 2016-12-14 隔离结构和制造隔离结构的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010799974.6A Active CN111987038B (zh) 2015-12-23 2016-12-14 隔离结构和制造隔离结构的方法

Country Status (3)

Country Link
US (3) US9865496B2 (zh)
KR (1) KR102476764B1 (zh)
CN (2) CN111987038B (zh)

Families Citing this family (161)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
SG10201811729PA (en) * 2013-12-12 2019-02-27 Life Technologies Corp Membrane-penetrating peptides to enhance transfection and compositions and methods for using same
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
CN108401468A (zh) 2015-09-21 2018-08-14 莫诺利特斯3D有限公司 3d半导体器件和结构
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
CN108122914B (zh) * 2016-11-30 2019-11-01 中芯国际集成电路制造(上海)有限公司 Sram器件及其制造方法
SG11202001450UA (en) * 2017-09-12 2020-03-30 Applied Materials Inc Apparatus and methods for manufacturing semiconductor structures using protective barrier layer
KR20190084731A (ko) * 2018-01-09 2019-07-17 삼성전자주식회사 소자분리막을 갖는 반도체 소자 및 그 제조 방법
CN110246842A (zh) * 2018-03-08 2019-09-17 联华电子股份有限公司 一种制作半导体元件的方法
KR102376804B1 (ko) * 2018-03-26 2022-03-21 에스케이하이닉스 주식회사 저유전율스페이서를 구비한 반도체장치 및 그 제조 방법
US10971391B2 (en) 2018-06-13 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dielectric gap fill
US10410910B1 (en) * 2018-08-20 2019-09-10 Nanya Technology Corporation Method for preparing semiconductor structures
US11120997B2 (en) * 2018-08-31 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Surface treatment for etch tuning
KR102607555B1 (ko) * 2018-12-24 2023-12-01 삼성전자주식회사 반도체 소자
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
KR20200137632A (ko) 2019-05-31 2020-12-09 삼성전자주식회사 트렌치 분리층을 갖는 반도체 소자 및 그 형성 방법
KR20210057249A (ko) 2019-11-11 2021-05-21 삼성전자주식회사 반도체 소자 및 그의 제조 방법
US11587789B2 (en) * 2020-03-06 2023-02-21 Applied Materials, Inc. System and method for radical and thermal processing of substrates
US11495464B2 (en) * 2020-07-08 2022-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
KR20220019197A (ko) 2020-08-07 2022-02-16 삼성전자주식회사 반도체 소자 및 그 제조방법
US11569245B2 (en) * 2020-10-22 2023-01-31 Applied Materials, Inc. Growth of thin oxide layer with amorphous silicon and oxidation
CN112864151B (zh) * 2021-01-14 2023-04-07 长鑫存储技术有限公司 半导体器件及其制造方法
KR20220145589A (ko) 2021-04-22 2022-10-31 삼성전자주식회사 게이트 구조체를 포함하는 반도체 장치 및 이의 제조 방법
CN117954306A (zh) * 2022-10-21 2024-04-30 长鑫存储技术有限公司 半导体结构的处理方法及半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819207A (zh) * 2005-01-17 2006-08-16 株式会社东芝 半导体器件及其制造方法
CN101577249A (zh) * 2008-05-06 2009-11-11 海力士半导体有限公司 具有鳍结构沟道的半导体器件及其制造方法
CN102956538A (zh) * 2011-08-25 2013-03-06 东京毅力科创株式会社 沟槽的填埋方法以及半导体集成电路装置的制造方法
CN103996649A (zh) * 2014-06-09 2014-08-20 上海华力微电子有限公司 一种提高浅沟槽隔离介电质薄膜填充能力的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100557943B1 (ko) * 2000-06-30 2006-03-10 주식회사 하이닉스반도체 플라즈마공정에 의한 에스티아이 공정의 특성개선방법
FR2830984B1 (fr) * 2001-10-17 2005-02-25 St Microelectronics Sa Tranchee d'isolement et procede de realisation
US20080166854A1 (en) * 2005-09-09 2008-07-10 Dong-Suk Shin Semiconductor devices including trench isolation structures and methods of forming the same
KR20090067576A (ko) * 2007-12-21 2009-06-25 삼성전자주식회사 트렌치의 매립 방법 및 이를 이용한 소자 분리막 구조물의형성 방법
KR101396124B1 (ko) * 2007-12-21 2014-05-19 삼성전자주식회사 트렌치 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US8133797B2 (en) * 2008-05-16 2012-03-13 Novellus Systems, Inc. Protective layer to enable damage free gap fill
KR101641573B1 (ko) * 2009-11-12 2016-07-22 삼성전자주식회사 소자 분리 구조물 및 이의 형성 방법
US20110266676A1 (en) * 2010-05-03 2011-11-03 Toshiba America Electronic Components, Inc. Method for forming interconnection line and semiconductor structure
KR101767664B1 (ko) * 2011-03-30 2017-08-11 삼성전자주식회사 반도체 소자 및 그 제조 방법
US20150357232A1 (en) * 2013-01-22 2015-12-10 Ps4 Luxco S.A.R.L. Method for manufacturing semiconductor device
KR102064266B1 (ko) 2013-04-19 2020-01-09 삼성전자주식회사 반도체 소자용 패턴 및 그 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1819207A (zh) * 2005-01-17 2006-08-16 株式会社东芝 半导体器件及其制造方法
CN101577249A (zh) * 2008-05-06 2009-11-11 海力士半导体有限公司 具有鳍结构沟道的半导体器件及其制造方法
CN102956538A (zh) * 2011-08-25 2013-03-06 东京毅力科创株式会社 沟槽的填埋方法以及半导体集成电路装置的制造方法
CN103996649A (zh) * 2014-06-09 2014-08-20 上海华力微电子有限公司 一种提高浅沟槽隔离介电质薄膜填充能力的方法

Also Published As

Publication number Publication date
CN111987038A (zh) 2020-11-24
US10256136B2 (en) 2019-04-09
US10395973B2 (en) 2019-08-27
US20180090368A1 (en) 2018-03-29
KR20170075854A (ko) 2017-07-04
US20170186642A1 (en) 2017-06-29
US20190189501A1 (en) 2019-06-20
US9865496B2 (en) 2018-01-09
CN106920770A (zh) 2017-07-04
CN111987038B (zh) 2024-02-02
KR102476764B1 (ko) 2022-12-14

Similar Documents

Publication Publication Date Title
CN106920770B (zh) 隔离结构和制造隔离结构的方法
US10103152B2 (en) Semiconductor device and method for fabricating the same
US11837545B2 (en) Semiconductor memory device
KR102606784B1 (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
US11257840B2 (en) Semiconductor device and method of fabricating the same
KR101831936B1 (ko) 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
CN110931552B (zh) 具有栅极绝缘层的半导体器件
US20190189615A1 (en) Semiconductor devices including capacitors and methods of manufacturing the same
KR102661930B1 (ko) 집적회로 소자
CN109390340B (zh) 半导体存储器件
CN112117322A (zh) 半导体器件和制造半导体器件的方法
TW201440172A (zh) 埋入式字元線結構及其製造方法
US8742548B2 (en) Semiconductor device with one-side contact and fabrication method thereof
US8835280B1 (en) Semiconductor device and method for manufacturing the same
US20220271043A1 (en) Integrated circuit device and manufacturing method thereof
CN108807385B (zh) 用于制造半导体器件的方法
TWI818247B (zh) 積體電路裝置
US20220093644A1 (en) Three-dimensional memory device including discrete charge storage elements and methods of forming the same
KR20110109726A (ko) 반도체 장치의 매립 게이트 제조 방법
KR20170096250A (ko) 반도체장치 제조 방법
TW202339117A (zh) 半導體記憶體裝置
KR20100053861A (ko) 수직게이트를 구비한 반도체 장치 제조 방법
KR20050075638A (ko) Ｓｏｉ 타입 웨이퍼를 이용한 트렌치 커패시터 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant