CN109904057A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN109904057A
CN109904057A CN201711306886.2A CN201711306886A CN109904057A CN 109904057 A CN109904057 A CN 109904057A CN 201711306886 A CN201711306886 A CN 201711306886A CN 109904057 A CN109904057 A CN 109904057A
Authority
CN
China
Prior art keywords
semiconductor material
groove
impurity
source gas
situ
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711306886.2A
Other languages
English (en)
Inventor
张瑞朋
丁敬秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201711306886.2A priority Critical patent/CN109904057A/zh
Publication of CN109904057A publication Critical patent/CN109904057A/zh
Pending legal-status Critical Current

Links

Abstract

本公开提供了一种半导体装置的制造方法，涉及半导体技术领域。所述方法包括：提供衬底，所述衬底具有沟槽；在所述沟槽中填充原位掺杂的半导体材料；其中，在填充所述半导体材料的过程中，以脉冲的方式提供原位掺杂的杂质的源气体。

Description

半导体装置的制造方法
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体装置的制造方法。
背景技术
在绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)等功率器件的制造过程中，出于工艺需求，需要将某些沟槽设计为深宽比较大的深沟槽。
然而，发明人发现，在深沟槽中填充掺杂的半导体材料时会在沟槽中形成孔洞，从而导致沟槽的填充效果较差。
发明内容
本公开的一个目的在于改善沟槽的填充效果。
根据本公开实施例的一方面，提供了一种半导体装置的制造方法，包括：提供衬底，所述衬底具有沟槽；在所述沟槽中填充原位掺杂的半导体材料；其中，在填充所述半导体材料的过程中，以脉冲的方式提供原位掺杂的杂质的源气体。
在一些实施例中，所述方法还包括：执行退火工艺，以使得所述半导体材料中的杂质均匀分布。
在一些实施例中，所述半导体材料包括多晶硅；所述杂质包括磷。
在一些实施例中，所述杂质的源气体包括磷化氢。
在一些实施例中，所述磷化氢的流量为50-400mL/min。
在一些实施例中，所述脉冲的持续时间为0.1-1s。
在一些实施例中，所述半导体材料的源气体包括硅烷。
在一些实施例中，所述硅烷的流量为0.5-1.5L/min。
在一些实施例中，所述沟槽的深度和宽度之比为3:1-10:1。
在一些实施例中，在压力为0.01Torr-10Torr、温度为520-630℃的工艺条件下填充所述半导体材料。
在一些实施例中，所述半导体材料作为栅极。
根据本公开实施例的另一方面，提供了一种半导体装置的制造方法，包括：提供衬底，所述衬底具有沟槽；在所述沟槽中填充原位掺杂的半导体材料，其中所述半导体材料中原位掺杂的杂质的含量从上至下逐渐减小；执行退火工艺，以使得所述半导体材料中的杂质均匀分布。
本公开实施例中，在沟槽中填充原位掺杂的半导体材料的过程中，以脉冲的方式提供原位掺杂的杂质的源气体，使得杂质在沟槽顶部的浓度大于沟槽底部的浓度，从而使得半导体材料在沟槽顶部的沉积速率小于在沟槽底部的沉积速率，进而使得填充半导体材料后的沟槽中没有孔洞，改善了沟槽的填充效果。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本公开的示例性实施例，并且连同说明书一起用于解释本公开的原理，在附图中：
图1是根据本公开一个实施例的半导体装置的制造方法的流程图；
图2示出了根据本公开一个实施例的沟槽的示意图；
图3A-图3C示出了在沟槽中填充半导体材料的不同阶段下杂质在半导体材料中的分布情况的示意图；
图4示出了以脉冲的方式提供源气体的示意图；
图5是根据本公开另一个实施例的半导体装置的制造方法的流程图。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本公开范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本公开及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
发明人发现，填充掺杂的半导体材料后的沟槽之所以具有孔洞，是因为在形成掺杂的半导体材料时，相对于沟槽顶部来说，反应源气体更难以到达沟槽底部，故使得掺杂的半导体材料在沟槽顶部的沉积速率大于在沟槽底部的沉积速率，从而导致孔洞的产生。
发明人注意到，在形成掺杂的半导体材料时，杂质的浓度会影响半导体材料的沉积速率。据此，发明人提出了如下解决方案。
图1是根据本公开一个实施例的半导体装置的制造方法的流程图。
首先，在步骤102，提供衬底201。
如图2所示，衬底201具有沟槽202。在一些实施例中，沟槽202的深度和宽度之比(也可以称为深宽比)可以为3:1-10:1，例如4:1、5:1、8:1等。然而，本公开不限于此，沟槽202的深宽比也可以是其他比值。
衬底201例如可以包括硅衬底、锗衬底等元素半导体衬底，或者可以包括砷化镓等化合物半导体衬底等。衬底201中可以形成各种部件，例如源区、漏区、隔离结构等。为了简洁，图2中并未示出这些部件。
然后，在步骤104，在沟槽202中填充原位掺杂(in-situ doped)的半导体材料203(参见图3A-图3C)。在填充半导体材料203的过程中，以脉冲的方式提供原位掺杂的杂质的源气体。
在一个实施例中，在沟槽202中填充的半导体材料203可以作为栅极。在一个实施例中，半导体材料203可以包括多晶硅，原位掺杂的杂质可以包括磷(P)。作为一个示例，杂质的源气体可以包括但不限于磷化氢。优选地，磷化氢的流量可以为50-400mL/min，例如，100mL/min、200mL/min、300mL/min等。作为一个示例，半导体材料203的源气体可以包括但不限于硅烷。优选地，硅烷的流量可以为0.5-1.5L/min，例如，0.8L/min、1L/min、1.2L/min等。
优选地，可以在压力为0.01Torr-10Torr(例如2Torr、5Torr、8Torr等)、温度为520-630℃(例如550℃、600℃、610℃等)的工艺条件下填充半导体材料203。
图3A和图3B以杂质为P为例示出了在填充半导体材料的不同阶段下P在半导体材料中的分布情况。
如图3A所示，在填充半导体材料203的过程中，杂质P在半导体材料203中的浓度基本呈现从上至下逐渐减小的分布。
如图3B所示，在半导体材料203的填充完成后，杂质P在半导体材料203中的浓度也基本呈现从上至下逐渐减小的分布。
另外，在填充半导体材料203完成后，还可以执行退火工艺，以使得半导体材料203中的杂质均匀分布，如图3C所示。
杂质的源气体的扩散浓度是时间和行程的函数，在源气体的浓度没有达到平衡或者均匀分布的状态下，扩散行程越远的地方，源气体的浓度越低。在源气体扩散的初始阶段，沟槽202顶部的源气体浓度大于沟槽202底部的源气体浓度，故沟槽202顶部的半导体材料203中的杂质的浓度也大于沟槽202底部的半导体材料203中的杂质的浓度。
以脉冲的方式提供源气体可以使得沟槽202顶部的源气体浓度一直大于沟槽202底部的源气体浓度，也即，可以维持源气体浓度的不平衡状态。因此，半导体材料203在沟槽202顶部的沉积速率小于在沟槽202底部的沉积速率，如此可以使得填充半导体材料203后的沟槽202中没有孔洞，改善了沟槽202的填充效果。
优选地，在以脉冲的方式提供源气体时，为了确保沟槽202顶部的源气体浓度一直大于沟槽202底部的源气体浓度，可以设定脉冲的持续时间为0.1-1s，例如0.5s、0.8s等。在一些实施例中，可以根据源气体的扩散速率来设定脉冲的持续时间t。
图4示出了以脉冲的方式提供源气体的示意图。如图4所示，提供源气体，并使得源气体的持续时间为t；在间隔一段时间后，再提供持续时间为t的源气体。如此反复，即可实现以脉冲的方式提供源气体。
图5是根据本公开另一个实施例的半导体装置的制造方法的流程图。
在步骤502，提供衬底，该衬底具有沟槽。
在步骤504，在沟槽中填充原位掺杂的半导体材料。该半导体材料中原位掺杂的杂质的含量从上至下逐渐减小。
例如，在填充半导体材料的过程中，可以以脉冲的方式提供原位掺杂的杂质的源气体，从而使得半导体材料中原位掺杂的杂质的含量从上至下逐渐减小。
在步骤506，执行退火工艺，以使得半导体材料中的杂质均匀分布。
上述实施例中，在沟槽中填充原位掺杂的半导体材料的过程中，杂质在沟槽顶部的半导体材料中的浓度大于在沟槽底部的半导体材料中的浓度，由于杂质浓度会影响半导体材料的沉积速率，因此，半导体材料在沟槽顶部的沉积速率会小于在沟槽底部的沉积速率，如此可以使得填充半导体材料后的沟槽中没有孔洞，改善了沟槽的填充效果。
至此，已经详细描述了根据本公开实施例的半导体装置的制造方法。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本公开的精神和范围。

Claims (12)

1.一种半导体装置的制造方法，包括：
提供衬底，所述衬底具有沟槽；
在所述沟槽中填充原位掺杂的半导体材料；
其中，在填充所述半导体材料的过程中，以脉冲的方式提供原位掺杂的杂质的源气体。
2.根据权利要求1所述的方法，还包括：
执行退火工艺，以使得所述半导体材料中的杂质均匀分布。
3.根据权利要求1所述的方法，其中，
所述半导体材料包括多晶硅；
所述杂质包括磷。
4.根据权利要求3所述的方法，其中，
所述杂质的源气体包括磷化氢。
5.根据权利要求4所述的方法，其中，
所述磷化氢的流量为50-400mL/min。
6.根据权利要求1所述的方法，其中，
所述脉冲的持续时间为0.1-1s。
7.根据权利要求1所述的方法，其中，
所述半导体材料的源气体包括硅烷。
8.根据权利要求7所述的方法，其中，
所述硅烷的流量为0.5-1.5L/min。
9.根据权利要求1-8任意一项所述的方法，其中，
所述沟槽的深度和宽度之比为3:1-10:1。
10.根据权利要求1所述的方法，其中，
在压力为0.01Torr-10Torr、温度为520-630℃的工艺条件下填充所述半导体材料。
11.根据权利要求1所述的方法，其中，
所述半导体材料作为栅极。
12.一种半导体装置的制造方法，包括：
提供衬底，所述衬底具有沟槽；
在所述沟槽中填充原位掺杂的半导体材料，其中所述半导体材料中原位掺杂的杂质的含量从上至下逐渐减小；
执行退火工艺，以使得所述半导体材料中的杂质均匀分布。
CN201711306886.2A 2017-12-11 2017-12-11 半导体装置的制造方法 Pending CN109904057A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711306886.2A CN109904057A (zh) 2017-12-11 2017-12-11 半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711306886.2A CN109904057A (zh) 2017-12-11 2017-12-11 半导体装置的制造方法

Publications (1)

Publication Number Publication Date
CN109904057A true CN109904057A (zh) 2019-06-18

Family

ID=66942102

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711306886.2A Pending CN109904057A (zh) 2017-12-11 2017-12-11 半导体装置的制造方法

Country Status (1)

Country Link
CN (1) CN109904057A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
CN1860251A (zh) * 2003-07-07 2006-11-08 微米技术有限公司 形成含掺杂磷的二氧化硅的层的方法和在制造集成电路中形成沟槽隔离的方法
CN100561694C (zh) * 2004-12-14 2009-11-18 应用材料股份有限公司 用于深槽的掺杂硅填充的工艺步骤
US7781332B2 (en) * 2007-09-19 2010-08-24 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics using a protective sidewall spacer
CN105489484A (zh) * 2014-10-13 2016-04-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1860251A (zh) * 2003-07-07 2006-11-08 微米技术有限公司 形成含掺杂磷的二氧化硅的层的方法和在制造集成电路中形成沟槽隔离的方法
US7112495B2 (en) * 2003-08-15 2006-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit
CN100561694C (zh) * 2004-12-14 2009-11-18 应用材料股份有限公司 用于深槽的掺杂硅填充的工艺步骤
US7781332B2 (en) * 2007-09-19 2010-08-24 International Business Machines Corporation Methods to mitigate plasma damage in organosilicate dielectrics using a protective sidewall spacer
CN105489484A (zh) * 2014-10-13 2016-04-13 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Similar Documents

Publication Publication Date Title
CN102543795B (zh) 成膜装置
TWI810157B (zh) 填充間隙之方法及儀器
CN101147251B (zh) 制备具有掩埋掺杂区的半导体器件的方法
CN106816467B (zh) 半导体装置及其制造方法
CN102254796B (zh) 形成交替排列的p型和n型半导体薄层的方法
CN103681338B (zh) 半导体器件及其制造方法
US20130149838A1 (en) Process for filling deep trenches in a semiconductor material body, and semiconductor device resulting from the same process
CN102163622A (zh) 包含具有超级结的沟槽mosfet的半导体器件
CN104269376B (zh) 浅沟槽隔离的制造方法
CN104409334B (zh) 一种超结器件的制备方法
CN106449405B (zh) 半导体结构的形成方法
JP5621442B2 (ja) 半導体装置の製造方法
CN107689343A (zh) 具有背侧金属结构的器件及其形成方法
CN103794542B (zh) 半导体衬底的形成方法
CN109904057A (zh) 半导体装置的制造方法
CN102303844A (zh) Mems器件及其形成方法
US20170047425A1 (en) Early pts with buffer for channel doping control
CN103000499A (zh) 一种锗硅硼外延层生长方法
TWI686900B (zh) 半導體元件結構以及在基板中形成半導體插塞的方法
US8816429B2 (en) Charge balance semiconductor devices with increased mobility structures
US20130049172A1 (en) Insulating region for a semiconductor substrate
CN104599972B (zh) 一种半导体器件及其形成方法
CN104979376B (zh) 绝缘栅双极晶体管及其形成方法
CN106158720A (zh) 半导体器件的制作方法
CN104795327B (zh) 一种制作平面型vdmos的方法及平面型vdmos

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190618

RJ01 Rejection of invention patent application after publication