CN105489605B - 一种半导体器件及其制造方法、电子装置 - Google Patents
一种半导体器件及其制造方法、电子装置 Download PDFInfo
- Publication number
- CN105489605B CN105489605B CN201410537804.5A CN201410537804A CN105489605B CN 105489605 B CN105489605 B CN 105489605B CN 201410537804 A CN201410537804 A CN 201410537804A CN 105489605 B CN105489605 B CN 105489605B
- Authority
- CN
- China
- Prior art keywords
- oxygen
- enriched
- laying
- layer
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体器件及其制造方法、电子装置,所述方法包括:提供半导体衬底,所述半导体衬底上形成有栅极结构;在所述栅极结构的顶部和侧壁以及所述半导体衬底上形成富氧衬垫层;在所述富氧衬垫层上循环进行可流动的介电材料的沉积操作和固化处理操作,以形成层间介电层;以及进行退火处理。根据本发明提供的半导体器件的制造方法,采用了富氧衬垫层,其可以促进可流动的介电材料的转变,避免在层间介电层中留下空洞,并且无需增加高温热退火处理来改善介电层的间隙填充。因此,本方法可以提高介电层的间隙填充能力,改善介电层的质量而无需增加热预算。
Description
技术领域
本发明涉及半导体技术领域,具体而言涉及一种半导体器件及其制造方法、电子装置。
背景技术
随着半导体集成电路的发展,半导体器件的特征尺寸越来越小。特征尺寸的缩小会导致半导体器件的间隙和沟槽的深度与宽度之间的深宽比增大。过高的深宽比可能在间隙和沟槽的填充过程中产生问题,例如所沉积的材料倾向于在沟槽顶角处悬垂或在沟槽中心处产生空洞。这可引起器件性能和电可靠性问题。可流动的化学气相沉积(FCVD)工艺由于具有优异的间隙填充能力而被广泛应用在20nm以下节点的制程技术中。为了实现良好的膜质量,需要对FCVD膜进行高温退火以使其发生转变。然而,在某些热预算要求比较低的工艺中,FCVD膜可能由于热处理温度较低而无法完全转变。例如,在后金属栅极(Gate-last)技术中,为了减小对高k介电材料的损伤,热处理的温度在600℃以下。当使用FCVD工艺形成栅极之间的层间介电层时,由于温度低,导致FCVD膜不能发生完全的转变,从而在层间介电层中留下空洞。
发明内容
针对现有技术的不足,本发明提供了一种半导体器件的制造方法,包括:提供半导体衬底,所述半导体衬底上形成有栅极结构;在所述栅极结构的顶部和侧壁以及所述半导体衬底上形成富氧衬垫层;在所述富氧衬垫层上循环进行可流动的介电材料的沉积操作和固化处理操作,以形成层间介电层;以及进行退火处理。
可选地,在所述栅极结构的顶部和侧壁以及所述半导体衬底上形成富氧衬垫层包括:在所述栅极结构的顶部和侧壁以及所述半导体衬底上沉积初始衬垫层;以及清洗所述初始衬垫层以形成所述富氧衬垫层。
可选地,在所述栅极结构的顶部和侧壁以及所述半导体衬底上形成富氧衬垫层进一步包括:在清洗所述初始衬垫层之前,回蚀刻所述初始衬垫层以去除位于所述栅极结构的顶角处的所述初始衬垫层的一部分。
可选地,回蚀刻所述初始衬垫层的厚度为3nm~5nm。
可选地,采用SiCoNi干法刻蚀工艺回蚀刻所述初始衬垫层。
可选地,采用包括氨水、双氧水和去离子水的混合溶液或臭氧气体清洗所述初始衬垫层。
可选地,所述富氧衬垫层是采用原子层沉积工艺或化学气相沉积工艺沉积的氧化物层。
可选地,所述富氧衬垫层的厚度为7nm~10nm。
可选地,所述退火处理包括蒸气退火和干式退火这两者或其中一种。
可选地,所述退火处理的温度为400℃、500℃或550℃。
可选地,采用去离子水结合臭氧进行所述固化处理操作。
可选地,所述可流动的介电材料的沉积操作和固化处理操作循环3或4次。
可选地,所述方法进一步包括:在形成所述富氧衬垫层之前,在所述栅极结构的顶部和侧壁以及所述半导体衬底上形成接触孔蚀刻停止层。
根据本发明的另一方面,提供了一种根据上述方法制造的半导体器件。
根据本发明的又一方面,提供了一种电子装置,包括根据上述方法制造的所述半导体器件。
根据本发明提供的半导体器件的制造方法,采用了富氧衬垫层,其可以促进可流动的介电材料的转变,避免在层间介电层中留下空洞,并且无需增加高温热退火处理来改善介电层的间隙填充。因此,本方法可以提高介电层的间隙填充能力,改善介电层的质量而无需增加热预算。
为了使本发明的目的、特征和优点更明显易懂,特举较佳实施例,并结合附图,做详细说明如下。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。在附图中:
图1a至图1g示出根据本发明一个实施例的半导体器件的制造方法的关键步骤中所获得的半导体器件的剖面示意图;以及
图2示出根据本发明实施例的半导体器件的制造方法的流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明,将在下列的描述中提出详细的步骤,以便阐释本发明提出的半导体器件的制造方法。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。
实施例一
下面,参照图1a-图1g和图2来描述本发明提出的半导体器件的制造方法的详细步骤。图1a-1g示出根据本发明一个实施例的半导体器件的制造方法的关键步骤中所获得的半导体器件的剖面示意图。
首先,参考图1a,提供半导体衬底101,所述半导体衬底101上形成有栅极结构102。所述半导体衬底101的构成材料可以是以下所提到的材料中的至少一种:硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在所述半导体衬底101中可以形成有隔离槽、埋层、各种阱(well)结构,为了简化,图示中予以省略。
之后,可选地,如图1b所示,在所述栅极结构102的顶部和侧壁以及所述半导体衬底101上形成接触孔蚀刻停止层103。所示接触孔蚀刻停止层103可包括数种蚀刻停止材料中的任意种。非限制性示例包括导体蚀刻停止材料、半导体蚀刻停止材料和介电蚀刻停止材料。例如,接触孔蚀刻停止层103可用SiCN、SiN、SiC、SiOF、SiON等形成。
之后,在所述栅极结构102的顶部和侧壁以及所述半导体衬底101上形成富氧衬垫层。在形成接触孔蚀刻停止层103的实施例中,可以在所述接触孔蚀刻停止层103上形成所述富氧衬垫层。所述富氧衬垫层可以采用物理气相沉积(PVD)、原子层沉积(ALD)、化学气相沉积(CVD)、旋转涂布(spin-on)沉积或任何其他适当方法的制程所形成。例如,所述富氧衬垫层是采用ALD工艺或CVD工艺沉积的氧化物层,诸如氧化硅等。所述富氧衬垫层可以是高深宽比(HARP)衬垫层。所述富氧衬垫层的厚度可以是7nm~10nm。本领域技术人员可以理解,上述厚度是示例性而非限制性的,所述富氧衬垫层的厚度可以为任何合适的厚度,其可以基于工艺要求和工艺能力来确定。
下面描述形成所述富氧衬垫层的步骤。
在一个实施例中,直接沉积所述富氧衬垫层。
在另一个实施例中,首先沉积初始衬垫层,所述初始衬垫层可以是氧化物层或硅化物层等,之后经过处理转变为所述富氧衬垫层。具体地,如图1c所示,在所述栅极结构102的顶部和侧壁以及所述半导体衬底101上沉积初始衬垫层104。在形成接触孔蚀刻停止层103的实施例中,在所述接触孔蚀刻停止层103上沉积初始衬垫层104。
之后,如图1e所示,清洗所述初始衬垫层104以形成所述富氧衬垫层105。在一个实施例中,可以采用包括氨水、双氧水和去离子水的混合溶液(SC1溶液)或臭氧气体或任何其他合适的气体或溶液清洗所述初始衬垫层104。采用富含氧的溶液或气体对所述初始衬垫层104进行清洗/处理可以增加初始衬垫层104中的氧含量,例如使硅与氧结合等。因此,可以形成含有较多活性氧的富氧衬垫层105。
可选地,在清洗所述初始衬垫层104之前,可以回蚀刻所述初始衬垫层104以去除位于所述栅极结构102的顶角处的所述初始衬垫层104的一部分,如图1d所示。可以使用任何合适的干法刻蚀工艺来回蚀刻所述初始衬垫层104,例如反应离子刻蚀、离子束刻蚀、等离子刻蚀、激光烧蚀或者这些方法的任意组合。可以使用单一的刻蚀方法,或者也可以使用多于一个的刻蚀方法。在一个实施例中,采用SiCoNi干法刻蚀工艺回蚀刻所述初始衬垫层104。回蚀刻所述初始衬垫层的厚度可以为3nm~5nm。本领域技术人员可以理解,上述厚度是示例性而非限制性的,回蚀刻所述初始衬垫层的厚度可以为任何合适的厚度,其可以基于工艺要求和工艺能力来确定。回蚀刻步骤与随后的清洗/处理步骤结合在一起,可以进一步增加初始衬垫层104中的含氧量,使得最终形成的富氧衬垫层105中含有更多的活性氧。
之后,如图1f所示,在所述富氧衬垫层105上循环进行可流动的介电材料的沉积操作和固化处理操作,以形成层间介电层106。所述层间介电层106可以采用例如氧化硅(SiO2)、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。可流动的介电材料的沉积操作可以采用FCVD工艺进行。以所述层间介电层106是氧化硅层为例,所述可流动的介电材料可以是含硅前体(例如有机硅烷、正硅酸乙酯(TEOS)等),其在固化处理中与含氧前体(例如氧气、臭氧、水蒸气、碳氧化合物等)发生反应,从而形成氧化硅层。在一个实施例中,采用去离子水结合臭氧进行所述固化处理操作。在固化处理过程中,富氧衬垫层105提供了介电材料下方的氧源。富氧衬垫层105中含有的氧可以与所沉积的介电材料发生反应,以促进介电材料更充分的转化,从而可以避免在层间介电层106中留下空洞,增强介电层的间隙填充能力。
将所述层间介电层106的形成过程分成多次,每次在沉积某一厚度的介电材料之后,即对所沉积的介电材料进行固化处理。如此循环进行多次的沉积-固化操作,例如直至相邻的栅极结构之间形成的沟槽被填满。这种形成层间介电层的方式可以确保沟槽底部的介电材料发生充分的转变,以避免在沟槽内部留下空洞。可以理解,沉积-固化操作的循环次数以及每次沉积的介电材料的厚度可以根据需要确定,并且可以发生变化。例如,每次沉积的介电材料的厚度可以相同或不同。在一个实施例中,每次沉积的介电材料的厚度为20nm~60nm。在另一个实施例中,所述可流动的介电材料的沉积操作和固化处理操作循环3或4次。
之后,如图1g所示,进行退火处理。退火处理可以包括蒸汽退火和干式退火这两者或其中一种。可以根据需要单独采用蒸汽退火或干式退火,也可以将它们结合,或者与其他合适的退火方式结合。例如,可以首先在不同的温度下进行两次蒸汽退火,随后进行一次干式退火。退火处理的温度可以是400℃~550℃,例如500℃。上述退火温度为示例性的而非限制性的,本领域技术人员可以根据需要选择任何合适的退火温度。退火处理可以进一步促进富氧衬垫层105中的氧与介电材料反应,并且可以去除介电材料中多余的水气,从而减少层间介电层106中的空洞,使层间介电层106更加致密化。
上述半导体器件的制造方法可以适用于各种采用可流动的介电材料进行间隙填充的工艺,例如可适用于任何技术节点(例如45nm及以下)的后高k/金属栅极工艺或鳍式场效应晶体管(FinFET)工艺中的栅极间介电层的形成。
根据本发明提供的半导体器件的制造方法,采用了富氧衬垫层,其可以促进可流动的介电材料的转变,避免在层间介电层中留下空洞,并且无需增加高温热退火处理来改善介电层的间隙填充。因此,本方法可以提高介电层的间隙填充能力,改善介电层的质量而无需增加热预算。
图2示出根据本发明实施例的半导体器件的制造方法200的流程图。方法200包括以下步骤:
步骤S201:提供半导体衬底,所述半导体衬底上形成有栅极结构。
步骤S202:在所述栅极结构的顶部和侧壁以及所述半导体衬底上形成富氧衬垫层。
步骤S203:在所述富氧衬垫层上循环进行可流动的介电材料的沉积操作和固化处理操作,以形成层间介电层。
步骤S204:进行退火处理。
实施例二
本发明还提供了一种半导体器件,所述半导体器件选用上述实施例所述的方法制造。所述半导体器件采用了富氧衬垫层,其可以促进可流动的介电材料的转变,避免在层间介电层中留下空洞,并且无需增加高温热退火处理来改善介电层的间隙填充。因此,本发明提供的半导体器件具有较高的介电层的间隙填充能力、较好的介电层的质量以及较低的热预算。
实施例三
本发明还提供了一种电子装置,包括半导体器件。其中,半导体器件为实施例二所述的半导体器件,或根据实施例一所述的制造方法得到的半导体器件。
本实施例的电子装置,可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备,也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置,由于使用了上述的半导体器件,因而具有更好的性能。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (13)
1.一种半导体器件的制造方法,包括:
提供半导体衬底,所述半导体衬底上形成有栅极结构;
在所述栅极结构的顶部和侧壁以及所述半导体衬底上形成富氧衬垫层,其中形成所述富氧衬垫层包括:在所述栅极结构的顶部和侧壁以及所述半导体衬底上沉积初始衬垫层;回蚀刻所述初始衬垫层以去除位于所述栅极结构的顶角处的所述初始衬垫层的一部分以及清洗所述初始衬垫层以形成所述富氧衬垫层;
在所述富氧衬垫层上循环进行可流动的介电材料的沉积操作和固化处理操作,以形成层间介电层;以及
进行退火处理。
2.根据权利要求1所述的方法,其特征在于,回蚀刻所述初始衬垫层的厚度为3nm~5nm。
3.根据权利要求1所述的方法,其特征在于,采用SiCoNi干法刻蚀工艺回蚀刻所述初始衬垫层。
4.根据权利要求1所述的方法,其特征在于,采用包括氨水、双氧水和去离子水的混合溶液或臭氧气体清洗所述初始衬垫层。
5.根据权利要求1所述的方法,其特征在于,所述富氧衬垫层是采用原子层沉积工艺或化学气相沉积工艺沉积的氧化物层。
6.根据权利要求1所述的方法,其特征在于,所述富氧衬垫层的厚度为7nm~10nm。
7.根据权利要求1所述的方法,其特征在于,所述退火处理包括蒸气退火和干式退火这两者或其中一种。
8.根据权利要求1所述的方法,其特征在于,所述退火处理的温度为400℃、500℃或550℃。
9.根据权利要求1所述的方法,其特征在于,采用去离子水结合臭氧进行所述固化处理操作。
10.根据权利要求1所述的方法,其特征在于,所述可流动的介电材料的沉积操作和固化处理操作循环3或4次。
11.根据权利要求1所述的方法,其特征在于,所述方法进一步包括:在形成所述富氧衬垫层之前,在所述栅极结构的顶部和侧壁以及所述半导体衬底上形成接触孔蚀刻停止层。
12.一种采用权利要求1-11之一所述的方法制造的半导体器件。
13.一种电子装置,所述电子装置包括权利要求12所述的半导体器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410537804.5A CN105489605B (zh) | 2014-10-13 | 2014-10-13 | 一种半导体器件及其制造方法、电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410537804.5A CN105489605B (zh) | 2014-10-13 | 2014-10-13 | 一种半导体器件及其制造方法、电子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105489605A CN105489605A (zh) | 2016-04-13 |
CN105489605B true CN105489605B (zh) | 2019-04-09 |
Family
ID=55676488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410537804.5A Active CN105489605B (zh) | 2014-10-13 | 2014-10-13 | 一种半导体器件及其制造方法、电子装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105489605B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10008418B2 (en) * | 2016-09-30 | 2018-06-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of semiconductor integrated circuit fabrication |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103038868A (zh) * | 2010-07-30 | 2013-04-10 | 应用材料公司 | 用于流动式cvd间隙填充的富含氧化物的衬垫层 |
CN105244269A (zh) * | 2014-07-09 | 2016-01-13 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100831681B1 (ko) * | 2006-12-29 | 2008-05-22 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
US7745352B2 (en) * | 2007-08-27 | 2010-06-29 | Applied Materials, Inc. | Curing methods for silicon dioxide thin films deposited from alkoxysilane precursor with harp II process |
-
2014
- 2014-10-13 CN CN201410537804.5A patent/CN105489605B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103038868A (zh) * | 2010-07-30 | 2013-04-10 | 应用材料公司 | 用于流动式cvd间隙填充的富含氧化物的衬垫层 |
CN105244269A (zh) * | 2014-07-09 | 2016-01-13 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105489605A (zh) | 2016-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105845725B (zh) | 一种半导体器件及其制造方法和电子装置 | |
US9276062B2 (en) | Fin deformation modulation | |
CN104867967B (zh) | 半导体器件及其制造方法 | |
CN107546203A (zh) | 半导体器件及其制造方法 | |
TWI641085B (zh) | 具有等效nfet/pfet間隔物寛度之差動sg/eg間隔物整合及在fdsoi上致能高壓eg裝置之雙凸起源極汲極磊晶矽與三重氮化物間隔物整合 | |
CN105244269B (zh) | 一种半导体器件及其制造方法 | |
CN105336609B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
US20150064929A1 (en) | Method of gap filling | |
CN106601619B (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN105489605B (zh) | 一种半导体器件及其制造方法、电子装置 | |
JP5604019B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
CN105489484B (zh) | 一种半导体器件及其制造方法、电子装置 | |
US10872762B2 (en) | Methods of forming silicon oxide layer and semiconductor structure | |
CN105097517B (zh) | 一种FinFET器件及其制造方法、电子装置 | |
CN105789131B (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN106898575A (zh) | 一种半导体器件及其制造方法、电子装置 | |
CN106601685A (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN106558610B (zh) | 一种半导体器件及其制备方法、电子装置 | |
US20130095637A1 (en) | Method of fabricating a semiconductor device | |
CN105575786B (zh) | 一种半导体器件及其制造方法、电子装置 | |
TWI703673B (zh) | 半導體裝置的製造方法以及半導體裝置 | |
CN106558546B (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN109087860B (zh) | 一种FinFET器件的制作方法 | |
CN106910685A (zh) | 一种半导体器件及其制备方法、电子装置 | |
CN105097515B (zh) | 一种FinFET器件及其制造方法、电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |