KR20080081828A - 처리 시스템, 처리 방법 및 컴퓨터 프로그램을 저장한 기록매체 - Google Patents

처리 시스템, 처리 방법 및 컴퓨터 프로그램을 저장한 기록매체 Download PDF

Info

Publication number
KR20080081828A
KR20080081828A KR1020080019869A KR20080019869A KR20080081828A KR 20080081828 A KR20080081828 A KR 20080081828A KR 1020080019869 A KR1020080019869 A KR 1020080019869A KR 20080019869 A KR20080019869 A KR 20080019869A KR 20080081828 A KR20080081828 A KR 20080081828A
Authority
KR
South Korea
Prior art keywords
processing
flow rate
gas
result
calculated
Prior art date
Application number
KR1020080019869A
Other languages
English (en)
Other versions
KR101087855B1 (ko
Inventor
유우끼 가따오까
다쯔야 야마구찌
웬링 왕
유우이찌 다께나가
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080081828A publication Critical patent/KR20080081828A/ko
Application granted granted Critical
Publication of KR101087855B1 publication Critical patent/KR101087855B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명의 과제는 가스 유량을 용이하게 조정할 수 있는 처리 시스템, 처리 방법, 및 프로그램을 제공하는 것이다.
종형 열처리 장치(1)에는, 반도체 웨이퍼(W)를 수용하는 반응관(2) 내에 처리 가스를 공급하는 복수의 가스 공급관(16 내지 20)이 설치되어 있다. 가스 공급관(16 내지 20)은 유량 조정부(21 내지 25)에 유량이 제어되어 있다. 제어부(50)에는, 처리 가스의 유량을 포함하는 프로세스 조건, 및 처리 가스의 유량과 막 두께의 관계를 나타내는 막 두께 유량 관계 모델이 기억되어 있다. 제어부(50)는 프로세스 조건에서 반도체 웨이퍼(W)를 처리한 처리 결과와, 막 두께 유량 관계 모델을 기초로 하여 처리 가스의 유량을 산출하고, 유량 조정부(21 내지 25)를 제어하여 처리 가스의 유량을 산출된 처리 가스의 유량으로 변경하여 반도체 웨이퍼(W)를 처리한다.
종형 열처리 장치, 반응관, 가스 공급관, 제어부, 유량 조정부

Description

처리 시스템, 처리 방법 및 컴퓨터 프로그램을 저장한 기록 매체 {PROCESSING SYSTEM, PROCESSING METHOD, AND STORAGE MEDIUM STORING COMPUTER PROGRAM}
본건 특허 출원은, 2007년 3월 5일에 제출된 일본 출원인 일본 특허 출원 2007-054092호 공보의 이익을 향수한다. 이 선출원에 있어서의 모든 개시 내용은 인용함으로써 본 명세서의 일부가 된다.
본 발명은, 반도체 웨이퍼 등의 피처리체를 처리하는 처리 시스템, 처리 방법 및 컴퓨터 프로그램에 관한 것으로, 특히 피처리체를 복수매 일괄하여 처리하는 뱃치식 처리 시스템, 처리 방법 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정에서는, 복수매의 피처리체, 예를 들어 반도체 웨이퍼의 성막 처리, 산화 처리 혹은 확산 처리 등을 일괄하여 행하는 뱃치식 처리 시스템이 이용되고 있다. 뱃치식 처리 시스템에서는, 효율적으로 반도체 웨이퍼를 처리하는 것이 가능하지만, 복수매의 반도체 웨이퍼의 처리에 대해, 그 처리의 균일성을 확보하는 것은 곤란하다.
이와 같은 문제를 해결하는 기술로서, 예를 들어 특허문헌 1에는, 확산로 내 로 가스를 도입하는 가스 인젝터를 상부용, 중앙부용, 하부용의 3개 이상 복수개 갖고, 각각 독립하여 유량을 제어함으로써 가스의 공급량을 균일하게 하여, 반도체 장치의 수율을 향상시키는 방법이 제안되어 있다.
특허문헌 2에는, 열처리 중에 캐리어 가스의 유량을 변화시킴으로써 피처리체의 프로세스 면내의 적어도 중앙부와 주변부 사이에서 처리 가스의 공급 위치를 바꾸어, 균일 처리를 행할 수 있는 열처리 방법이 제안되어 있다.
특허문헌 3에는, 복수의 배관으로부터 공급하는 반응 가스의 유량과 기판 상에서의 막의 성장 속도와의 관계를 추정하고, 복수의 배관으로부터 공급하는 반응 가스의 유량을 제어하여 성막을 행하는 방법이 제안되어 있다.
[특허문헌 1] 일본 특허 공개 평11-121389호 공보
[특허문헌 2] 일본 특허 제3081969호 공보
[특허문헌 3] 일본 특허 공개 제2003-166066호 공보
그런데, 뱃치식 처리 시스템에서는, 당초에는 적절하게 처리되어 있어도, 처리 조작을 복수회 반복하거나, 외부 요인의 변화 등에 의해, 당초의 예정과는 다른 처리가 되어 버릴 우려가 있다. 예를 들어, 반도체 웨이퍼의 성막 처리의 경우, 당초에는 반도체 웨이퍼의 표면에 적절한 막 두께로 성막하는 것이 가능하였음에도 불구하고, 성막 처리를 반복하는 동안에, 반도체 웨이퍼의 표면에 성막되는 막 두께가 변화되어 버리는 경우가 있다. 이것은, 가스의 공급량이 처리 시스템의 처리노(爐)의 경시 변화나 외부 환경의 변화에 대응하고 있지 않은 것으로 생각할 수 있다. 이로 인해, 처리 시스템의 조작자가, 경험이나 감을 기초로 하여 가스의 유량을 조정하여, 반도체 웨이퍼의 표면에 성막되는 막 두께의 균일성을 확보하고 있다. 이와 같이, 성막 처리에 있어서, 그 막 두께의 균일성을 확보하는 것은 곤란하다. 이로 인해, 처리 시스템이나 프로세스에 관한 지식이나 경험이 없는 조작자라도 가스 유량을 용이하게 조정할 수 있는 처리 시스템 및 처리 방법이 요구되고 있다.
본 발명은, 상기 실상에 비추어 이루어진 것으로, 가스 유량을 용이하게 조정할 수 있는 처리 시스템, 처리 방법 및 컴퓨터 프로그램을 제공하는 것을 목적으로 한다.
또한, 본 발명은, 경시 변화나 외부 환경의 변화에 상관없이, 적절한 처리를 행할 수 있는 처리 시스템, 처리 방법 및 컴퓨터 프로그램을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 제1 관점에 관한 처리 시스템은,
피처리체를 수용하는 처리실과,
이 처리실 내에 처리 가스를 공급하는 처리 가스 공급 수단과,
상기 처리 가스 공급 수단으로부터 공급하는 처리 가스의 유량을 포함하는, 처리 내용에 따른 처리 조건을 기억하는 처리 조건 기억 수단과,
처리 가스의 유량과 처리 결과의 관계를 나타내는 유량 처리 결과 관계 모델을 기억하는 모델 기억 수단과,
상기 처리 조건 기억 수단에 의해 기억된 처리 조건에서 상기 피처리체를 처리한 처리 결과가 입력되고, 이 처리 결과와, 상기 모델 기억 수단에 의해 기억된 유량 처리 결과 관계 모델을 기초로 하여 처리 가스의 유량을 산출하는 유량 산출 수단과,
상기 유량 산출 수단에 의해 처리 가스의 유량이 산출된 경우에, 상기 처리 조건의 처리 가스의 유량을 상기 유량 산출 수단에 의해 산출된 처리 가스의 유량으로 변경하여 피처리체를 처리하는 처리 수단을 구비하는 것을 특징으로 한다.
본 발명의 제2 관점에 관한 처리 시스템은,
피처리체 또는 상기 피처리체의 검사용 기판을 수용하는 처리실과,
이 처리실 내에 처리 가스를 공급하는 처리 가스 공급 수단과,
상기 처리 가스 공급 수단으로부터 공급하는 처리 가스의 유량을 포함하는, 처리 내용에 따른 처리 조건을 기억하는 처리 조건 기억 수단과,
상기 피처리체와 상기 검사용 기판과의 차이에 기인하는 처리 결과의 오차에 관한 오차 정보를 기억하는 오차 정보 기억 수단과,
처리 가스의 유량과 처리 결과의 관계를 나타내는 유량 처리 결과 관계 모델을 기억하는 모델 기억 수단과,
상기 오차 정보 기억 수단에 기억된 오차 정보를 기초로 하여 상기 피처리체의 목표 처리 결과로부터 상기 검사용 기판의 목표 처리 결과를 산출하고, 산출된 상기 검사용 기판의 목표 처리 결과에 대응하는 처리 조건을 상기 처리 조건 기억 수단에 의해 기억된 처리 조건으로부터 추출하는 처리 조건 추출 수단과,
상기 처리 조건 추출 수단에 의해 추출된 처리 조건에서 상기 검사용 기판을 처리하는 검사용 기판 처리 수단과,
상기 검사용 기판 처리 수단에 의해 처리된 처리 결과가 상기 검사용 기판의 목표 처리 결과의 소정 범위 내에 포함되는지 여부를 판별하는 판별 수단과,
상기 판별 수단에 의해 소정 범위 내에 포함되지 않는다고 판별된 경우에, 상기 검사용 기판을 처리한 처리 결과와, 상기 모델 기억 수단에 의해 기억된 유량 처리 결과 관계 모델을 기초로 하여 처리 가스의 유량을 산출하는 유량 산출 수단과,
상기 유량 산출 수단에 의해 처리 가스의 유량이 산출된 경우에, 상기 처리 조건의 처리 가스의 유량을 상기 유량 산출 수단에 의해 산출된 처리 가스의 유량으로 변경하여, 상기 검사용 기판 처리 수단에 의해 검사용 기판을 처리시키는 유 량 변경 수단을 구비하는 것을 특징으로 한다.
상기 판별 수단에 의해 소정 범위 내에 포함된다고 판별된 경우에, 상기 처리 조건 추출 수단에 의해 추출된 처리 조건에서 피처리체를 처리하는 피처리체 처리 수단을 더 구비하는 것이 바람직하다.
상기 오차 정보 기억 수단은, 예를 들어 상기 피처리체와 상기 검사용 기판의 로딩 효과에 관한 오차 정보를 기억한다.
상기 유량 처리 결과 관계 모델은, 예를 들어 상기 처리 조건을 구성하는 각 요건에 대해 둘 이상의 다른 조건에서의 처리 결과를 기초로 하여 작성된다. 이 경우, 상기 처리 조건이 변경되어도 대응 가능하다.
상기 처리 가스 공급 수단은 상기 처리실 내에 삽입 관통된 복수의 처리 가스 공급관을 갖고 있어도 좋다. 이 경우, 처리 가스 공급관마다 공급하는 유량을 산출한다.
상기 처리 조건 기억 수단에 기억된 처리 가스의 유량을 상기 유량 산출 수단에 의해 산출된 처리 가스의 유량으로 갱신하는 처리 조건 갱신 수단을 더 구비해도 좋다.
상기 처리실은 복수의 영역으로 구분되어 있어도 좋다. 이 경우, 상기 모델 기억 수단은 상기 영역마다의 처리 가스의 유량과 처리 결과의 관계를 나타내는 유량 처리 결과 관계 모델을 기억한다.
상기 처리 내용은, 예를 들어 성막 처리이다.
본 발명의 제3 관점에 관한 처리 방법은,
피처리체를 수용하는 처리실 내에 처리 가스를 공급하는 처리 가스 공급 공정과,
상기 처리 가스 공급 공정에서 공급하는 처리 가스의 유량을 포함하는, 처리 내용에 따른 처리 조건을 기억하는 처리 조건 기억 공정과,
처리 가스의 유량과 처리 결과의 관계를 나타내는 유량 처리 결과 관계 모델을 기억하는 모델 기억 공정과,
상기 처리 조건 기억 공정에 의해 기억된 처리 조건에서 상기 피처리체를 처리한 처리 결과가 입력되고, 이 처리 결과와, 상기 모델 기억 공정에 의해 기억된 유량 처리 결과 관계 모델을 기초로 하여 처리 가스의 유량을 산출하는 유량 산출 공정과,
상기 유량 산출 공정에 의해 처리 가스의 유량이 산출된 경우에, 상기 처리 조건의 처리 가스의 유량을 상기 유량 산출 공정에서 산출된 처리 가스의 유량으로 변경하여 피처리체를 처리하는 처리 공정을 구비하는 것을 특징으로 한다.
본 발명의 제4 관점에 관한 처리 방법은,
피처리체 또는 상기 피처리체의 검사용 기판을 수용하는 처리실 내에 처리 가스를 공급하는 처리 가스 공급 공정과,
상기 처리 가스 공급 공정에서 공급하는 처리 가스의 유량을 포함하는, 처리 내용에 따른 처리 조건을 기억하는 처리 조건 기억 공정과,
상기 피처리체와 상기 검사용 기판의 차이에 기인하는 처리 결과의 오차에 관한 오차 정보를 기억하는 오차 정보 기억 공정과,
처리 가스의 유량과 처리 결과의 관계를 나타내는 유량 처리 결과 관계 모델을 기억하는 모델 기억 공정과,
상기 오차 정보 기억 공정에서 기억된 오차 정보를 기초로 하여 상기 피처리체의 목표 처리 결과로부터 상기 검사용 기판의 목표 처리 결과를 산출하고, 산출된 상기 검사용 기판의 목표 처리 결과에 대응하는 처리 조건을 상기 처리 조건 기억 공정에서 기억된 처리 조건으로부터 추출하는 처리 조건 추출 공정과,
상기 처리 조건 추출 공정에 의해 추출된 처리 조건에서 상기 검사용 기판을 처리하는 검사용 기판 처리 공정과,
상기 검사용 기판 처리 공정에 의해 처리된 처리 결과가 상기 검사용 기판의 목표 처리 결과의 소정 범위 내에 포함되는지 여부를 판별하는 판별 공정과,
상기 판별 공정에 의해 소정 범위 내에 포함되지 않는다고 판별한 경우에, 상기 검사용 기판을 처리한 처리 결과와, 상기 모델 기억 공정에 의해 기억된 유량 처리 결과 관계 모델을 기초로 하여 처리 가스의 유량을 산출하는 유량 산출 공정과,
상기 유량 산출 공정에 의해 처리 가스의 유량이 산출되면, 상기 처리 조건의 처리 가스의 유량을 상기 유량 산출 공정에 의해 산출된 처리 가스의 유량으로 변경하여, 상기 검사용 기판 처리 공정에서 검사용 기판을 처리시키는 유량 변경 공정을 구비하는 것을 특징으로 한다.
상기 판별 공정에서 소정 범위 내에 포함되면, 상기 추출 공정에 의해 추출된 처리 조건에서 피처리체를 처리하는 피처리체 처리 공정을 더 구비해도 좋다.
상기 오차 정보 기억 공정에서는, 예를 들어 상기 피처리체와 상기 검사용 기판의 로딩 효과에 관한 오차 정보를 기억한다.
상기 유량 처리 결과 관계 모델은 상기 처리 조건을 구성하는 각 요건에 대해 둘 이상의 다른 조건에서의 처리 결과를 기초로 하여 작성되어 있어도 좋다. 이 경우, 상기 처리 조건이 변경되어도 대응 가능하다.
상기 처리 가스 공급 공정에서는, 예를 들어 상기 처리실 내에 삽입 관통된 복수의 처리 가스 공급관으로부터 처리 가스를 공급한다. 이 경우, 상기 유량 산출 공정에서는, 처리 가스 공급관마다 공급하는 유량을 산출한다.
상기 처리 조건 기억 공정에서 기억된 처리 가스의 유량을 상기 산출 공정에 의해 산출된 처리 가스의 유량으로 갱신하는 갱신 공정을 더 구비해도 좋다.
상기 처리실은 복수의 영역으로 구분되어 있어도 좋다. 이 경우, 상기 모델 기억 공정에서는, 상기 영역마다의 처리 가스의 유량과 처리 결과의 관계를 나타내는 유량 처리 결과 관계 모델을 기억한다.
상기 처리 내용은, 예를 들어 성막 처리이다.
본 발명의 제5 관점에 관한 컴퓨터 프로그램은,
컴퓨터를,
피처리체를 수용하는 처리실 내에 처리 가스를 공급하는 처리 가스 공급 수단,
상기 처리 가스 공급 수단으로부터 공급하는 처리 가스의 유량을 포함하는, 처리 내용에 따른 처리 조건을 기억하는 처리 조건 기억 수단,
처리 가스의 유량과 처리 결과의 관계를 나타내는 유량 처리 결과 관계 모델을 기억하는 모델 기억 수단,
상기 처리 조건 기억 수단에 의해 기억된 처리 조건에서 상기 피처리체를 처리한 처리 결과와, 상기 모델 기억 수단에 의해 기억된 유량 처리 결과 관계 모델을 기초로 하여 처리 가스의 유량을 산출하는 유량 산출 수단,
상기 유량 산출 수단에 의해 처리 가스의 유량이 산출되면, 상기 처리 조건의 처리 가스의 유량을 상기 유량 산출 수단에 의해 산출된 처리 가스의 유량으로 변경하여 피처리체를 처리하는 처리 수단으로서 기능시키는 것을 특징으로 한다.
본 발명의 제6 관점에 관한 컴퓨터 프로그램은,
컴퓨터를,
피처리체 또는 상기 피처리체의 검사용 기판을 수용하는 처리실 내에 처리 가스를 공급하는 처리 가스 공급 수단,
상기 처리 가스 공급 수단으로부터 공급하는 처리 가스의 유량을 포함하는, 처리 내용에 따른 처리 조건을 기억하는 처리 조건 기억 수단,
상기 피처리체와 상기 검사용 기판과의 차이에 기인하는 처리 결과의 오차에 관한 오차 정보를 기억하는 오차 정보 기억 수단,
처리 가스의 유량과 처리 결과의 관계를 나타내는 유량 처리 결과 관계 모델을 기억하는 모델 기억 수단,
상기 오차 정보 기억 수단에 기억된 오차 정보를 기초로 하여 상기 피처리체의 목표 처리 결과로부터 상기 검사용 기판의 목표 처리 결과를 산출하고, 산출된 상기 검사용 기판의 목표 처리 결과에 대응하는 처리 조건을 상기 처리 조건 기억 수단에 의해 기억된 처리 조건으로부터 추출하는 처리 조건 추출 수단,
상기 처리 조건 추출 수단에 의해 추출된 처리 조건에서 상기 검사용 기판을 처리하는 검사용 기판 처리 수단,
상기 검사용 기판 처리 수단에 의해 처리된 처리 결과가 상기 검사용 기판의 목표 처리 결과의 소정 범위 내에 포함되는지 여부를 판별하는 판별 수단,
상기 판별 수단에 의해 소정 범위 내에 포함되지 않는다고 판별한 경우에, 상기 검사용 기판을 처리한 처리 결과와, 상기 모델 기억 수단에 의해 기억된 유량 처리 결과 관계 모델을 기초로 하여 처리 가스의 유량을 산출하는 유량 산출 수단,
상기 유량 산출 수단에 의해 처리 가스의 유량이 산출되면, 상기 처리 조건의 처리 가스의 유량을 상기 유량 산출 수단에 의해 산출된 처리 가스의 유량으로 변경하여 상기 검사용 기판 처리 수단에 의해 검사용 기판을 처리시키는 유량 변경 수단으로서 기능시키는 것을 특징으로 한다.
본 발명에 따르면, 가스 유량을 용이하게 조정할 수 있는 처리 시스템, 처리 방법, 및 컴퓨터 프로그램을 제공할 수 있다.
(제1 실시 형태)
이하, 본 발명의 처리 시스템, 처리 방법, 및, 프로그램을, 도1에 도시하는 뱃치식 종형 열처리 장치에 적용한 경우를 예로 제1 실시 형태를 설명한다. 또한, 본 실시 형태에서는, 피처리체로의 처리로서, O2 가스, H2 가스를 이용한 저압 래디컬 산화(LPRO)법에 의해, 반도체 웨이퍼에 SiO2막을 형성하는 경우를 예로 본 발명을 설명한다.
도1에 도시한 바와 같이, 본 실시 형태의 종형 열처리 장치(1)는, 대략 원통 형상이고 천장이 있는 반응관(2)을 구비하고 있다. 반응관(2)은, 그 길이 방향이 수직 방향을 향하도록 배치되어 있다. 반응관(2)은 내열 및 내부식성이 우수한 재료, 예를 들어 석영에 의해 형성되어 있다.
반응관(2)의 하측에는, 대략 원통 형상의 매니폴드(3)가 설치되어 있다. 매니폴드(3)는, 그것의 상단부와 반응관(2)의 하단부는 기밀하게 접합되어 있다. 매니폴드(3)에는, 반응관(2) 내의 가스를 배기하기 위한 배기관(4)이 기밀하게 접속되어 있다. 배기관(4)에는, 밸브, 진공 펌프 등으로 이루어지는 압력 조정부(5)가 설치되어 있고, 반응관(2) 내를 원하는 압력(진공도)으로 조정한다.
매니폴드(3)[반응관(2)]의 하방에는 덮개(6)가 배치되어 있다. 덮개(6)는 보트 엘리베이터(7)에 의해 상하 이동 가능하게 구성되고, 보트 엘리베이터(7)에 의해 덮개(6)가 상승하면 매니폴드(3)[반응관(2)]의 하방측(노구 부분)이 폐쇄되고, 보트 엘리베이터(7)에 의해 덮개(6)가 하강하면 반응관(2)의 하방측(노구 부분)이 개방되도록 배치되어 있다.
덮개(6)의 상부에는, 보온통(단열체)(8)을 통해 웨이퍼 보트(9)가 설치되어 있다. 웨이퍼 보트(9)는 피처리체, 예를 들어 반도체 웨이퍼(W)를 수용(보유 지 지)하는 웨이퍼 보유 지지구로, 본 실시 형태에서는 반도체 웨이퍼(W)가 수직 방향으로 소정 간격을 두고 복수매, 예를 들어 150매 수용 가능하게 구성되어 있다. 그리고, 웨이퍼 보트(9)에 반도체 웨이퍼(W)를 수용하고, 보트 엘리베이터(7)에 의해 덮개(6)를 상승시킴으로써, 반도체 웨이퍼(W)가 반응관(2) 내에 로드된다.
반응관(2) 주위에는, 반응관(2)을 둘러싸도록, 예를 들어 저항 발열체로 이루어지는 히터부(10)가 설치되어 있다. 이 히터부(10)에 의해 반응관(2)의 내부가 소정 온도로 가열되고, 이 결과, 반도체 웨이퍼(W)가 소정의 온도로 가열된다. 히터부(10)는, 예를 들어 5단으로 배치된 히터(11 내지 15)로 구성되고, 도시하지 않은 전력 컨트롤러에 의해 각각 독립하여 전력이 공급된다. 또, 반응관(2) 내는 이 히터(11 내지 15)에 의해, 후술하는 도3에 도시한 바와 같은 5개의 영역으로 구분되어 있다고 생각할 수 있다.
또한, 매니폴드(3)에는 반응관(2) 내에 가스를 공급하는 복수의 가스 공급관이 설치되어 있다. 본 실시 형태에서는, 반응관(2) 내에 O2 가스를 공급하는 O2 가스 공급관(16)과, 반응관(2) 내에 H2 가스를 공급하는 4개의 H2 가스 공급관(17 내지 20)이 설치되어 있다. O2 가스 공급관(16)은 매니폴드(3)의 측방으로부터 웨이퍼 보트(9)의 상부 근방까지 연장되도록 형성되고, 웨이퍼 보트(9)의 상부 근방으로부터 반응관(2) 내에 O2 가스를 공급한다. H2 가스 공급관(17 내지 20)은 그 선단부의 높이가 일정 간격으로 다른 높이가 되도록 형성되어 있다. 즉, H2 가스 공 급관(17 내지 20)의 선단부의 위치(높이)가 등간격으로 낮아지도록 형성되어 있다.
본 예에서는, H2 가스 공급관(17)은, 매니폴드(3)의 측방으로부터 웨이퍼 보트(9)의 상부 근방까지 연장되도록 형성되고, 웨이퍼 보트(9)의 상부 근방으로부터 반응관(2) 내에 H2 가스를 공급한다. H2 가스 공급관(18)은, 매니폴드(3)의 측방으로부터 웨이퍼 보트(9)의 높이의 2/3 부근까지 연장되도록 형성되고, 웨이퍼 보트(9)의 높이의 2/3 부근으로부터 반응관(2) 내에 H2 가스를 공급한다. H2 가스 공급관(19)은, 매니폴드(3)의 측방으로부터 웨이퍼 보트(9)의 높이의 1/3 부근까지 연장되도록 형성되고, 웨이퍼 보트(9)의 높이의 1/3 부근으로부터 반응관(2) 내에 H2 가스를 공급한다. H2 가스 공급관(20)은 매니폴드(3)의 측방으로부터 웨이퍼 보트(9)의 하부 근방까지 연장되도록 형성되고, 웨이퍼 보트(9)의 하부 근방으로부터 반응관(2) 내에 가스를 공급한다. 또, 본 실시 형태에서는, H2 가스 공급관(17)이 H2 가스의 메인 공급관이며, H2 가스 공급관(18 내지 20)이 H2 가스의 서브 공급관(1 내지 3)이다.
각 가스 공급관(16 내지 20)에는, 각각 가스 유량을 조정하기 위한 매스 플로우 컨트롤러(MFC) 등으로 이루어지는 유량 조정부(21 내지 25)가 설치되어 있다. 이로 인해, 유량 조정부(21 내지 25)에 의해 조정된 소망량의 가스가 각 가스 공급관(16 내지 20)을 통해 반응관(2) 내에 공급된다.
또한, 종형 열처리 장치(1)는 반응관(2) 내의 가스 유량, 압력, 처리 분위기 의 온도 등의 처리 매개 변수를 제어하기 위한 제어부(컨트롤러)(50)를 구비하고 있다. 제어부(50)는 유량 조정부(21 내지 25), 압력 조정부(5), 도시하지 않은 전력 컨트롤러에 제어 신호를 출력한다. 도2에 제어부(50)의 구성을 도시한다.
도2에 도시한 바와 같이, 제어부(50)는 모델 기억부(51)와, 레시피 기억부(52)와, ROM(53)과, RAM(54)과, I/O 포트(55)와, CPU(56)와, 이들을 서로 접속하는 버스(57)로 구성되어 있다.
모델 기억부(51)에는, 처리 가스의 유량과 처리 결과의 관계를 나타내는 유량 처리 결과 관계 모델이 기억되어 있다. 본 실시 형태에서는, 모델 기억부(51)에는, 각 가스 공급관(16 내지 20)으로부터 공급되는 각각의 가스의 유량과, 반도체 웨이퍼(W) 상에 형성되는 막 두께와의 관계를 나타내는 막 두께 유량 관계 모델이 기억되어 있다. 이 막 두께 유량 관계 모델은, 처리 조건(프로세스 조건)을 구성하는, 반응관(2) 내의 온도, 압력, 가스의 총 유량 등에 대해 둘 이상의 다른 조건에서의 처리 결과(막 두께 결과)를 기초로 하여 작성되어 있다. 이로 인해, 막 두께 유량 관계 모델은, 프로세스 조건의 변경에도 대응(보간) 가능하고, 반응관(2) 내의 온도, 압력, 가스의 총 유량 등의 프로세스 조건, 및 필요한 막 두께를 기초로 하여 가스 공급관(16 내지 20)으로부터 공급하는 가스의 유량을 산출한다. 또, 막 두께 유량 관계 모델의 상세에 대해서는 후술한다.
레시피 기억부(52)에는, 이 열처리 장치에서 실행되는 성막 처리의 종류에 따라서 제어 순서를 정하는 프로세스용 레시피가 기억되어 있다. 프로세스용 레시피는, 사용자가 실제로 행하는 처리(프로세스)마다 준비되는 레시피이며, 반응 관(2)으로의 반도체 웨이퍼(W)의 로드로부터, 처리된 반도체 웨이퍼(W)를 언로드할 때까지의 각 부의 온도의 변화, 반응관(2) 내의 압력 변화, 가스의 공급의 개시 및 정지의 타이밍과 공급량 등을 규정한다.
ROM(53)은 EEPROM, 플래시 메모리, 하드디스크 등으로 구성되고, CPU(56)의 동작 프로그램 등을 기억하는 기록 매체이다.
RAM(54)은 CPU(56)의 작업 영역 등으로서 기능한다.
I/O 포트(55)는 온도, 압력, 가스의 유량에 관한 측정 신호를 CPU(56)에 공급하는 동시에, CPU(56)가 출력하는 제어 신호를 각 부[전력 컨트롤러, 유량 조정부(21 내지 25), 압력 조정부(5)]로 출력한다. 또한, I/O 포트(55)에는, 조작자가 종형 열처리 장치(1)를 조작하는 조작 패널(58)이 접속되어 있다.
CPU(Central Processing Unit)(56)는, 제어부(50)의 중추를 구성하고, ROM(53)에 기억된 동작 프로그램을 실행하고, 조작 패널(58)로부터의 지시에 따라서 레시피 기억부(52)에 기억되어 있는 프로세스용 레시피에 따라 종형 열처리 장치(1)의 동작을 제어한다.
또한, CPU(56)는 반도체 웨이퍼(W) 상에 형성된 막 두께 결과와, 모델 기억부(51)에 기억되어 있는 막 두께 유량 관계 모델을 기초로 하여 각 가스 공급관(16 내지 20)으로부터 공급되는 각각의 가스의 적절한 유량을 산출한다. 그리고, 가스 공급관(16 내지 20)으로부터 공급되는 가스의 유량이 산출된 유량이 되도록, 유량 조정부(21 내지 25)에 제어 신호를 출력한다. 또한, CPU(56)는 대응하는 레시피 기억부(52)에 기억되어 있는 레시피의 가스의 유량을, 산출한 가스의 유량으로 갱 신한다. 즉, CPU(56)는 반도체 웨이퍼(W) 상에 형성된 막 두께 결과를 기초로 하여 레시피의 갱신을 행한다.
버스(57)는 각 부 사이에서 정보를 전달한다.
다음에, 모델 기억부(51)에 기억되어 있는 막 두께 유량 관계 모델에 대해 설명한다. 막 두께 유량 관계 모델은, 가스 공급관(16 내지 20)으로부터 공급되는 가스의 유량과, 반도체 웨이퍼(W) 상에 형성되는 막 두께의 변동량과의 관계를 나타내는 모델이며, 복수의 프로세스 조건에서의 실험치로부터 작성할 수 있다. 이하, 막 두께 유량 관계 모델의 작성 방법에 대해 설명한다.
우선, 도4에 도시한 바와 같이, 소정의 프로세스 조건, 예를 들어 프로세스조건 1[반응관(2) 내의 온도 : 900 ℃, 수소 분압비 : 10 %, 압력 : 0.3 Torr(40 Pa), 가스 총 유량 : 500O sccm]에서, H2 가스 공급관(18 내지 20)[H2 가스의 서브 공급관(1 내지 3)]의 유량을 변동시킨 경우(조건 1-1 내지 조건 1-4)에 대해, 반도체 웨이퍼(W) 상에 SiO2막을 형성한다. 그리고, 도3에 도시하는 반응관(2)의 영역 1 내지 영역 5 마다 수용된 반도체 웨이퍼(W)를 취출하여, 취출된 반도체 웨이퍼(W) 상에 형성된 SiO2의 막 두께를 측정한다.
다음에, 도5, 도6에 도시한 바와 같이, 프로세스 조건의 일부를 변경하여 같은 시험을 행하고, 영역 1 내지 영역 5마다 반도체 웨이퍼(W) 상에 형성되는 SiO2의 막 두께를 측정한다. 또, 프로세스 조건 2에서는 반응관(2) 내의 온도를 800 ℃로 변경하고, 프로세스 조건 3에서는 수소 분압비를 5 %로 변경하고, 프로세스 조건 4 에서는 압력을 0.5 Torr(67 Pa)로 변경하고, 프로세스 조건 5에서는 가스 총 유량을 3500 sccm으로 변경하고 있다.
계속해서, 변경한 프로세스 조건마다 막 두께 데이터를 보간하여, 대상으로 하는 레시피 조건에 있어서의 막 두께를 산출한다. 본 예에서는, 대상으로 하는 레시피의 프로세스 조건이, 반응관(2) 내의 온도 : 850 ℃, 수소 분압비 : 18.4 %, 압력 : 0.4 Torr(53 Pa), 가스 총 유량 : 4655 sccm의 경우를 예로 설명한다.
우선, 반응관(2) 내의 온도에 관한 막 두께 데이터를 보간한다. 본 예에서는, 도7의 (a)에 도시하는, 반응관(2) 내의 온도가 900 ℃일 때의 각 영역 1 내지 영역 5의 반도체 웨이퍼(W) 상에 형성된 SiO2의 막 두께(기준 막 두께)와, 도7의 (b)에 도시하는, 반응관(2) 내의 온도가 800 ℃일 때의 각 영역 1 내지 영역 5의 반도체 웨이퍼(W) 상에 형성된 SiO2의 막 두께(변동 막 두께)로부터, 반응관(2) 내의 온도를 레시피의 조건인 850 ℃로 하였을 때에 반도체 웨이퍼(W) 상에 형성되는 SiO2의 막 두께를 산출(보간)한다.
보간의 방법에 대해서는, 각종 방법을 이용하는 것이 가능하고, 본 예에서는, 제곱근사(Thick = aTb)에 의해 반응관(2) 내의 온도가 850 ℃일 때의 각 영역 1 내지 영역 5의 반도체 웨이퍼(W) 상에 형성되는 SiO2의 막 두께(보간 후 막 두께)를 산출하였다. 보간 후 막 두께를 도7의 (c)에 나타낸다.
다음에, 보간 후 막 두께의 값으로부터, 반응관(2) 내의 온도 변동에 의한 변동률을 산출한다. 본 예에서는, 변동률 = (보간 후 막 두께 - 기준 막 두께)/ 기준 막 두께로 하여, 온도 변동에 의한 변동률을 산출하였다. 온도 변동에 의한 변동률을 도7의 (d)에 나타낸다.
계속해서, 같은 순서에 의해, 수소 분압비, 압력, 및 가스 총 유량에 대해서도 막 두께 데이터의 보간을 행하고, 수소 분압비 변동, 압력 변동, 및 가스 총 유량 변동에 의한 변동률을 산출하였다. 수소 분압비 변동에 의한 변동률을 도8의 (a)에 나타내고, 압력 변동에 의한 변동률을 도8의 (b)에 나타내고, 가스 총 유량 변동에 의한 변동률을 도8의 (c)에 나타낸다.
그리고, 이들의 변동된 프로세스 조건의 요인을 서로 더함으로써, 즉 기준 막 두께 × (1 + 온도 변동에 의한 변동률 + 수소 분압비 변동에 의한 변동률 + 압력 변동에 의한 변동률 + 가스 총 유량 변동에 의한 변동률), 대상이 되는 레시피에 대한 가스 유량과 막 두께 변동량의 관계를 구할 수 있고, 도9에 나타내는 막 두께 유량 관계 모델을 작성할 수 있다.
이 막 두께 유량 관계 모델을 식으로 나타내면, y = Mu로 나타낼 수 있다. 여기서, y = [y(1), y(2),…, y(n)]T는 막 두께의 변동량, u = [u(1), u(2),…, u(m)]T는 가스 유량의 변동량, M(n × m)은 가스 유량의 변동량과 막 두께의 변동량의 변환 행렬이다. 단, 실제로는, 기체차(機體差), 모델화차, 측정 오차 등의 오차 요인을 포함하므로, 이들의 오차를 일괄적으로 수정하는 항 x = [x(1), x(2),…, x(n)]T를 더하여, y = Mu + x로 나타낸다. 칼만 필터(Kalman filter)로 x를 추 정하고, u에 대한 막 두께 y의 추정치를 구하고, 이 추정치와 목표치의 차분을 없애기 위한 가스 유량 변동량을 구할 수 있다. 또, 실제 가스의 유량에는 제약이 있으므로, 예를 들어 2차 계획법을 이용하여 가스 유량을 구하는 것이 바람직하다.
이와 같이, 막 두께 유량 관계 모델은 물리 현상을 정식화할 필요가 없다. 이로 인해, 정밀도가 높은 모델을 용이하게 구할 수 있다. 또한, 온도, 압력, 총 유량 등의 프로세스 조건이 변경된 경우에도, 미리 작성해 둔 선형 모델을 보간함으로써, 정밀도가 높은 막 두께 유량 관계 모델을 제작할 수 있다. 이로 인해, 온도, 압력, 총 유량 등의 프로세스 조건이 변경되어도, 새롭게 실험으로부터 막 두께 유량 관계 모델을 제작할 필요가 없어진다.
다음에, 상기한 바와 같은 구성의 종형 열처리 장치(1)를 이용하여, 반도체 웨이퍼(W)에 산화막을 형성하는 성막 방법을 예로, 본 발명의 처리 방법에 대해 도10을 참조하여 설명한다.
우선, 작동자가 조작 패널(58)에 처리의 내용(산화막의 형성)을 입력한다. CPU(56)는 입력이 있는지 여부를 판별하고(스텝 S1), 입력이 있으면(스텝 S1 ; 예), 입력된 지시(처리의 내용)에 응답한 산화막 형성용 레시피를 레시피 기억부(52)로부터 판독한다(스텝 S2).
다음에, CPU(56)는, 히터부(10)에 의해 반응관(2) 내를, 레시피에 정해진 로드 온도, 예를 들어 400 ℃로 설정하고, 피처리체인 반도체 웨이퍼(W)를 웨이퍼 보트(9)에 소정 매수, 예를 들어 150매 적재하고, 보트 엘레베이터(7)에 의해 덮개(6)를 상승시킨다. 그리고, CPU(56)는 매니폴드(3)의 하단부의 플랜지와 덮 개(6)를 기밀 상태로 하여, 반도체 웨이퍼(W)를 반응관(2) 내로 로드한다(스텝 S3).
CPU(56)는, 반도체 웨이퍼(W)의 로드가 완료되면, 반응관(2) 내를 판독한 레시피에 따른 성막 조건으로 설정한다. 구체적으로는, CPU(56)는 압력 조정부(5)를 포함하는 배기계를 제어하여 배기 동작을 개시한다. 또한, CPU(56)는 히터부(10)에 공급하는 전력을 증가시켜 승온을 개시한다. 그리고, CPU(56)는 레시피에 따라서 유량 조정부(21 내지 25)를 제어하고, 가스 공급관(16 내지 20)으로부터 반응관(2) 내에 소정량의 처리 가스를 공급하여 성막 처리를 실행한다(스텝 S4).
계속해서, CPU(56)는 성막 처리가 종료되었는지 여부를 판별하고(스텝 S5), 성막 처리가 종료되면(스텝 S5 ; 예), 처리 가스의 공급을 정지한다. 그리고, CPU(56)는 반응관(2) 내를 냉각하여, 레시피에 정해진 언로드 온도, 예를 들어 400 ℃로 설정하고, 웨이퍼 보트(9)[반도체 웨이퍼(W)]를 언로드한다(스텝 S6).
다음에, CPU(56)는 언로드한 웨이퍼 보트(9)에 적재된 반도체 웨이퍼(W)로부터 영역 1 내지 영역 5마다 적어도 1매의 반도체 웨이퍼(W)(모니터 웨이퍼)를 취출하고, 예를 들어 도시하지 않은 측정 장치로 반송한다(스텝 S7).
각 모니터 웨이퍼의 막 두께가 측정 장치에 의해 측정되면, 측정 장치로부터 측정한 모니터 웨이퍼의 막 두께의 결과에 관한 측정 결과 정보가 종형 열처리 장치(1)[CPU(56)]에 송신된다. CPU(56)는 측정 결과 정보를 수신하였는지 여부를 판별하고(스텝 S8), 측정 결과 정보를 수신하면(스텝 S8 ; 예), 형성된 SiO2막의 막 두께에 문제가 있는지 여부를 판별하고(스텝 S9), 문제가 없으면(스텝 S9 ; 아니오), 이 처리를 종료한다.
문제가 있으면(스텝 S9 ; 예), 측정 결과 정보(측정된 모니터 웨이퍼의 막 두께)와, 모델 기억부(51)에 기억되어 있는 막 두께 유량 관계 모델을 기초로 하여 다음의 성막 처리에 있어서의 각 가스 공급관(16 내지 20)으로부터 공급하는 처리 가스의 유량을 산출한다(스텝 S10). 즉, 측정된 모니터 웨이퍼의 막 두께와 목표 막 두께의 차분을 없애기 위한 가스 유량 변동량을 막 두께 유량 관계 모델을 이용하여 구함으로써, 다음의 성막 처리에 있어서의 각 가스 공급관(16 내지 20)으로부터 공급하는 처리 가스의 유량을 산출한다.
CPU(56)는 각 가스 공급관(16 내지 20)으로부터 공급하는 처리 가스의 유량을 산출하면, 산출한 처리 가스의 유량을 다음의 성막 처리시의 처리 가스의 유량으로서 RAM(54)에 저장하고, 레시피를 갱신한다(스텝 S11). 또한, 작동자가 조작 패널(58)로부터 산출된 처리 가스의 유량을 다음의 성막 처리시의 처리 가스의 유량으로서 레시피의 갱신을 행해도 좋다.
이상 설명한 바와 같이, 본 실시 형태에 따르면, 성막 처리된 반도체 웨이퍼(W)(모니터 웨이퍼)의 막 두께와, 막 두께 유량 관계 모델을 기초로 하여, 다음의 성막 처리에 있어서의 각 가스 공급관(16 내지 20)으로부터 공급하는 처리 가스의 유량을 산출할 수 있으므로, 가스 유량을 용이하게 조정할 수 있다. 또한, 전회의 성막 처리의 결과(막 두께)를 이용하여, 처리 가스의 유량을 조정하고 있으므로, 장치의 경시(經時) 변화나 성막 환경(외부 온도, 대기 압력)의 변화 등이 발생 해도 적절한 막 두께로의 성막이 가능해진다.
(제2 실시 형태)
제1 실시 형태에서는, 반도체 웨이퍼(W)(제품 웨이퍼)의 성막 처리에 있어서, 처리 가스의 유량을 조정하는 경우를 예로 본 발명을 설명하였다.
제2 실시 형태에서는, 검사용 기판, 소위 더미 웨이퍼를 이용하여 성막 조건을 확인하고, 확인한 조건에서 제품 웨이퍼[반도체 웨이퍼(W)]에 성막 처리를 실시하는 경우를 예로 본 발명을 설명한다. 이와 같이, 더미 웨이퍼를 이용하여 성막 조건을 확인하는 것은, 제품 웨이퍼는 비용이 높고, 또한 같은 제품 웨이퍼를 반복하여 사용하면 제품 웨이퍼의 패턴이 무너져 버려, 많은 실험 데이터를 얻는 것이 어렵기 때문이다.
또한, 더미 웨이퍼를 이용하여 성막 조건을 확인하는 경우, 더미 웨이퍼와 제품 웨이퍼의 차이에 기인하는 처리 결과의 오차, 예를 들어 로딩 효과에 의한 막 두께차가 발생하게 된다. 또한, 일반적으로, 동일한 성막 조건에서 성막한 경우, 더미 웨이퍼 쪽이 제품 웨이퍼보다도 두껍게 성막된다. 이로 인해, 제2 실시 형태의 처리 방법에 있어서는, 우선, 로딩 효과에 의한 막 두께차의 문제를 고려하여, 후술하는 로딩 효과 데이터베이스를 이용하여 제품 웨이퍼의 목표 막 두께에 대응하는 더미 웨이퍼의 목표 막 두께를 결정한다. 그리고, 이 결정된 목표 막 두께와 일치하는 가스 유량을, 제1 실시 형태와 같은 방법에 의해 결정한다.
이로 인해, 제2 실시 형태에서는, 제1 실시 형태의 제어부(50)에 로딩 효과 데이터베이스(100)를 구비하고 있는 점이 제1 실시 형태와 다르다. 이하, 제1 실 시 형태와 다른 점을 중심으로 설명한다.
도11에 본 실시 형태의 제어부(50)의 구성을 나타낸다. 도11에 도시한 바와 같이, 제어부(50)는 모델 기억부(51)와, 레시피 기억부(52)와, ROM(53)과, RAM(54)과, I/O 포트(55)와, CPU(56)와, 또한 로딩 효과 데이터베이스(100)를 구비하고, 이들은 버스(57)에 서로 접속되어 있다.
로딩 효과 데이터베이스(100)는, 예를 들어 도12에 도시한 바와 같이, 각 영역에 있어서의 더미 웨이퍼와 제품 웨이퍼의 로딩 효과에 의한 막 두께차(막 두께 감소량)가 기억되어 있다. 예를 들어, 베어(bare) Si에서의 영역 1에 있어서의 목표 막 두께가 80 Å인 경우, 더미 웨이퍼에 있어서의 목표 막 두께는 85.08 Å가 된다. 이하, 로딩 효과 데이터베이스(100)의 작성 방법에 대해 설명한다.
로딩 효과를 추산하기 위해서는, 더미 웨이퍼의 막 두께 데이터와 제품 웨이퍼의 막 두께 데이터가 필요해진다. 그러나, 제품 웨이퍼는 비용이 높고, 또한 같은 제품 웨이퍼를 반복해서 사용하면 웨이퍼의 패턴이 무너지게 되므로, 많은 실험 데이터를 얻는 것이 어렵다. 그래서, 본 예에서는, 시뮬레이터에서 구한 데이터로부터, 더미 웨이퍼와 제품 웨이퍼의 막 두께차를 산출하여, 다양한 프로세스 조건에서의 로딩 효과를 추산하는 경우를 예로 들어 설명한다.
산화막 두께의 시간 의존성은, 이하의 식 (1)에서 근사할 수 있다.
x2 - d0 2 = Bt …식 (1)
여기서, x는 막 두께, t는 시간, B는 2차 산화 계수, d0은 시간을 제로로 한 경우의 초기 산화막이다.
또한, 2차 산화 계수 B는, 이하의 식 (2)로 나타낼 수 있다.
B = 2DC0/C1 …식 (2)
여기서, D는 확산 계수, C0은 표면의 산화 물질 농도, C1은 산화막 중의 산화 물질 농도이다.
이들 값 중, 초기 산화막 d0은 실험치로부터 구할 수 있다. 또한, 산화막 중의 산화 물질 농도 C1은 산화 물질에 대해 일정한 것으로 간주되어, 확산 계수 D는 온도에 의존하여 직선으로 근사할 수 있다. 이로 인해, 2차 산화 계수 B가 농도 C0에 비례하고, 식 (3)으로 나타낼 수 있다.
B = αC0 …식 (3)
비례 계수 α는 온도 대역마다 실험치로부터 구할 수 있다. 예를 들어, α는, 도13의 (a)에 나타내는 온도와 α의 관계로부터, 직선 근사에 의해 소정의 온도에 있어서의 값을 구할 수 있다. 산소 래디컬 농도 C0은 시뮬레이터를 이용하여 계산할 수 있다. 예를 들어, 도13의 (b)와 같은 레시피의 경우, 각 영역에서의 산소 래디컬 농도 C0은, 도13의 (c)에 나타낸 바와 같은 값이 된다. 또, 웨이퍼 표면의 막종, 표면적의 차이로부터 산화 물질의 농도에 차이가 나타나므로, 본 예에서는, 도12 및 도13에 도시한 바와 같이 베어 Si와, 패턴 표면적 5배의 2개에 대해 로딩 효과에 의한 막 두께 감소량을 산출하였다.
비례 계수 α와, 표면의 산화 물질 농도 C0에 의해 2차 산화 계수 B가 구해지므로, 식 (1), 식 (3)을 이용하여, 막 두께 x는, 식 (4)로 나타내어진다.
x = (α × C0 × t + d0 2)0.5 …식 (4)
예를 들어, 도13의 (b)의 레시피에 나타내는 850 ℃에 있어서의 α의 값은 도13의 (a)의 관계로부터 직선 근사하면 120이 된다. 실험치로부터 초기 산화막 두께가 27 Å, 프로세스 시간이 15분(900초)인 경우, 식 (4)로부터, SiO2 더미(Dummy), 베어 Si, 패턴 표면적 5배의 막 두께량 x는, 도13의 (d)에 도시한 바와 같이 된다. 이로 인해, 로딩 효과에 의한 막 두께 감소량은 도12에 나타내는 값이 된다.
또, 이 계산을 보트 포지션의 여러 점에 대해 행하면, 면간 방향에 대한 막 두께 분포가 구해진다.
다음에, 더미 웨이퍼를 이용하여, 성막 조건을 확인한 후, 확인한 조건에서 제품 웨이퍼[반도체 웨이퍼(W)]에 성막 처리를 실시하는 경우를 예로, 본 발명의 처리 방법에 대해 도14, 도15를 참조하여 설명한다.
우선, 작동자가 조작 패널(58)에 처리의 내용(산화막의 형성), 제품 웨이퍼의 목표 막 두께를 입력한다. CPU(56)는 입력이 있는지 여부를 판별하고(스텝 S21), 입력이 있으면(스텝 S21 ; 예), 더미 웨이퍼에서의 목표 막 두께를 산출하는 동시에(스텝 S22), 대응하는 산화막 형성용 레시피를 레시피 기억부(52)로부터 판독한다(스텝 S23).
다음에, CPU(56)는 히터부(10)에 의해 반응관(2) 내를 레시피에 정해진 로드 온도로 설정하고, 영역 1 내지 영역 5마다 적어도 1매의 더미 웨이퍼를 웨이퍼 보트(9)에 적재하고, 보트 엘리베이터(7)에 의해 덮개(6)를 상승시킨다. 그리고, CPU(56)는 매니폴드(3)의 하단부의 플랜지와 덮개(6)를 기밀 상태로 하여, 더미 웨이퍼를 반응관(2) 내에 로드한다(스텝 S24).
CPU(56)는 더미 웨이퍼의 로드가 완료되면, 반응관(2) 내를 판독한 레시피에 따른 성막 조건으로 설정하고, 레시피에 따라서 유량 조정부(21 내지 25)를 제어하여 가스 공급관(16 내지 20)으로부터 반응관(2) 내에 소정량의 처리 가스를 공급하여, 성막 처리를 실행한다(스텝 S25). 계속해서, CPU(56)는 성막 처리가 종료되었는지 여부를 판별하고(스텝 S26), 성막 처리가 종료되면(스텝 S26 ; 예), 처리 가스의 공급을 정지한다. 그리고, CPU(56)는 반응관(2) 내를 냉각하고, 레시피에 정해진 언로드 온도로 설정하여, 더미 웨이퍼를 언로드한다(스텝 S27).
다음에, CPU(56)는 모니터 웨이퍼를 취출하고, 예를 들어 도시하지 않은 측정 장치로 반송한다(스텝 S28). 각 모니터 웨이퍼의 막 두께가 측정 장치에 의해 측정되면, 측정 장치로부터 측정한 모니터 웨이퍼의 막 두께에 관한 측정 결과 정보가 종형 열처리 장치(1)[CPU(56)]로 송신된다. CPU(56)는 측정 결과 정보를 수신하였는지 여부를 판별하고(스텝 S29), 막 두께에 문제가 있는지 여부를 판별한다(스텝 S30). 막 두께에 문제가 있는지 여부는, 예를 들어 측정 결과가 더미 웨이퍼에서의 목표 막 두께로부터 소정 범위 내에 있는지 여부에 의해 행한다.
문제가 있으면(스텝 S30 ; 예), CPU(56)는 측정된 모니터 웨이퍼의 막 두께 와, 모델 기억부(51)에 기억되어 있는 막 두께 유량 관계 모델을 기초로 하여 다음의 성막 처리에 있어서의 각 가스 공급관(16 내지 20)으로부터 공급하는 처리 가스의 유량을 산출한다(스텝 S31). 그리고, CPU(56)는 산출된 처리 가스의 유량을 다음의 성막 처리시의 처리 가스의 유량으로서 RAM(54)에 저장하고, 레시피를 갱신하여(스텝 S32), 스텝 S24로 복귀한다. 즉, 갱신한 레시피로 다시 더미 웨이퍼를 성막 처리를 실행한다.
문제가 없으면(스텝 S30 ; 아니오), CPU(56)는 제품 웨이퍼[반도체 웨이퍼(W)]를 웨이퍼 보트(9)에 적재하여 제품 웨이퍼를 반응관(2) 내에 로드하고(스텝 S33), 레시피에 따라서 제품 웨이퍼에 성막 처리를 실행한다(스텝 S34). 계속해서, CPU(56)는 성막 처리가 종료되었는지 여부를 판별하고(스텝 S35), 성막 처리가 종료되면(스텝 S35 ; 예), 레시피에 따라서 제품 웨이퍼를 언로드한다(스텝 S36).
다음에, CPU(56)는 모니터 웨이퍼를 취출하여, 도시하지 않은 측정 장치로 반송한다(스텝 S37). 그리고, CPU(56)는 측정 결과 정보를 수신하였는지 여부를 판별하고(스텝 S38), 막 두께에 문제가 있는지 여부를 판별한다(스텝 S39).
문제가 있으면(스텝 S39 ; 예), CPU(56)는 스텝 S22로 복귀한다. 즉, 더미 웨이퍼에서의 목표 막 두께를 다시 산출하여, 한번 더 바람직한 레시피를 선정(가스 유량을 계산)한다.
문제가 없으면(스텝 S39 ; 아니오), 이 레시피에 따라서 제1 실시 형태와 마찬가지로 제품 웨이퍼에 따른 성막 처리를 실시하여, 반도체 웨이퍼(W)에 SiO2막을 성막한다(스텝 S40).
다음에, 더미 웨이퍼에 있어서, 가스 유량의 조정을 행한 결과를 도16, 도17에 나타낸다. 도16은 목표 막 두께가 보트 포지션에 상관없이 일정한 경우이며, 도17은 보트 포지션의 위치에 따라 목표 막 두께가 변화되는 경우이다. 도16에 도시한 바와 같이, 목표 막 두께가 보트 포지션에 상관없이 일정한 경우, 2번의 조정에 의해 목표 막 두께에 일치시킬 수 있었다. 또한, 면내 균일성도 당초 ±4.39 %였던 것이, 2번의 조정에 의해 ±0.26 %까지 개선할 수 있었다. 또한, 도17에 도시한 바와 같이, 보트 포지션의 위치에 따라 목표 막 두께가 변화되는 경우도 마찬가지로, 목표 막 두께에 일치시킬 수 있었다.
이상 설명한 바와 같이, 본 실시 형태에 따르면, 제1 실시 형태와 마찬가지로, 가스 유량을 용이하게 조정할 수 있다.
또, 본 발명은 상기한 실시 형태에 한정되지 않고, 다양한 변형, 응용이 가능하다. 이하, 본 발명에 적용 가능한 다른 실시 형태에 대해 설명한다.
상기 실시 형태에서는, 반응관(2) 내의 온도, 압력, 가스의 총 유량, 수소 분압비의 변경에도 대응 가능한 막 두께 유량 관계 모델을 예로 본 발명을 설명하였지만, 막 두께 유량 관계 모델은 다른 프로세스 조건의 변경에도 대응 가능한 것이라도 좋다. 또한, 반응관(2) 내의 온도의 변경에만 대응 가능한 것이어도 좋지만, 적어도 둘 이상의 변경에 대응 가능한 것이 바람직하다.
상기 실시 형태에서는, 반도체 웨이퍼(W)와 더미 웨이퍼의 차이에 기인하는 막 두께차에 관한 정보로서 로딩 효과의 경우를 예로 본 발명을 설명하였지만, 양 자의 차이에 기인하여 막 두께차가 커지는 것이면, 이 이외의 것이라도 좋다.
상기 실시 형태에서는, 산화막 형성용 열처리 장치를 예로 본 발명을 설명하였지만, 처리의 종류는 임의이고, 다른 종류의 막을 형성하는 CVD 장치, 질화 장치, 에칭 장치 등의 다양한 뱃치식 열처리 장치에 적용 가능하다. 이 경우, 제어부(50)의 모델 기억부(51)에 처리의 종류에 따른 유량 처리 결과 관계 모델이 기억된다.
상기 실시 형태에서는, 4개의 H2 가스 공급관(17 내지 20)이 설치되어 있는 경우를 예로 본 발명을 설명하였지만, H2 가스 공급관의 수가 복수가 아니라도 좋다. 이 경우에도, 용이하게 최적의 가스 유량으로 조정할 수 있다. 단, H2 가스 공급관을 복수 설치함으로써 반응관(2) 내에 H2 가스를 균일하게 공급하기 쉽기 때문에, H2 가스 공급관을 복수 설치하는 것이 바람직하다.
또한, 상기 실시 형태에서는, 1개의 O2 가스 공급관(16)이 설치되어 있는 경우를 예로 본 발명을 설명하였지만, 예를 들어 매니폴드(3)의 측방으로부터 웨이퍼 보트(9)의 하부 근방까지 연장되도록 형성된 O2 가스 공급관을 더 설치하도록, O2 가스 공급관을 복수 설치해도 좋다.
상기 실시 형태에서는, 각 반도체 웨이퍼(W)의 온도 조건을 변화시키지 않고, 처리 가스의 유량을 조정하는 경우를 예로 본 발명을 설명하였지만, 또한 각종 조정 방법과 조합해도 좋다. 예를 들어, 복수의 히터(11 내지 15)를 독립적으로 구동하여 각 영역 내의 반도체 웨이퍼(W)의 온도를 소정 온도에 일치하도록 제어하고, 성막 처리의 결과에 따라서 소정의 반도체 웨이퍼(W)의 온도를 조정해도 좋다. 또한, 모델 기억부(51)에 막 두께 유량 관계 모델과 같은 막 두께 온도 관계 모델을 기억하고, 이 막 두께 온도 관계 모델을 이용하여 막 두께를 미세 조정해도 좋다.
또한, 상기 실시 형태에서는, 단관 구조의 뱃치식 열처리 장치의 경우를 예로 본 발명을 설명하였지만, 예를 들어 반응관(2)이 내관과 외관으로 구성된 이중관 구조의 뱃치식 종형 열처리 장치에 본 발명을 적용하는 것도 가능하다.
또한, 상기 실시 형태에 있어서는, 성막 처리에 의해 형성된 막의 막 두께를 조정하는 예에 대해 설명하였지만, 예를 들어 불순물 확산 처리에서의 확산 농도 혹은 확산 깊이, 에칭률, 반사율, 매립 특성, 스텝 커버리지 등의 다양한 처리의 결과를 적정화하기 위해 유효하다.
또한, 히터의 단수(영역의 수)나, 각 영역으로부터 추출하는 모니터 웨이퍼의 수 등은 임의로 설정 가능하다.
또한, 본 발명은, 반도체 웨이퍼의 처리에 한정되지 않고, 예를 들어 FPD 기판 혹은 글래스 기판 등이나, PDP 기판의 처리 등에도 적용 가능하다.
본 발명의 실시 형태에 관한 제어부(50)는 전용 시스템에 관계없이, 통상의 컴퓨터 시스템을 이용하여 실현 가능하다. 예를 들어, 범용 컴퓨터에 상술한 처리를 실행하기 위한 프로그램을 저장한 기록 매체(플렉시블 디스크, CD-ROM 등)로부터 당해 프로그램을 인스톨함으로써, 상술한 처리를 실행하는 제어부(50)를 구성할 수 있다.
그리고, 이들 프로그램을 공급하기 위한 수단은 임의이다. 상술한 바와 같이 소정의 기록 매체를 통해 공급할 수 있는 것 외에, 예를 들어 통신 회선, 통신 네트워크, 통신 시스템 등을 통해 공급해도 좋다. 이 경우, 예를 들어 통신 네트워크의 게시판(BBS)에 당해 프로그램을 게시하고, 이것을 네트워크를 통해 반송파에 중첩하여 제공해도 좋다. 그리고, 이와 같이 제공된 프로그램을 기동하여, OS의 제어하에서 다른 애플리케이션 프로그램과 마찬가지로 실행함으로써, 상술한 처리를 실행할 수 있다.
도1은 본 발명의 제1 실시 형태에 관한 열처리 장치의 구조를 도시하는 도면.
도2는 도1의 제어부의 구성예를 나타내는 블록도.
도3은 반응관 내의 영역을 나타내는 도면.
도4는 프로세스 조건 1에서의 영역마다의 막 두께량을 나타내는 도면.
도5의 (a), 도5의 (b)는 프로세스 조건 2, 조건 3에서의 영역마다의 막 두께량을 나타내는 도면.
도6의 (a), 도6의 (b)는 프로세스 조건 4, 조건 5에서의 영역마다의 막 두께량을 나타내는 도면.
도7의 (a), 도7의 (b), 도7의 (c), 도7의 (d)는 온도 변화에 따른 변동률의 산출 방법을 설명하는 도면.
도8의 (a), 도8의 (b), 도8의 (c)는 수소 분압비 변화, 압력 변화, 가스 총 유량 변화에 따른 변동률을 나타내는 도면.
도9는 막 두께 유량 관계 모델을 설명하는 도면.
도10은 제1 실시 형태의 처리 순서를 설명하기 위한 흐름도.
도11은 제1 실시 형태의 제어부의 구성예를 나타내는 블록도.
도12는 로딩 효과에 의한 막 두께 감소량을 나타내는 도면.
도13은 로딩 효과에 의한 막 두께 감소량의 산출 방법을 설명하는 도면.
도14는 제2 실시 형태의 처리 순서를 설명하기 위한 흐름도.
도15는 제2 실시 형태의 처리 순서를 설명하기 위한 흐름도.
도16은 더미 웨이퍼에 있어서 가스 유량의 조정을 행한 결과를 나타내는 도면.
도17은 더미 웨이퍼에 있어서 가스 유량의 조정을 행한 결과를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 종형 열처리 장치
2 : 반응관
3 : 매니폴드
4 : 배기관
5 : 압력 조정부
6 : 덮개
7 : 보트 엘리베이터
8 : 보온통(단열체)
9 : 웨이퍼 보트
10 : 히터부
16 : O2 가스 공급관

Claims (20)

  1. 피처리체를 수용하는 처리실과,
    이 처리실 내에 처리 가스를 공급하는 처리 가스 공급 수단과,
    상기 처리 가스 공급 수단으로부터 공급하는 처리 가스의 유량을 포함하는, 처리 내용에 따른 처리 조건을 기억하는 처리 조건 기억 수단과,
    처리 가스의 유량과 처리 결과의 관계를 나타내는 유량 처리 결과 관계 모델을 기억하는 모델 기억 수단과,
    상기 처리 조건 기억 수단에 의해 기억된 처리 조건에서 상기 피처리체를 처리한 처리 결과가 입력되고, 이 처리 결과와, 상기 모델 기억 수단에 의해 기억된 유량 처리 결과 관계 모델을 기초로 하여 처리 가스의 유량을 산출하는 유량 산출 수단과,
    상기 유량 산출 수단에 의해 처리 가스의 유량이 산출된 경우에, 상기 처리 조건의 처리 가스의 유량을 상기 유량 산출 수단에 의해 산출된 처리 가스의 유량으로 변경하여 피처리체를 처리하는 처리 수단을 구비하는 것을 특징으로 하는 처리 시스템.
  2. 피처리체 또는 상기 피처리체의 검사용 기판을 수용하는 처리실과,
    이 처리실 내에 처리 가스를 공급하는 처리 가스 공급 수단과,
    상기 처리 가스 공급 수단으로부터 공급하는 처리 가스의 유량을 포함하는, 처리 내용에 따른 처리 조건을 기억하는 처리 조건 기억 수단과,
    상기 피처리체와 상기 검사용 기판과의 차이에 기인하는 처리 결과의 오차에 관한 오차 정보를 기억하는 오차 정보 기억 수단과,
    처리 가스의 유량과 처리 결과의 관계를 나타내는 유량 처리 결과 관계 모델을 기억하는 모델 기억 수단과,
    상기 오차 정보 기억 수단에 기억된 오차 정보를 기초로 하여 상기 피처리체의 목표 처리 결과로부터 상기 검사용 기판의 목표 처리 결과를 산출하고, 산출된 상기 검사용 기판의 목표 처리 결과에 대응하는 처리 조건을 상기 처리 조건 기억 수단에 의해 기억된 처리 조건으로부터 추출하는 처리 조건 추출 수단과,
    상기 처리 조건 추출 수단에 의해 추출된 처리 조건에서 상기 검사용 기판을 처리하는 검사용 기판 처리 수단과,
    상기 검사용 기판 처리 수단에 의해 처리된 처리 결과가 상기 검사용 기판의 목표 처리 결과의 소정 범위 내에 포함되는지 여부를 판별하는 판별 수단과,
    상기 판별 수단에 의해 소정 범위 내에 포함되지 않는다고 판별된 경우에, 상기 검사용 기판을 처리한 처리 결과와, 상기 모델 기억 수단에 의해 기억된 유량 처리 결과 관계 모델을 기초로 하여 처리 가스의 유량을 산출하는 유량 산출 수단과,
    상기 유량 산출 수단에 의해 처리 가스의 유량이 산출된 경우에, 상기 처리 조건의 처리 가스의 유량을 상기 유량 산출 수단에 의해 산출된 처리 가스의 유량으로 변경하여, 상기 검사용 기판 처리 수단에 의해 검사용 기판을 처리시키는 유 량 변경 수단을 구비하는 것을 특징으로 하는 처리 시스템.
  3. 제2항에 있어서, 상기 판별 수단에 의해 소정 범위 내에 포함된다고 판별된 경우에, 상기 처리 조건 추출 수단에 의해 추출된 처리 조건에서 피처리체를 처리하는 피처리체 처리 수단을 더 구비하는 것을 특징으로 하는 처리 시스템.
  4. 제2항 또는 제3항에 있어서, 상기 오차 정보 기억 수단은 상기 피처리체와 상기 검사용 기판의 로딩 효과에 관한 오차 정보를 기억하는 것을 특징으로 하는 처리 시스템.
  5. 제1항 또는 제2항에 있어서, 상기 유량 처리 결과 관계 모델은, 상기 처리 조건을 구성하는 각 요건에 대해 둘 이상의 다른 조건에서의 처리 결과를 기초로 하여 작성되고, 상기 처리 조건이 변경되어도 대응 가능한 것을 특징으로 하는 처리 시스템.
  6. 제1항 또는 제2항에 있어서, 상기 처리 가스 공급 수단은 상기 처리실 내에 삽입 관통된 복수의 처리 가스 공급관을 갖고,
    상기 유량 산출 수단은 처리 가스 공급관마다 공급하는 유량을 산출하는 것을 특징으로 하는 처리 시스템.
  7. 제1항 또는 제2항에 있어서, 상기 처리 조건 기억 수단에 기억된 처리 가스의 유량을 상기 유량 산출 수단에 의해 산출된 처리 가스의 유량으로 갱신하는 처리 조건 갱신 수단을 더 구비하는 것을 특징으로 하는 처리 시스템.
  8. 제1항 또는 제2항에 있어서, 상기 처리실은 복수의 영역(zone)으로 구분되고,
    상기 모델 기억 수단은, 상기 영역마다의 처리 가스의 유량과 처리 결과의 관계를 나타내는 유량 처리 결과 관계 모델을 기억하는 것을 특징으로 하는 처리 시스템.
  9. 제1항 또는 제2항에 있어서, 상기 처리 내용은 성막 처리인 것을 특징으로 하는 처리 시스템.
  10. 피처리체를 수용하는 처리실 내에 처리 가스를 공급하는 처리 가스 공급 공정과,
    상기 처리 가스 공급 공정에서 공급하는 처리 가스의 유량을 포함하는, 처리 내용에 따른 처리 조건을 기억하는 처리 조건 기억 공정과,
    처리 가스의 유량과 처리 결과의 관계를 나타내는 유량 처리 결과 관계 모델을 기억하는 모델 기억 공정과,
    상기 처리 조건 기억 공정에 의해 기억된 처리 조건에서 상기 피처리체를 처 리한 처리 결과가 입력되고, 이 처리 결과와, 상기 모델 기억 공정에 의해 기억된 유량 처리 결과 관계 모델을 기초로 하여 처리 가스의 유량을 산출하는 유량 산출 공정과,
    상기 유량 산출 공정에 의해 처리 가스의 유량이 산출된 경우에, 상기 처리 조건의 처리 가스의 유량을 상기 유량 산출 공정에서 산출된 처리 가스의 유량으로 변경하여 피처리체를 처리하는 처리 공정을 구비하는 것을 특징으로 하는 처리 방법.
  11. 피처리체 또는 상기 피처리체의 검사용 기판을 수용하는 처리실 내에 처리 가스를 공급하는 처리 가스 공급 공정과,
    상기 처리 가스 공급 공정에서 공급하는 처리 가스의 유량을 포함하는, 처리 내용에 따른 처리 조건을 기억하는 처리 조건 기억 공정과,
    상기 피처리체와 상기 검사용 기판과의 차이에 기인하는 처리 결과의 오차에 관한 오차 정보를 기억하는 오차 정보 기억 공정과,
    처리 가스의 유량과 처리 결과의 관계를 나타내는 유량 처리 결과 관계 모델을 기억하는 모델 기억 공정과,
    상기 오차 정보 기억 공정에서 기억된 오차 정보를 기초로 하여 상기 피처리체의 목표 처리 결과로부터 상기 검사용 기판의 목표 처리 결과를 산출하고, 산출된 상기 검사용 기판의 목표 처리 결과에 대응하는 처리 조건을 상기 처리 조건 기억 공정에서 기억된 처리 조건으로부터 추출하는 처리 조건 추출 공정과,
    상기 처리 조건 추출 공정에 의해 추출된 처리 조건에서 상기 검사용 기판을 처리하는 검사용 기판 처리 공정과,
    상기 검사용 기판 처리 공정에 의해 처리된 처리 결과가 상기 검사용 기판의 목표 처리 결과의 소정 범위 내에 포함되는지 여부를 판별하는 판별 공정과,
    상기 판별 공정에 의해 소정 범위 내에 포함되지 않는다고 판별한 경우에, 상기 검사용 기판을 처리한 처리 결과와, 상기 모델 기억 공정에 의해 기억된 유량 처리 결과 관계 모델을 기초로 하여 처리 가스의 유량을 산출하는 유량 산출 공정과,
    상기 유량 산출 공정에 의해 처리 가스의 유량이 산출되면, 상기 처리 조건의 처리 가스의 유량을 상기 유량 산출 공정에 의해 산출된 처리 가스의 유량으로 변경하여, 상기 검사용 기판 처리 공정에서 검사용 기판을 처리시키는 유량 변경 공정을 구비하는 것을 특징으로 하는 처리 방법.
  12. 제11항에 있어서, 상기 판별 공정에서 소정 범위 내에 포함되면, 상기 추출 공정에 의해 추출된 처리 조건에서 피처리체를 처리하는 피처리체 처리 공정을 더 구비하는 것을 특징으로 하는 처리 방법.
  13. 제11항 또는 제12항에 있어서, 상기 오차 정보 기억 공정에서는 상기 피처리체와 상기 검사용 기판의 로딩 효과에 관한 오차 정보를 기억하는 것을 특징으로 하는 처리 방법.
  14. 제10항 또는 제11항에 있어서, 상기 유량 처리 결과 관계 모델은 상기 처리 조건을 구성하는 각 요건에 대해 둘 이상의 다른 조건에서의 처리 결과를 기초로 하여 작성되고, 상기 처리 조건이 변경되어도 대응 가능한 것을 특징으로 하는 처리 방법.
  15. 제10항 또는 제11항에 있어서, 상기 처리 가스 공급 공정에서는, 상기 처리실 내에 삽입 관통된 복수의 처리 가스 공급관으로부터 처리 가스를 공급하고,
    상기 유량 산출 공정에서는, 처리 가스 공급관마다 공급하는 유량을 산출하는 것을 특징으로 하는 처리 방법.
  16. 제10항 또는 제11항에 있어서, 상기 처리 조건 기억 공정에서 기억된 처리 가스의 유량을 상기 산출 공정에 의해 산출된 처리 가스의 유량으로 갱신하는 갱신 공정을 더 구비하는 것을 특징으로 하는 처리 방법.
  17. 제10항 내지 제16항 중 어느 한 항에 있어서, 상기 처리실은 복수의 영역으로 구분되고,
    상기 모델 기억 공정에서는, 상기 영역마다의 처리 가스의 유량과 처리 결과의 관계를 나타내는 유량 처리 결과 관계 모델을 기억하는 것을 특징으로 하는 처리 방법.
  18. 제10항 내지 제17항 중 어느 한 항에 있어서, 상기 처리 내용은 성막 처리인 것을 특징으로 하는 처리 방법.
  19. 컴퓨터를,
    피처리체를 수용하는 처리실 내에 처리 가스를 공급하는 처리 가스 공급 수단,
    상기 처리 가스 공급 수단으로부터 공급하는 처리 가스의 유량을 포함하는, 처리 내용에 따른 처리 조건을 기억하는 처리 조건 기억 수단,
    처리 가스의 유량과 처리 결과의 관계를 나타내는 유량 처리 결과 관계 모델을 기억하는 모델 기억 수단,
    상기 처리 조건 기억 수단에 의해 기억된 처리 조건에서 상기 피처리체를 처리한 처리 결과와, 상기 모델 기억 수단에 의해 기억된 유량 처리 결과 관계 모델을 기초로 하여 처리 가스의 유량을 산출하는 유량 산출 수단,
    상기 유량 산출 수단에 의해 처리 가스의 유량이 산출되면, 상기 처리 조건의 처리 가스의 유량을 상기 유량 산출 수단에 의해 산출된 처리 가스의 유량으로 변경하여 피처리체를 처리하는 처리 수단으로서 기능시키는 컴퓨터 프로그램.
  20. 컴퓨터를,
    피처리체 또는 상기 피처리체의 검사용 기판을 수용하는 처리실 내에 처리 가스를 공급하는 처리 가스 공급 수단,
    상기 처리 가스 공급 수단으로부터 공급하는 처리 가스의 유량을 포함하는, 처리 내용에 따른 처리 조건을 기억하는 처리 조건 기억 수단,
    상기 피처리체와 상기 검사용 기판과의 차이에 기인하는 처리 결과의 오차에 관한 오차 정보를 기억하는 오차 정보 기억 수단,
    처리 가스의 유량과 처리 결과의 관계를 나타내는 유량 처리 결과 관계 모델을 기억하는 모델 기억 수단,
    상기 오차 정보 기억 수단에 기억된 오차 정보를 기초로 하여 상기 피처리체의 목표 처리 결과로부터 상기 검사용 기판의 목표 처리 결과를 산출하고, 산출된 상기 검사용 기판의 목표 처리 결과에 대응하는 처리 조건을 상기 처리 조건 기억 수단에 의해 기억된 처리 조건으로부터 추출하는 처리 조건 추출 수단,
    상기 처리 조건 추출 수단에 의해 추출된 처리 조건에서 상기 검사용 기판을 처리하는 검사용 기판 처리 수단,
    상기 검사용 기판 처리 수단에 의해 처리된 처리 결과가 상기 검사용 기판의 목표 처리 결과의 소정 범위 내에 포함되는지 여부를 판별하는 판별 수단,
    상기 판별 수단에 의해 소정 범위 내에 포함되지 않는다고 판별한 경우에, 상기 검사용 기판을 처리한 처리 결과와, 상기 모델 기억 수단에 의해 기억된 유량 처리 결과 관계 모델을 기초로 하여 처리 가스의 유량을 산출하는 유량 산출 수단,
    상기 유량 산출 수단에 의해 처리 가스의 유량이 산출되면, 상기 처리 조건의 처리 가스의 유량을 상기 유량 산출 수단에 의해 산출된 처리 가스의 유량으로 변경하여 상기 검사용 기판 처리 수단에 의해 검사용 기판을 처리시키는 유량 변경 수단으로서 기능시키기 위한 컴퓨터 프로그램을 저장한 기록 매체.
KR1020080019869A 2007-03-05 2008-03-04 처리 시스템, 처리 방법 및 컴퓨터 프로그램을 저장한 기록매체 KR101087855B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00054092 2007-03-05
JP2007054092A JP4464979B2 (ja) 2007-03-05 2007-03-05 処理システム、処理方法、及び、プログラム

Publications (2)

Publication Number Publication Date
KR20080081828A true KR20080081828A (ko) 2008-09-10
KR101087855B1 KR101087855B1 (ko) 2011-11-30

Family

ID=39838398

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080019869A KR101087855B1 (ko) 2007-03-05 2008-03-04 처리 시스템, 처리 방법 및 컴퓨터 프로그램을 저장한 기록매체

Country Status (5)

Country Link
US (1) US8055372B2 (ko)
JP (1) JP4464979B2 (ko)
KR (1) KR101087855B1 (ko)
CN (1) CN101260517B (ko)
TW (1) TWI409851B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101331557B1 (ko) * 2011-10-06 2013-11-20 주식회사 엘지실트론 웨이퍼 처리장치

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5005388B2 (ja) * 2007-03-01 2012-08-22 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
KR20110007434A (ko) * 2009-07-16 2011-01-24 주식회사 아이피에스 반도체 제조 장치
US8809206B2 (en) * 2011-02-07 2014-08-19 Spansion Llc Patterned dummy wafers loading in batch type CVD
JP6091932B2 (ja) * 2012-03-22 2017-03-08 株式会社ニューフレアテクノロジー 炭化珪素の成膜装置および炭化珪素の成膜方法
JP5774532B2 (ja) 2012-03-28 2015-09-09 東京エレクトロン株式会社 連続処理システム、連続処理方法、及び、プログラム
JP5766647B2 (ja) * 2012-03-28 2015-08-19 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP5788355B2 (ja) * 2012-03-29 2015-09-30 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
US9004107B2 (en) * 2012-08-21 2015-04-14 Applied Materials, Inc. Methods and apparatus for enhanced gas flow rate control
JP6267881B2 (ja) * 2013-07-03 2018-01-24 東京エレクトロン株式会社 基板処理方法及び制御装置
JP6066847B2 (ja) * 2013-07-09 2017-01-25 東京エレクトロン株式会社 基板処理方法及び制御装置
CN103700585A (zh) * 2013-11-26 2014-04-02 上海华力微电子有限公司 一种浅沟槽隔离氧化层的制备方法及其装置
JP6280407B2 (ja) * 2014-03-19 2018-02-14 東京エレクトロン株式会社 基板処理方法、プログラム、制御装置、基板処理装置及び基板処理システム
CN103924223B (zh) * 2014-04-28 2016-05-25 北京七星华创电子股份有限公司 应用于cvd成膜工艺的膜厚流量建模方法及膜厚调节方法
CN104451608B (zh) * 2014-12-04 2019-01-18 北京北方华创微电子装备有限公司 应用于cvd成膜工艺的膜厚流量建模方法及在线优化方法
JP6512860B2 (ja) * 2015-02-24 2019-05-15 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
CN107924841B (zh) * 2015-09-17 2021-08-13 株式会社国际电气 气体供给部、衬底处理装置及半导体器件的制造方法
JP6564689B2 (ja) * 2015-11-06 2019-08-21 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP6596316B2 (ja) * 2015-11-26 2019-10-23 東京エレクトロン株式会社 熱処理システム、熱処理方法、及び、プログラム
JP6566897B2 (ja) * 2016-03-17 2019-08-28 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
JP6541599B2 (ja) * 2016-03-28 2019-07-10 東京エレクトロン株式会社 制御装置、基板処理システム、基板処理方法及びプログラム
JP6959831B2 (ja) * 2017-08-31 2021-11-05 株式会社日立製作所 計算機、処理の制御パラメータの決定方法、代用試料、計測システム、及び計測方法
KR102132785B1 (ko) 2017-08-31 2020-07-13 가부시끼가이샤 히다치 세이사꾸쇼 계산기, 처리의 제어 파라미터의 결정 방법, 대용 시료, 계측 시스템, 및 계측 방법
JP7089881B2 (ja) * 2018-01-10 2022-06-23 東京エレクトロン株式会社 成膜方法
US11393703B2 (en) * 2018-06-18 2022-07-19 Applied Materials, Inc. Apparatus and method for controlling a flow process material to a deposition chamber
DE102018215284B4 (de) * 2018-09-07 2022-11-10 centrotherm international AG Rohrverschluss für ein Prozessrohr und Prozesseinheit
TWI830812B (zh) * 2018-11-21 2024-02-01 日商東京威力科創股份有限公司 基板處理之條件設定支援方法、基板處理系統、記錄媒體及學習模型
JP7108562B2 (ja) * 2019-02-22 2022-07-28 株式会社日立製作所 処理の制御パラメータの決定方法、及び計測システム
KR20220097911A (ko) * 2019-11-04 2022-07-08 도쿄엘렉트론가부시키가이샤 분배 시스템을 모니터링하고, 제어하고, 동기화하는 방법 및 시스템
CN113436991A (zh) * 2021-05-28 2021-09-24 北京北方华创微电子装备有限公司 用于批处理半导体设备的晶圆调度方法及系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0381969A (ja) 1989-04-28 1991-04-08 Fuji Electric Co Ltd 燃料改質器の起動方法
JP3081969B2 (ja) 1991-01-18 2000-08-28 東京エレクトロン株式会社 熱処理方法
JPH05308053A (ja) 1992-04-08 1993-11-19 Nec Corp 化学的気相成長装置
JPH11121389A (ja) 1997-10-13 1999-04-30 Nec Kyushu Ltd 縦型拡散炉および拡散方法
US6913938B2 (en) * 2001-06-19 2005-07-05 Applied Materials, Inc. Feedback control of plasma-enhanced chemical vapor deposition processes
JP4215977B2 (ja) 2001-11-30 2009-01-28 東京エレクトロン株式会社 成膜制御装置、成膜装置、成膜方法、膜厚流量係数算出方法、およびプログラム
JP4274813B2 (ja) 2003-02-19 2009-06-10 株式会社ルネサステクノロジ 製品ウェハの処理レシピ決定方法
JP2005150124A (ja) * 2003-11-11 2005-06-09 Matsushita Electric Ind Co Ltd 半導体製造装置
CN1868042A (zh) * 2003-11-20 2006-11-22 株式会社日立国际电气 半导体器件的制造方法和衬底处理装置
DE102006004430B4 (de) * 2006-01-31 2010-06-10 Advanced Micro Devices, Inc., Sunnyvale Verfahren und System für eine fortschrittliche Prozesssteuerung in einem Ätzsystem durch Gasflusssteuerung auf der Grundlage von CD-Messungen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101331557B1 (ko) * 2011-10-06 2013-11-20 주식회사 엘지실트론 웨이퍼 처리장치

Also Published As

Publication number Publication date
CN101260517B (zh) 2011-05-25
US20090117259A1 (en) 2009-05-07
TW200901268A (en) 2009-01-01
JP4464979B2 (ja) 2010-05-19
TWI409851B (zh) 2013-09-21
CN101260517A (zh) 2008-09-10
JP2008218709A (ja) 2008-09-18
US8055372B2 (en) 2011-11-08
KR101087855B1 (ko) 2011-11-30

Similar Documents

Publication Publication Date Title
KR101087855B1 (ko) 처리 시스템, 처리 방법 및 컴퓨터 프로그램을 저장한 기록매체
JP5788355B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
KR101103096B1 (ko) 열처리 시스템, 열처리 방법 및 컴퓨터 판독가능한 기억 매체
JP5049303B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
JP5101243B2 (ja) 基板処理装置，基板処理装置の制御方法，およびプログラム
JP5766647B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
KR101149170B1 (ko) 열처리 장치, 열처리 장치의 온도 조정 방법, 및 컴퓨터 프로그램을 기록한 기록 매체
KR101998921B1 (ko) 열처리 시스템, 열처리 방법 및 프로그램
CN107236936B (zh) 控制装置、基板处理系统、基板处理方法以及存储介质
JP6596316B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP5049302B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
JP6353802B2 (ja) 処理システム、処理方法、及び、プログラム
JP6378639B2 (ja) 処理システム、処理方法、及び、プログラム
TWI433239B (zh) 熱處理裝置、熱處理裝置之溫度調整方法、及程式
JP3901958B2 (ja) 熱処理装置設定温度の作成方法、および熱処理方法
US10692782B2 (en) Control device, substrate processing system, substrate processing method, and program
JP6335128B2 (ja) 熱処理システム、熱処理方法、及び、プログラム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141103

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 8