KR20100054732A - 기판 처리 장치 및 반도체 장치의 제조 방법, 온도 제어 방법 - Google Patents

기판 처리 장치 및 반도체 장치의 제조 방법, 온도 제어 방법 Download PDF

Info

Publication number
KR20100054732A
KR20100054732A KR1020090108706A KR20090108706A KR20100054732A KR 20100054732 A KR20100054732 A KR 20100054732A KR 1020090108706 A KR1020090108706 A KR 1020090108706A KR 20090108706 A KR20090108706 A KR 20090108706A KR 20100054732 A KR20100054732 A KR 20100054732A
Authority
KR
South Korea
Prior art keywords
calculation parameter
calculation
substrate
temperature
correction value
Prior art date
Application number
KR1020090108706A
Other languages
English (en)
Other versions
KR101073572B1 (ko
Inventor
마사시 스기시타
마사아키 우에노
츠카사 이이다
스스무 니시우라
마사오 아오야마
켄이치 후지모토
요시히코 나카가와
히로유키 미츠이
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20100054732A publication Critical patent/KR20100054732A/ko
Application granted granted Critical
Publication of KR101073572B1 publication Critical patent/KR101073572B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

장치 가동률의 향상에 기여할 수 있는 기판 처리 장치 및 반도체 장치의 제조 방법, 온도 제어 방법을 제공한다.
연산 파라미터 산출기가, 제1 연산 파라미터 설정기가 반응 용기에 누적하는 막두께에 근거하여 결정한 제1 연산 파라미터 보정치와, 제2 연산 파라미터 설정기가 보충 기판에 누적하는 막두께에 근거하여 결정한 제2 연산 파라미터 보정치와, 제3 연산 파라미터 설정기가 상기 보충 기판의 매수(枚數)에 근거하여 결정한 제3 연산 파라미터 보정치를 적어도 이용하여 연산 파라미터를 산출하고, 적어도 이 산출된 연산 파라미터와, 설정 온도와 온도 검출기가 가열 장치 내의 온도를 검출하는 온도와의 편차를 이용하여 연산하고 상기 연산 결과에 의해 가열 장치를 제어하면서, 반응 용기 내에 제품 기판 및 보충 기판을 수용하여 열처리한다.
프로세스 튜브, PID 연산기

Description

기판 처리 장치 및 반도체 장치의 제조 방법, 온도 제어 방법{SUBSTRATE PROCESSING APPARATUS, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND TEMPERATURE CONTROLLING METHOD}
본 발명은 기판 처리 장치 및 반도체 장치의 제조 방법, 온도 제어 방법에 관한 것이다.
종래, 기판 처리 장치, 반도체 제조 장치에서는, 노내(爐內)의 온도를 적절한 온도로 유지하거나 또는 노내를 지정한 온도 변화에 추종(追從)시킬 필요가 있기 때문에, 미리 설정한 목표 온도의 온도 변화 패턴에 근거하여 제어 장치가 히터의 제어를 수행하고 있다(예를 들면, 특허 문헌 1 참조).
<특허 문헌 1> WO2006/070552호 공보
종래 기술에서는 노내의 온도를 적절한 온도로 유지 또는 노내를 지정한 온도 변화에 추종시킬 필요가 있기 때문에, 미리 설정한 연산 파라미터에 근거하여 제어 장치가 온도 제어를 수행하고 있다. 그러나 반응 용기의 내벽에 부착하는 막의 누적 등을 요인으로 한 요인 온도 특성 변화에 대응할 수 없고, 온도 안정 시간이 지연된다는 문제점이 있었다.
본 발명은 상술한 문제점을 해결하기 위해 이루어진 것으로서, 노내 온도 특성의 변화에 대응하고, 열처리 시간의 단축 및 장치 가동률의 향상에 기여할 수 있는 기판 처리 장치 및 반도체 장치의 제조 방법, 온도 제어 방법을 제공하는 것을 목적으로 한다.
상술한 과제를 해결하기 위해, 본 발명에 따른 기판 처리 장치는, 적어도 제품 기판 및 보충 기판을 수용하는 반응 용기와, 상기 반응 용기 내를 가열하는 가열 장치와, 상기 가열 장치 내의 온도를 검출하는 온도 검출기와, 설정 온도와 상기 온도 검출기가 검출하는 온도와의 편차 및 적어도 1 개의 연산 파라미터를 이용하여 연산하고 상기 연산 결과에 의해 상기 가열 장치를 제어하는 제어 장치를 갖고, 상기 제어 장치는, 상기 연산 파라미터를 결정(決定)하는 연산 파라미터 설정기를 가지며, 상기 연산 파라미터 설정기는, 상기 반응 용기에 누적하는 막두께에 근거하여 제1 연산 파라미터 보정치를 결정하는 제1 연산 파라미터 설정기와, 상기 보충 기판에 누적하는 막두께에 근거하여 제2 연산 파라미터 보정치를 결정하는 제2 연산 파라미터 설정기와, 상기 보충 기판의 매수(枚數)에 근거하여 제3 연산 파라미터 보정치를 결정하는 제3 연산 파라미터 설정기와, 적어도 상기 제1 연산 파라미터 보정치와 제2 연산 파라미터 보정치와 상기 제3 연산 파라미터 보정치를 이용하여 상기 연산 파라미터를 산출하는 연산 파라미터 산출기를 갖는 기판 처리 장치이다.
또한, 본 발명에 따른 반도체 장치의 제조 방법은, 연산 파라미터 산출기가, 제1 연산 파라미터 설정기가 반응 용기에 누적하는 막두께에 근거하여 결정한 제1 연산 파라미터 보정치와, 제2 연산 파라미터 설정기가 보충 기판에 누적하는 막두께에 근거하여 결정한 제2 연산 파라미터 보정치와, 제3 연산 파라미터 설정기가 상기 보충 기판의 매수에 근거하여 결정한 제3 연산 파라미터 보정치를 적어도 이용하여 연산 파라미터를 산출하는 공정과, 적어도 상기 산출된 연산 파라미터와, 설정 온도와 온도 검출기가 가열 장치 내의 온도를 검출하는 온도와의 편차를 이용하여 연산하고 상기 연산 결과에 의해 상기 가열 장치를 제어하면서, 상기 반응 용기 내에 제품 기판 및 상기 보충 기판을 수용하고 상기 제품 기판 및 보충 기판을 열처리하는 공정을 갖는 반도체 장치의 제조 방법이다.
또한, 본 발명에 따른 온도 제어 방법은, 연산 파라미터 산출기가, 반응 용기에 누적하는 막의 막두께치(膜厚値)에 근거하여 결정한 제1 연산 파라미터 보정치와, 보충 기판에 누적하는 막두께에 근거하여 결정한 제2 연산 파라미터 보정치와, 상기 보충 기판의 매수에 근거하여 구한 제3 연산 파라미터 보정치를 적어도 이용하여 연산 파라미터를 산출하고, 설정 온도와 온도 검출기가 가열 장치 내의 온도를 검출하는 온도와의 편차 및 적어도 상기 산출된 연산 파라미터를 이용하여 연산하고 상기 연산 결과에 의해 상기 가열 장치를 제어하는 온도 제어 방법이다.
이상에 상세하게 설명한 바와 같이 본 발명에 따르면, 열처리 시간의 단축 및 장치 가동률의 향상에 기여할 수 있는 기판 처리 장치 및 반도체 장치의 제조 방법, 온도 제어 방법을 제공할 수 있다.
이하, 본 발명의 실시 형태에 대해서 도면을 참조하면서 설명한다.
<제1 실시 형태>
도 1은 본 발명의 제1 실시 형태에 따른 열처리 장치에 있어서의 처리로(處理爐) 주변의 구성의 상세에 대해서 설명하기 위한 종단면도이다.
도 1에 나타나 있는 바와 같이, 처리로(202)는 가열 기구로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보지판(保持板)으로서의 히터 베이스(heater base, 251)에 지지됨으로써 수직으로 설치되어 있다.
히터(207)의 내측에는, 히터(207)와 동심원 형상으로 반응관으로서의 프로세스 튜브(process tube, 203)가 배설(配設)되어 있다. 프로세스 튜브(203)는 내부 반응관으로서의 이너 튜브(inner tube, 204)와, 그 외측에 설치된 외부 반응관으로서의 아우터 튜브(outer tube, 205)로 구성되어 있다. 이너 튜브(204)는, 예를 들 면 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성(耐熱性) 재료로 구성되어 있다. 이너 튜브(204)는, 상단 및 하단이 개구(開口)한 원통 형상으로 형성되어 있다. 이너 튜브(204)의 통 중공부(中空部)에는 처리실(201)이 형성되어 있다. 처리실(201)은 기판으로서의 웨이퍼(200)를 후술하는 보트(217)에 의해 수평 자세에서 수직 방향에 다단으로 정렬한 상태로 수용 가능하게 구성되어 있다. 아우터 튜브(205)는, 예를 들면 석영 또는 탄화 실리콘 등의 내열성 재료로 구성되어 있다. 아우터 튜브(205)의 내경(內徑)이 이너 튜브(204)의 외경(外徑)보다 크며 상단이 폐색(閉塞)하고 하단이 개구한 원통 형상으로 형성되어 있고, 이너 튜브(204)와 동심원 형상으로 설치되어 있다.
아우터 튜브(205)의 하방에는, 아우터 튜브(205)와 동심원 형상으로 매니폴드(manifold, 209)가 배설되어 있다. 매니폴드(209)는, 예를 들면 스테인리스 등으로 구성되고, 상단 및 하단이 개구한 원통 형상으로 형성되어 있다. 매니폴드(209)는, 이너 튜브(204)와 아우터 튜브(205)에 계합(係合)하고 있고, 이것들을 지지하도록 설치되어 있다. 한편, 매니폴드(209)와 아우터 튜브(205) 사이에는 씰 부재로서의 O링(220a)이 설치되어 있다. 매니폴드(209)가 히터 베이스(251)에 지지됨으로써, 프로세스 튜브(203)는 수직으로 설치된 상태로 되어 있다. 프로세스 튜브(203)와 매니폴드(209)에 의해 반응 용기가 형성된다.
후술하는 씰 캡(219)에는 가스 도입부로서의 노즐(230)이 처리실(201) 내에 연통하도록 접속되어 있고, 노즐(230)에는 가스 공급관(232)이 접속되어 있다. 가 스 공급관(232)의 노즐(230)과의 접속측과 반대측인 상류측에는, 가스 유량 제어기로서의 MFC(Mass Flow Controller, 241)을 개재하여 도시하지 않은 처리 가스 공급원이나 불활성 가스 공급원이 접속되어 있다. MFC(241)에는, 가스 유량 제어부(122)가 전기적으로 접속되어 있고, 공급하는 가스의 유량이 원하는 양이 되도록 원하는 타이밍으로 제어하도록 구성되어 있다.
매니폴드(209)에는, 처리실(201) 내의 분위기를 배기(排氣)하는 배기관(231)이 설치되어 있다. 배기관(231)은, 이너 튜브(204)와 아우터 튜브(205)와의 극간(隙間)에 의해 형성되는 통 형상 공간(250)의 하단부에 배치되어 있고, 통 형상 공간(250)에 연통(連通)하고 있다. 배기관(231)의 매니폴드(209)와의 접속측과 반대측인 하류측에는 압력 검출기로서의 압력 센서(245) 및 압력 조정 장치(242)를 개재하여 진공 펌프 등의 진공 배기 장치(246)가 접속되어 있고, 처리실(201) 내의 압력이 소정의 압력(진공도)이 되도록 진공 배기할 수 있도록 구성되어 있다. 압력 조정 장치(242) 및 압력 센서(245)에는, 압력 제어부(123)가 전기적으로 접속되어 있고, 압력 제어부(123)는 압력 센서(245)에 의해 검출된 압력에 근거하여 압력 조정 장치(242)에 의해 처리실(201) 내의 압력이 원하는 압력이 되도록 원하는 타이밍으로 제어하도록 구성되어 있다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀(氣密)하게 폐색 가능한 노구(爐口) 덮개로서의 씰 캡(219)이 설치되어 있다. 씰 캡(219)은 매니폴드(209)의 하단에 수직 방향 하측으로부터 당접(當接)된다. 씰 캡(219)은 예를 들면 스테인리스 등의 금속으로 구성되고, 원반 형상으로 형성되어 있다. 씰 캡(219)의 상면에는 매니폴드(209)의 하단과 당접하는 씰 부재로서의 O링(220b)이 설치된다. 씰 캡(219)의 처리실(201)과 반대측에는, 보트(217)를 회전시키는 회전 기구(254)가 설치되어 있다. 회전 기구(254)의 회전축(255)은 씰 캡(219)을 관통하여, 후술하는 보트(217)에 접속되어 있고, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 씰 캡(219)은 프로세스 튜브(203)의 외부에 수직하게 설비된 승강 기구로서의 보트 엘리베이터(225)에 의해 수직 방향으로 승강되도록 구성되어 있고, 이에 의해 보트(217)를 처리실(201)에 대해 반입 반출하는 것이 가능해지고 있다. 회전 기구(254) 및 보트 엘리베이터(225)에는, 구동 제어부(124)가 전기적으로 접속되어 있고, 원하는 동작을 하도록 원하는 타이밍으로 제어하도록 구성되어 있다.
기판 보지체(保持體)로서의 보트(217)는, 예를 들면 석영이나 탄화규소 등의 내열성 재료로 구성되고, 복수 매의 웨이퍼(200)를 수평 자세이면서 서로 중심을 가지런히 맞춘 상태로 정렬시켜 다단으로 보지하도록 구성되어 있다. 한편 보트(217)의 하부에는, 예를 들면 석영이나 탄화규소 등의 내열성 재료로 구성되는 원판 형상을 한 단열 부재로서의 단열판(216)이 수평 자세에서 다단으로 복수 매 배치되어 있고, 히터(207)로부터의 열(熱)이 매니폴드(209)측에 전달되기 어렵도록 구성되어 있다.
히터(207)는, 프로세스 튜브(203) 내의 온도를 보다 고(高)정밀도로 제어하기 위해서 복수의 독립된 존(Zone)을 형성하고, 각각 독립하여 제어가 가능하도록 구성되어 있다. 예를 들면, 히터(207)는, 상부 존(U존), 상부와 중앙부 사이의 존(CU존), 중앙부 존(C존), 하부와 중앙부 사이의 존(CL존), 하부 존(L존) 등과 같이 분할되어 있다.
프로세스 튜브(203) 내에는, 프로세스 튜브(203) 내의 온도를 검출하기 위한 온도 검출기로서의 내부 온도 센서(263a)가 설치되어 있다. 내부 온도 센서(263a)는, 히터(207)의 복수의 존에 대응하도록 각각의 존에 따른 위치에 검출점(檢出点)을 갖는다. 즉, 내부 온도 센서(263a)에는, 검출점이 복수 설치되어 있다.
히터(207)에는, 히터(207)에 설치된 발열체의 온도를 검출하기 위한 온도 검출기로서의 외부 온도 센서(263b)가 설치되어 있다. 외부 온도 센서(263b)는, 히터(207)의 복수의 존에 대응하도록 각각의 존에 따른 위치에 설치되어 있다. 즉, 외부 온도 센서(263b)는 복수 설치되어 있다.
내부 온도 센서(263a) 및 외부 온도 센서(263b), 히터(207)의 각 제어 존에는, 온도 제어부(121)가 전기적으로 접속되어 있고, 프로세스 튜브(203) 내의 온도를 설정된 온도로 하도록 내부 온도 센서(263a), 외부 온도 센서(263b)에 의해 온도를 검출하고, 온도 제어부(121)에 의해 히터(121)의 출력을 제어하도록 구성되어 있다.
즉, 온도 제어부(121)는, 히터(207)에 의해 구성되는 복수의 가열 존에 대한 온도 설정치와 내부 온도 센서(263a), 외부 온도 센서(263b)로부터의 검출치와의 편차에 근거하여, 가열 존마다 히터(207)로의 파워 제어 신호가 출력되고, 처리실(201) 내의 온도가 원하는 온도 분포가 되도록 원하는 타이밍으로 온도 제어를 수행한다.
한편, 여기에서는, 내부 온도 센서(263a)는 이너 튜브(204) 내에 설치되도록 구성되어 있는데, 내부 온도 센서(263a)는 프로세스 튜브(203) 내이면, 예를 들면, 통 형상 공간(250)에 배치해도 된다. 예를 들면, 외부 온도 센서(263b)보다 웨이퍼(200) 가까이, 설치되도록 구성되어 있으면 된다. 또한, 외부 온도 센서(263b)는 히터(207)에 설치되도록 구성되어 있는데, 외부 온도 센서(263b)는 내부 온도 센서(263a)보다 히터(207)의 발열체측에 가깝게 배치되면 된다.
가스 유량 제어부(122), 압력 제어부(123), 구동 제어부(124), 온도 제어부(121)는, 조작부, 입출력부도 구성하고, 기판 처리 장치 전체를 제어하는 주(主)제어부(120)에 전기적으로 접속되어 있다. 이들, 가스 유량 제어부(122), 압력 제어부(123), 구동 제어부(124), 온도 제어부(121), 주제어부(120)는 컨트롤러(240)로서 구성되어 있다.
다음으로, 상기 구성에 따른 처리로(處理爐, 202)를 이용하고, 반도체 디바이스의 제조 공정의 일 공정으로서, CVD법에 의해 웨이퍼(200) 상에 박막을 형성하는 방법에 대해 설명한다. 한편, 이하의 설명에 있어서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(240)에 의해 제어된다.
복수 매의 웨이퍼(200)가 보트(217)에 장전(wafer charge)되면, 도시하지 않은 노구 게이트 밸브(덮개)를 퇴피(退避)시킴으로써, 매니폴드(209)의 하단의 개구를 개방한다. 도 1에 나타나 있는 바와 같이, 복수 매의 웨이퍼(200)를 보지한 보트(217)는, 보트 엘리베이터(225)에 의해 들어올려져 처리실(201)에 반입(boat loading)된다. 이 상태에서, 씰 캡(219)은 O링(220b)을 개재하여 매니폴드(209)의 하단을 씰(Seal)한 상태가 된다.
처리실(201) 내가 원하는 압력(진공도)이 되도록 진공 배기 장치(246)에 의해 진공 배기된다. 이 때, 처리실(201) 내의 압력은, 압력 센서(245)로 측정되고, 이 측정된 압력에 근거하여 압력 조절기(242)가, 피드백 제어된다. 또한, 처리실(201) 내가 원하는 온도가 되도록 히터(207)에 의해 가열된다. 이 때, 처리실(201) 내가 원하는 온도 분포가 되도록 온도 센서(263)가 검출한 온도 정보에 근거하여 히터(207)로의 통전(通電) 상태가 피드백 제어된다. 이어서, 회전 기구(254)에 의해, 보트(217)가 회전됨으로써, 웨이퍼(200)가 회전된다.
이어서, 처리 가스 공급원으로부터 공급되고, MFC(241)에서 원하는 유량이 되도록 제어된 가스는, 가스 공급관(232)을 유통하여 노즐(230)로부터 처리실(201) 내에 도입된다. 도입된 가스는 처리실(201) 내를 상승하고, 이너 튜브(204)의 상단 개구로부터 통 형상 공간(250)에 유출하여 배기관(231)으로부터 배기된다. 가스는 처리실(201) 내를 통과할 때 웨이퍼(200)의 표면과 접촉하고, 이 때에 논 플라즈마(non plasma) 상태에서 열CVD 반응에 의해 웨이퍼(200)의 표면 상에 박막이 퇴적(deposition)된다.
미리 설정된 처리 시간이 경과하면, 불활성 가스 공급원으로부터 불활성 가스가 공급되고, 처리실(201) 내가 불활성 가스로 치환됨과 함께, 처리실(201) 내의 압력이 상압(常壓)으로 복귀된다.
그 후, 보트 엘리베이터(225)에 의해 씰 캡(219)이 하강되고, 매니폴드(209)의 하단이 개구됨과 함께, 처리 완료된 웨이퍼(200)가 보트(217)에 보지된 상태에 서 매니폴드(209)의 하단으로부터 프로세스 튜브(203)의 외부에 반출(boat unloading)된다. 그 후, 처리 완료된 웨이퍼(200)는 보트(217)로부터 취출(取出)된다(wafer discharge).
한편, 일례로, 본 실시 형태의 처리로에서 웨이퍼를 처리할 때의 처리 조건으로서는, 예를 들면, 인 도프 실리콘막의 성막에 있어서는, 처리 온도 500~650℃, 처리 압력 13.3~1330Pa, 인 원자 함유 가스와 실리콘 원자 함유 가스를 처리실 내에 공급하는 조건이 예시되고, 각각의 처리 조건을, 각각의 범위 내의 어떤 값으로 일정하게 유지함으로써 웨이퍼에 처리가 이루어진다.
도 2에 웨이퍼(200)를 처리실(201)에서 처리할 때의 보트(217)로의 웨이퍼(200)의 재치(載置) 상태를 예시한다. 도 2에 나타내는 바와 같이, 보트(217)의 상부로부터 하부에 걸쳐, 상측 사이드 더미 웨이퍼(side dummy wafer)(S.D)(200a), 제품 웨이퍼(PRD)(200b), 보충용 더미 웨이퍼[(F.D), 이하, 단순히 보충 웨이퍼라고도 함)(200c), 하측 사이드 더미 웨이퍼(S.D)(200d)가 재치되어 있다. 한편, 상측 사이드 더미 웨이퍼(S.D)(200a), 제품 웨이퍼(PRD)(200b), 보충용 더미 웨이퍼(F.D)(200c), 하측 사이드 더미 웨이퍼(S. D)(200d) 각각의 사이에는 모니터 웨이퍼가 재치되어 있다.
보충용 더미 웨이퍼(200c)는, 처리해야 할 제품 웨이퍼(200b)의 매수가 보트(217)에 있어서의 제품 웨이퍼(200b)의 처리 영역에 재치 가능한 매수보다 작은 경우에, 제품 웨이퍼(200b)를 재치하지 않는 영역에 재치한다. 이에 의해, 열처리 조건을 보트(217)에 있어서의 제품 웨이퍼(200b)의 처리 영역에 재치 가능한 매수 전부를 재치한 것과 실질적으로 동일한 처리 조건 하에서의 처리가 가능하게 되고, 제품 웨이퍼(200b)로의 웨이퍼 면내 막두께 균일성 및 웨이퍼 면간 막두께 균일성, 뱃치(batch)간 막두께 균일성 등을 향상시킨다.
도 3은, 도 1에서 설명한 열처리 장치의 온도 제어부(121)의 일부가 되는 제어 장치(26)에 있어서의 기능 블록도이다. 한편, 온도 제어부(121)는, 상술한 가열 존마다, 히터(207), 내부 온도 센서(263a), 외부 온도 센서(263b) 각각에 따라 제어하는데, 이하의 설명에서는, 특별한 설명이 없는 한, 그 중 하나의 가열 존에 대한 설명인 것으로 한다.
도 3에 나타내는 바와 같이, 제어 장치(26)는 감산기(減算器)(21, 24)와 PID 연산기(23, 25)와 연산 파라미터 설정기(22)로 구성된다.
감산기(21)는 상위 컨트롤러 Uc에서 설정되는 설정치 S와 제어량 A를 감산한 결과를 편차 D로서 산출하여, PID 연산기(23)로 출력하는 것이다.
감산기(24)는 PID 연산기(23)로 산출된 결과 W와 제어량 B를 감산한 결과를 편차 E로서 산출하여, PID 연산기(25)로 출력하는 것이다.
다음으로 PID 연산기(23, 25)에 대해서 도 4를 따라 설명한다. 도 4에 나타내는 바와 같이, PID 연산기(23, 25)는, 가산기(加算器, 30)와 적분 연산(31)과 비례 연산(32)과 미분 연산(33)으로 구성된다.
적분 연산(31)은 편차 I를 입력하고, 편차 I를 시간 적분 연산(I 연산)한 결과에 미리 설정되어 있는 파라미터 Ki를 곱한 값을 적분치 N으로서 출력하는 것이다. 어떤 특정 시간 t에 있어서의 편차 I를 I(t), 그 때의 적분치 N를 N(t)로 나타 낸다고 하면, 적분치 N은 (1) 식에 따라 구할 수 있다.
Figure 112009069329710-PAT00001
비례 연산기(32)는 편차 I를 입력하고, 미리 설정되어 있는 파라미터 Kp를 곱한 값을 비례치 О로서 출력하는 것이다. 어떤 특정 시간 t에 있어서의 편차 I를 I(t), 그 때의 비례치О를 О(t)로 나타내면, 비례치О는 (2)식에 따라 구할 수 있다.
О(t) = Kp · I(t)
미분 연산기(33)는, 편차 I를 입력하고, 편차 I를 시간 미분 연산(D연산)한 결과에 미리 설정되어 있는 파라미터 Kd를 곱한 값을 미분치 R로서 출력하는 것이다.
어느 특정 시간 t에 있어서의 편차 I를 I(t), 그 때의 미분치 R을 R(t)로 나타낸다고 하면, 미분치 R은 수학식 3에 따라 구할 수 있다.
R(t) = Kd · dI(t) /dt
가산기(30)는 적분치 N과 비례치О와 미분치 R을 입력하고, 그들 총합을 산출하여 조작량 M을 출력하는 것이다. 어떤 특정의 시간 t에 있어서의 편차 I를 I(t), 그 때의 조작량 M을 M(t)로 나타낸다고 하면, 상술한 수학식 1, 수학식 2, 수학식 3으로부터 조작량 M은 수학식 4에 따라 구할 수 있다. 이들을 PID 연산이라고 부른다.
Figure 112009069329710-PAT00002
다음으로 도 3에 나타내는 상위 컨트롤러 Uc에 접속되고, PID 연산기(23)에 연산 파라미터 H를 지시하는 연산 파라미터 설정기(22)에 대해서 도 5에 따라 설명한다.
도 5에 나타내는 바와 같이 연산 파라미터 설정기(22)는, Step ID 판정기(41), 반응관 누적 막두께 연산 파라미터 설정기(42), 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43), 보충 웨이퍼 매수 연산 파라미터 설정기(44), 연산 파라미터 산출기(45)에 의해 구성된다. 연산 파라미터 설정기(22)는, PID 연산기(23)가 PID 연산에 사용하는 연산 파라미터 H를 결정한다.
우선, 반응관 누적 막두께 연산 파라미터 설정기(42)에 대해 설명한다. Doped－POLY막이나 Si3N4막 등 특정한 성막 처리를 복수 회 계속해서 뱃치(batch) 실시하면, 반응 용기 내, 특히 프로세스 튜브(203)의 내벽에 막이 누적해 간다. 이에 의해, 프로세스 튜브(203)의 열 흡수율, 반사율, 투과율이 변화하고, 만약 히터(207)에 동일한 조작량을 부여했다고 하더라도 반응 용기 내의 온도 상승률이 변화한다. 이들 열 흡수율 등이 변화함으로써 특히 제품 웨이퍼(200b), 혹은 내부 온도 센서(263a)의 온도 검출 상태에 열적 영향을 미치는 일이 많다. 이 문제를 시정 하기 위해, 반응관 누적 막두께 연산 파라미터 설정기(42)는, 특히 영향이 큰 프로세스 튜브(203)에 누적하는 막의 막두께치를 관리한다.
반응관 누적 막두께 연산 파라미터 설정기(42)에는, 프로세스 튜브(203)에 부착하는 부착물의 반응관 누적 막두께 범위와, 상기 반응관 누적 막두께 범위에 대응하는 반응관 연산 파라미터 보정치를 설정 및 기억 가능하게 구성되어 있다.
반응관 누적 막두께 연산 파라미터 설정기(42)는, 실제로 프로세스 튜브(203)에 부착하는 부착물의 누적 막두께 등 상위 컨트롤러 Uc로부터 지시된 반응관 누적 막두께가, 반응관 누적 막두께 연산 파라미터 설정치(42)에 기억된 반응관 누적 막두께 범위 내일 때에, 연산 파라미터를 보정하기 위해, 상기 반응관 누적 막두께 범위에 대응하는 반응관 연산 파라미터 보정치를 선택하여, 연산 파라미터 산출기(45)에 전달한다.
반응관에 부착하는 부착물의 반응관 누적 막두께 범위와, 상기 반응관 누적 막두께 범위에 대응하는 연산 파라미터 보정치와의 관련지음은, 오퍼레이터의 입력에 의해, 설정, 변경할 수 있다.
바람직하게는, 미리 취득한 데이터나 실험 데이터, 통계 데이터 등에 근거하여, 설정, 변경하면 된다.
바람직하게는, 반응관 누적 막두께 범위를, 다른 범위에서 복수 설정을 가능하게 하고, 각각에 관련지어 히터(207)에 있는 복수의 제어 존마다 반응관 연산 파라미터 보정치를 설정 가능하도록 구성한다. 이에 의해, 더욱 정확한 제어가 가능하게 된다.
바람직하게는, 상기 반응관 누적 막두께 범위를, 다른 범위에서 복수 설정을 가능하게 하고, 상기 복수의 반응관 누적 막두께 범위 각각에 관련지어 히터(207)가 복수 있는 제어 존 마다 반응관 연산 파라미터 보정치를 설정 가능하도록 구성한다. 이에 의해, 더욱 정확한 제어가 가능하게 된다.
다음으로 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43)에 대해 설명한다.
Doped－POLY막이나 Si3N4막 등 특정의 성막 처리를 복수 회 계속해서 뱃치를 실시하면, 상술한 반응관과 마찬가지로 보충 웨이퍼(200c)에도 막누적이 발생하고, 열 흡수율이 변화함으로써 특히 제품 웨이퍼(200b)나, 내부 온도 센서(263a)의 온도 검출 상태에 열적 영향을 미친다.
이 문제를 시정하기 위해, 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43)에서는, 1회의 성막 처리마다 보충 웨이퍼(200c)에 누적하는 막두께를 관리한다.
보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43)에는, 보충 웨이퍼(200c)에 부착하는 부착물의 보충 웨이퍼 누적 막두께 범위와, 상기 보충 웨이퍼 누적 막두께 범위에 대응하는 보충 웨이퍼 연산 파라미터 보정치를 설정 및 기억 가능하게 구성되어 있다.
보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43)는, 실제로 보충 웨이퍼(200c)에 부착하는 부착물의 누적 막두께 등 상위 컨트롤러 Uc로부터 지시된 누 적 막두께가, 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43)에 기억된 보충 웨이퍼 누적 막두께 범위 내일 때에, 연산 파라미터를 보정하기 위해, 상기 보충 웨이퍼 누적 막두께 범위에 대응하는 보충 웨이퍼 연산 파라미터 보정치를 선택하여, 연산 파라미터 산출기(45)에 전달한다.　
보충 웨이퍼(200c)에 부착하는 부착물의 보충 웨이퍼 누적 막두께 범위와, 상기 보충 웨이퍼 누적 막두께 범위에 대응하는 보충 웨이퍼 연산 파라미터 보정치와의 관련지음은, 오퍼레이터의 입력에 의해, 설정, 변경할 수 있다.
바람직하게는, 미리 취득한 데이터나 실험 데이터, 통계 데이터 등에 근거하여, 설정, 변경하면 된다.
또한, 복수의 보충 웨이퍼(200c)를 이용하여 성막 처리하는 경우, 보충 웨이퍼(200c)마다, 사용 회수나 사용된 성막 처리 조건이 다른 경우가 있고, 이 경우, 보충 웨이퍼(200c) 마다, 퇴적된 막두께가 달라지게 된다. 바람직하게는, 다음번의 기판 처리에 사용하기 위해 보트(217)에 재치된 모든 보충 웨이퍼(200c) 중에서 누적 막두께치가 최대가 되는 값을 선택하도록 하면 된다. 누적 막두께치의 최대치의 특정이 어려운 경우, 바람직하게는, 상위 컨트롤러 Uc 혹은 주제어부(120)에서, 보충 웨이퍼(200c)마다, 사용 회수나 사용된 성막 처리 조건 등의 사용 이력이나 누적 막두께치를 관리하고, 상기 관리된 누적 막두께치 중에서 최대 누적 막두께치를 선택하면 된다. 이것은, 보충 웨이퍼(200c)에서는, 누적 막두께치가 많을수록 온도 상승이 커지기 때문에, 누적 막두께치의 최대치를 선택함으로써, 누적 막두께치의 평균치를 선택하는 것에 비해, 처리실의 설정 온도에 대한 오버 슛(over shoot)이 경감(輕減)됨으로써, 온도 제어성의 점에서 뛰어나기 때문이다. 한편, 처리실의 설정 온도에 대한 오버 슛의 문제가 없는 경우는, 성막 처리에 사용하기 위해 보트(217)에 재치된 모든 보충 웨이퍼(200c)의 누적 막두께치의 평균치를 선택해도 된다.
또한, 바람직하게는, 상기 보충 웨이퍼 누적 막두께 범위를, 다른 범위에서 복수 설정 가능으로 하고, 각각에 관련지어 보충 웨이퍼 연산 파라미터 보정치를 설정 가능하도록 구성한다. 이에 의해, 더욱 정확한 제어가 가능하게 된다.
더욱 바람직하게는, 상기 보충 웨이퍼 누적 막두께 범위를, 다른 범위에서 복수 설정 가능으로 하고, 상기 복수의 보충 웨이퍼 누적 막두께 범위 각각에 관련지어 히터(207)에 있는 복수의 제어 존마다 보충 웨이퍼 연산 파라미터 보정치를 설정 가능하도록 구성한다. 이에 의해, 더욱 정확한 제어가 가능하게 된다.
다음으로 보충 웨이퍼 매수 연산 계수 설정기(44)에 대해 설명한다.
상술한 바와 같이, 보충 웨이퍼(200c)의 누적 막두께는 제품 웨이퍼(200b), 내부 온도 센서(263a)의 온도 검출 상태에 열적(熱的) 영향을 주는데, 보충 웨이퍼(200c)의 매수에 의해 영향의 정도가 변화하는 것을 생각할 수 있다. 예를 들면 상술한 연산 파라미터 보정치 Y를 검출했다고 하더라도 보충 웨이퍼가 1 매만 있는 경우와 50매 있는 경우에서는 제품 웨이퍼(200b), 내부 온도 센서(263a)에 대한 열적 영향은 크게 변화한다.
그래서, 보충 웨이퍼 매수 연산 계수 설정기(44)에서는, 다음번의 기판 처리에 사용하기 위해 보트(217)에 재치된 모든 보충 웨이퍼(200c)의 매수와, 상기 보 충 웨이퍼(200c)의 매수에 대응하는 보충 웨이퍼 연산 계수를 설정 및 기억 가능하게 구성되어 있다.
보충 웨이퍼 매수 연산 계수 설정기(44)는, 다음번의 기판 처리에 사용하기 위해 보트(217)에 재치된 모든 보충 웨이퍼(200c)의 매수 등, 상위 컨트롤러 Uc로부터 지시된 보충 웨이퍼(200c)의 매수가, 보충 웨이퍼 매수 연산 계수 설정기(44)에 기억된 보충 웨이퍼 매수 범위 내일 때에, 보충 웨이퍼 연산 파라미터를 보정하기 위해, 상기 보충 웨이퍼 매수 범위에 대응하는 보충 웨이퍼 연산 계수를 선택하여, 연산 파라미터 산출기(45)에 전달한다.
바람직하게는, 미리 취득한 데이터나 실험 데이터, 통계 데이터 등에 근거하여, 설정, 변경하면 된다.
바람직하게는, 상기 보충 웨이퍼 매수 범위를, 다른 범위에서 복수 설정 가능으로 하고, 각각에 관련지어 상기 보충 웨이퍼 매수 범위에 대응하는 연산 계수를 설정 가능하도록 구성한다. 이에 의해, 더욱 정확한 제어가 가능하게 된다.
바람직하게는, 상기 보충 웨이퍼 매수 범위를, 다른 범위에서 복수 설정 가능으로 하고, 상기 복수의 보충 웨이퍼 매수 범위 각각에 관련지어 히터(207)가 복수 있는 제어 존마다 보충 웨이퍼 연산 파라미터 보정치를 보정하는 연산 계수를 설정 가능하도록 구성한다. 이에 의해, 더욱 정확한 제어가 가능하게 된다.
다음으로 연산 파라미터 산출기(45)에 대해 설명한다.
연산 파라미터 설정치(45)에서는 반응관 누적 막두께 연산 파라미터 설정기(42), 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43), 보충 웨이퍼 매수 연 산 계수 설정기(44) 각각으로부터 입력되는 반응관 연산 파라미터 보정치 P1, 보충 웨이퍼 연산 파라미터 보정치 P2, 보충 웨이퍼 매수 연산 계수 P3으로부터 연산 파라미터 보정치 P를 산출하고, 상위 컨트롤러 Uc로부터 지시되는 연산 파라미터 F에 반영시켜, PID 연산에 사용하는 연산 파라미터 H를 결정한다. 여기서, 연산 파라미터 H는, 예를 들면, 상술한 Kp[비례 게인(gain)]를 예로 하면, 비례띠(比例帶)라고 불리고, Kp와의 관계는, 100으로부터 연산 파라미터 H를　제산(除算)한 값이 Kp로서 나타난다. 즉, 수학식 5에 따라 산출된다.
Kp=100/H
연산 파라미터 보정치 P는, 수학식 6에 나타나는 바와 같이 보충 웨이퍼 연산 파라미터 보정치 P2와 연산 계수 P3와의 곱셈치와 반응관 연산 파라미터 보정치 P1와 가산(加算)에 의해 산출된다.
PID 연산에 사용되는 연산 파라미터 H는 수학식 7에 따라 산출된다. F는 상위 컨트롤러로부터 입력된 P정수 F이며, 수학식 6에서 산출된 연산 파라미터 보정치 P와 P정수 F와의 가산에 의해 연산 파라미터 H는 산출된다.
P = P1 + P2 · P3
H = F + P
다음으로 스텝 ID 판정기(判定器)(41)에 대해 설명한다.
프로세스 레시피는, 복수의 스텝으로 구성된다. 이 복수의 스텝은, 각각의 스텝마다, 온도 설정, 압력 설정 등을 설정하고, 복수의 스텝을 순차적으로 실행해 감으로써, 성막 처리를 수행해 간다. 이 스텝마다, 스텝 ID를 미리, 주(主)제어부(120)에 등록해 둔다. 그리고, 스텝 ID 중, 반응관 누적 막두께 연산 파라미터 설정기(42), 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43), 보충 웨이퍼 매수 연산 계수 설정기(44)를 이용해야 할 스텝 ID를, 미리 주제어부(120) 혹은 제어 장치(26)에 설정해 둔다.
스텝 ID 판정기(41)는, 미리 설정된 특정의 스텝 ID를 실시하고 있는지의 여부를 판정한다.
스텝 ID 판정기(41)가 특정의 스텝 ID라고 판단한 경우는, 반응관 누적 막두께 연산 파라미터 설정기(42), 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43), 보충 웨이퍼 매수 연산 계수 설정기(44)를 이용한다. 한편, 스텝 ID 판정기(41)가 특정의 스텝 ID가 아니라고 판단한 경우는, 반응관 누적 막두께 연산 파라미터 설정기(42), 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43), 보충 웨이퍼 매수 연산 계수 설정기(44)를 이용하지 않는다. 즉, 스텝 ID 판정기(41)를 설치함으로써, 스텝 ID마다, 반응관 누적 막두께 연산 파라미터 설정기(42), 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43), 보충 웨이퍼 매수 연산 계수 설정기(44)를 이용하는지의 여부를 설정 가능으로 하고 있다.
특정의 스텝 ID 실시 시에만 반응관 누적 막두께 연산 파라미터 설정기(42), 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43), 보충 웨이퍼 매수 연산 계수 설정기(44)를 유효하게 함으로써, 예를 들면, 막 누적이 크게 영향을 주지 않는 스텝, 또는 웨이퍼가 처리실에 없는 스텝에 있어서는, 반응관 누적 막두께 연산 파라미터 설정기(42), 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43), 보충 웨이퍼 매수 연산 계수 설정기(44)를 이용하지 않더라도, 처리의 재현성(再現性)을 확보할 수 있기 때문에, 반응관 누적 막두께 연산 파라미터 설정기(42), 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43), 보충 웨이퍼 매수 연산 계수 설정기(44)를 오프(off)할 수 있다.
스텝 ID 판정기(41)를 설치함으로써, 특정의 막이 누적하는 프로세스에 대해서만 반응관 누적 막두께 연산 파라미터 설정기(42), 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43), 보충 웨이퍼 매수 연산 계수 설정기(44)를 유효(on)하게 하고, 그 이외의 프로세스에서는, 반응관 누적 막두께 연산 파라미터 설정기(42), 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43), 보충 웨이퍼 매수 연산 계수 설정기(44)를 무효(off)하게 함으로써, 복잡한 연산을 이용하지 않고, 누적 막두께의 영향 유무에 상관없이 재현성을 확보할 수 있기 때문에, 1 대의 기판 처리 장치로 다른 열처리, 성막 처리 등, 멀티의 프로세스를 실시하는 것이 가능하게 된다.
즉, 상위 컨트롤러 Uc로부터 취득한 이제부터 실시할 스텝 ID가 설정된 스텝 ID와 일치한 경우, 반응관 누적 막두께 연산 파라미터 설정기(42), 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43), 보충 웨이퍼 매수 연산 계수 설정기(44)를 유효하게 하고, 상술한 연산 파라미터 산출 처리를 실행한다.
스텝 ID가 일치하지 않는 경우는, 반응관 누적 막두께 연산 파라미터 설정 기(42), 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43), 보충 웨이퍼 매수 연산 계수 설정기(44)를 이용하지 않고, 상위 컨트롤러 Uc로부터 지시된 연산 파라미터 F로 PID 연산을 실시한다.
다음으로 도 3, 도 5에서 나타내는 블록도에 따라, 주로 제어 장치(26)및 히터(207) 부분에 있어서의 작용에 대해서 설명한다.
상위 컨트롤러 Uc로부터 제어 장치(26) 내의 감산기(21)로 목표치 S가 입력된다. 또한, 내부 온도 센서(263a)로부터 검출된 검출치에 근거하여, 얻어진 제어량 A가 감산기(21)에 입력된다. 감산기(21)에서는 목표치 S로부터 제어량 A를 감산하여, 편차 D를 출력한다.
또한, 상위 컨트롤러 Uc로부터 제어 장치(26) 내의 연산 파라미터 설정기(22)에 스텝 ID와 베이스 P 정수 F가 입력된다. 베이스 P 정수 F는, 연산 파라미터 설정기(22) 내의 연산 파라미터 산출기(45)에 입력된다. 스텝 ID는, 연산 파라미터 설정기(22) 내의 스텝 ID 판정기(41)에 입력된다.
스텝 ID 판정기(41)에서는, 입력된 스텝 ID가 미리 설정된 특정 ID인지의 여부의 판단을 수행한다.
스텝 ID 판정기(41)에서 특정의 ID라고 판단된 경우에는, 반응관 누적 막두께 연산 파라미터 설정기(42), 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43), 보충 웨이퍼 매수 연산 계수 설정기(44)가, 각각, 반응관 연산 파라미터 보정치 P1, 보충 웨이퍼 연산 파라미터 보정치 P2, 보충 웨이퍼 매수 연산 계수 P3을 결정한다.
결정된 반응관 연산 파라미터 보정치 P1, 보충 웨이퍼 연산 파라미터 보정치 P2, 보충 웨이퍼 매수 연산 계수 P3은 연산 파라미터 산출기(45)에 입력된다.
연산 파라미터 산출기(45)에서는, 베이스 P 정수 F와 반응관 연산 파라미터 보정치 P1, 보충 웨이퍼 연산 파라미터 보정치 P2, 보충 웨이퍼 매수 연산 계수 P3와 상술한 수학식 6과 수학식 7의 연산에 의해, 연산 파라미터 H를 결정한다.
연산 파라미터 H는, 상술한 수학식 5의 연산식에 의해, 비례 게인 Kp1으로 변환되고, PID 연산기(23)의 비례 게인 Kp가, 비례 게인 Kp1로 치환된다.
PID 연산기(23)에서는, 비례 게인 Kp1로 치환된 PID 연산식에 의해, 감산기(21)로부터 출력된 편차 D를 이용하여 PID 연산을 수행하고, 조작량 X를 결정한다. 이 조작량 X는 목표치 W로 변환되고, 감산기(24)에 입력된다. 또한, 외부 온도 센서(263b)로부터 검출된 검출치에 근거하여, 제어량 B가 감산기(24)에 입력된다. 감산기(24)에서는 목표치 W로부터 제어량 B를 감산하여, 편차 E를 출력한다. PID 연산기(25)에서는, 감산기(24)로부터 출력된 편차 E를 이용하여 PID 연산을 수행하여, 조작량 Z를 결정한다. 이 조작량 Z가 제어 장치(26)로부터 출력되어, 히터(207)에 입력된다. 그리고 히터(207)로부터 출력된 제어량 A, B는 다시 제어 장치(26)에 귀환된다. 이와 같이 제어 장치(26)로부터 출력되는 조작량 Z를, 목표치 S와 제어량 A와의 편차 D가 0이 되도록 시시각각 변화시킨다.
한편, 스텝 ID 판정기(41)로 특정의 ID가 아니라고 판단된 경우에는, 반응관 누적 막두께 연산 파라미터 설정기(42), 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43), 보충 웨이퍼 매수 연산 계수 설정기(44)를 이용하지 않는다. 반응관 연산 파라미터 보정치 P1, 보충 웨이퍼 연산 파라미터 보정치 P2, 보충 웨이퍼 매수 연산 계수 P3 각각 0지령(P1=0, P2=0, P3=0)을 수행하여, 베이스 P 정수 F를 연산 파라미터 산출기(45)에 입력된다. 연산 파라미터 산출기(45)에서는, 베이스 P 정수 F와 반응관 연산 파라미터 보정치 P1, 보충 웨이퍼 연산 파라미터 보정치 P2, 보충 웨이퍼 매수 연산 계수 P3와 상술한 수학식 6 및 수학식 7의 연산식에 의해, 연산 파라미터 H를 결정한다. 즉, 베이스 P 정수 F가 그대로, 연산 파라미터 H로서 이용되게 된다.
연산 파라미터 H는, 상술한 수학식 5의 연산식에 의해, 비례 게인 Kp1로 변환되고, PID 연산기(23)의 비례 게인 Kp가, 비례 게인 Kp1로 치환된다. 한편, 비례 게인 Kp=Kp1인 경우, 치환하지 않고, 제어해도 된다.
PID 연산기(23)에서는, 비례 게인 Kp1로 치환된 PID 연산식에 의해, 감산기(21)로부터 출력된 편차 D를 이용하여 PID 연산을 수행하여, 조작량 X를 결정한다. 이 조작량 X는 목표치 W로 변환되어, 감산기(24)에 입력된다. 또한, 외부 온도 센서(263b)로부터 검출된 검출치에 근거하여, 제어량 B가 감산기(24)에 입력된다. 감산기(24)에서는 목표치 W로부터 제어량 B를 감산하여, 편차 E를 출력한다. PID 연산기(25)에서는, 감산기(24)로부터 출력된 편차 E를 이용하여 PID 연산을 수행하여, 조작량 Z를 결정한다. 이 조작량 Z가 제어 장치(26)로부터 출력되어, 히터(207)에 입력된다. 그리고 히터(207)로부터 출력된 제어량 A, B는 다시 제어 장치(26)에 귀환된다. 이와 같이 제어 장치(26)로부터 출력되는 조작량 Z를, 목표치 S와 제어량 A와의 편차 D가 0이 되도록 시시각각 변화시킨다.
<실험예>
도 6은, 반응관 누적 막두께 연산 파라미터 설정기(42), 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43), 보충 웨이퍼 매수 연산 계수 설정기(44)를 이용하지 않고, 반응관 내벽에 부착한 부착물의 누적 막두께마다의 기판을 재치한 상태에서의 보트를 반응관 내에 반입할[이하, 보트 로드(boat load)라고 함] 때의 제품 웨이퍼가 재치되는 영역인 C 존에 배치된 내부 온도 센서가 검출한 온도 파형(波形) 그래프이다. 한편, 비례띠 P정수는 50%로 고정하여 제어하고 있다. 한편, 도 6의 좌측 종축을 설정 온도에 대한 온도 편차치(℃), 횡축을 경과 시간(min)으로 나타내고 있다. C 존에 있어서의 반응관 내벽에 부착한 누적 막두께로서, 1.4 마이크로미터(C1.4μ), 1.7 마이크로미터(C1.7μ), 2.5 마이크로미터(C2.5μ), 3.0 마이크로미터(C3.0μ), 3.6 마이크로미터(C3.6μ), 4.8 마이크로미터(C4.8μ), 6.6 마이크로미터(C6.6μ), 7.8 마이크로미터(C7.8μ) 일 때의 내부 온도 센서(263a)가 검출한 온도 파형을 나타낸다. 히터(207)의 설정 온도는 530℃로 되어 있고, 보트 업(boat up) 스텝을 개시(0 min)부터 종료(60 min)까지의 상기 온도 파형을 나타내고 있다. 한편, 1 마이크로미터를, 환산하면 1000나노미터가 된다.
여기서 상술한 보트 업 스텝에 맞추어 도 6을 설명한다. 프로세스 튜브(203)의 하단을 폐색하고 있던 도시하지 않은 덮개를 이동시킴으로써 프로세스 튜브(203)의 하단을 개방한다. 이 때, 반응관의 하단의 개구로부터 방열(放熱)하기 때문에, 내부 온도 센서(263a)가 검출하는 온도가 내려가고, 또한, 웨이퍼를 재치한 보트(217)가 프로세스 튜브(203) 내에 반입되는 것으로도 웨이퍼 및 보트(217) 의 열흡수에 의해 온도가 내려간다(0~7min). 보트(217)가 반응관 내에 반입되어, 다시, 내부 온도 센서(263a)가 검출하는 온도가 상승한다(7~20min). 그 후, 설정 온도인 530℃로 안정되도록 히터(207)를 제어 장치가 제어한다(20~60min).
도 7은, 도 6에 있어서의 530℃ 부근의 온도 파형을 확대한 그래프이다. 도 7을 보고 알 수 있는 바와 같이, 특히, 보트 업 스텝 개시 후 50분이 경과할 때까지 내부 온도 센서(263a)가 검출하는 온도는 설정 온도로부터의 오차 1℃ 이내로 안정되지 않고, 또한, 누적하는 부착물의 막두께가 증가할수록, 내부 온도 센서(263a)의 검출하는 온도가 저하하고 있음을 알 수 있다.
도 8은, 도 7의 보트 로드 후 30분 경과 후의 내부 온도 센서(263a)가 검출하는 온도와 C존에 있어서의 반응관 내벽에 부착한 부착물의 누적 막두께와의 관계를 나타내는 도이다. 종축은 설정 온도에 대한 온도 편차치(℃), 횡축은 막두께(μm)이다. 도 8에서 알 수 있는 바와 같이, 1.4μm 이상 3μm 이하까지는 일정한 제1 구배(句配)에서 0.8℃ 정도까지 온도 저하하고 있다. 3μm보다 두껍고 7.8μm 이하에서는, 제1 구배보다 작은 구배에서 0.2℃ 더욱 온도 저하하고, 1.0℃ 정도로 수속(收束)하고 있는 것을 알 수 있다.
도 9는, 기판을 재치한 상태에서의 보트를 반응관 내에 반입하는(이하, 보트 로드라고 함) 때의 제품 웨이퍼가 재치되는 영역인 C 존에 배치된 상황 하에 있어서, 베이스 P정수에 대해, P정수 보정치를 더하여, 제어했을 때의 내부 온도 센서(263a)가 검출한 온도 파형 그래프이다. 한편, 반응관 내벽에 부착한 부착물의 누적 막두께 0.8 마이크로미터에서 고정하고 있다. 한편, 도 9는 좌측 종축을 설정 온도에 대한 온도 편차치(℃), 횡축을 경과 시간(min)으로 나타내고 있다.
도 9를 보고 알 수 있는 바와 같이, C 존에 있어서의 P정수로서, 50%(C－C－0. 8u－P50), 60%(C－C－0. 8u－P60), 70%(C－C－0. 8u－P70), 80%(C－C－0. 8u－P80), 90%(C－C－0. 8u－P90), 100%(C－C－0. 8u－P100)일 때의 내부 온도 센서(263a)가 검출한 온도 파형을 나타낸다. 히터(207)의 설정 온도는 530℃로 되어 있고, 보트 업 스텝을 개시(0 min)부터 종료(60 min)까지의 상기 온도 파형을 나타내고 있다.
도 10은, 도 9에 있어서의 530℃ 부근의 온도 파형을 확대한 그래프이다. 도 10을 보고 알 수 있는 바와 같이, 특히, 보트 업 스텝 개시 후 40분 경과에서 내부 온도 센서(263a)가 검출하는 온도는 설정 온도로부터의 오차 1℃ 이내로 안정되어 있다.
도 11은, 도 10의 보트 로드 후 30분 경과 후의 내부 온도 센서(263a)가 검출하는 온도와 C존에 있어서의 P정수와의 관계를 나타내는 도면이다. 종축은 설정 온도에 대한 온도 편차치(℃), 횡축은 백분율(%)이다. 도 11로부터 알 수 있는 바와 같이, P정수를 크게 하면, 내부 온도 센서(263a)가 검출하는 온도 파형은 작아진다. 즉, P정수를 크게 하면, 처리실(201)의 온도는 저하한다. 역설하면, P정수를 작게 하면, 내부 온도 센서(263a)가 검출하는 온도 파형은 커진다. P정수를 작게 하면, 처리실(201)의 온도는 상승한다. 구체적으로 도 11을 보면, P정수가 50%일 때에는, 설정치에 대해 2.5℃ 크고, P정수가 90일 때는, 설정치에 대해 0.5℃ 크게 되어 있는 것을 알 수 있고, P정수가 10% 증가하면, 약 0.5℃ 온도가 저하하고, P 정수가 10% 감소하면, 약 0.5℃ 온도가 상승하는 것을 알 수 있다.
연산 파라미터치에 대해, 상술한 도 7, 도 8로부터 반응관 누적 막두께 연산 파라미터 설정기(42)에 있어서의 보정치를 산출한 결과를, 도 12에 나타낸다.
도 12에서는 베이스가 되는 P정수를 결정해 두고, 반응관 내벽에 부착한 누적 막두께에 대응하여, P의 보정치를 설정해 둔다. 여기에서는, 베이스 P정수를 50%로서 설정해 둔다. 한편, 베이스 P정수를 50%로서 설정한 이유는, 보정치를 설정할 때에, 상하 어느 쪽에 있어서도 변경량을 최대로 하기 때문이다.
도 11에서 상술한 바와 같이, 연산 파라미터 P치 10% 증가에 의해, 0.5℃ 온도 저하가 일어나므로, 반응관 내벽에 부착한 막두께가 0 마이크로미터보다 큰 값부터 1.5 마이크로미터 미만에서는, 보정치를 20%로 한다. 1.5 마이크로미터 이상부터 3.0 마이크로미터 미만에서는, 보정치를 10%로 한다. 3.0 마이크로미터 이상부터 10 마이크로미터 미만에서는, 보정치를 0%로 한다. 한편, 10 마이크로미터 이후는 보정치 0%로 한다.
이것들을 C 존뿐 아니라, CU 존, CL 존에 있어서도 마찬가지로 보정치를 설정하고, 반응관 누적 막두께 연산 파라미터 설정기(42)에 설정·기억시킨다. 한편, U 존, L 존에서 보정치가 0%로 되어 있는 것은 U 존, L 존은, 제품 웨이퍼 재치 범위가 아니고, 보정할 필요성이 부족하기 때문이지만, U 존, L 존에 있어서도 C 존과 마찬가지로 보정치를 설정해도 된다.
도 13은 반응관 누적 막두께 연산 파라미터 설정기(42), 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43), 보충 웨이퍼 매수 연산 계수 설정기(44)를 이용 하지 않고, 보충 웨이퍼에 부착한 부착물의 누적 막두께마다의 기판을 재치한 상태에서의 보트 로드시의 제품 웨이퍼가 재치되는 영역인 C 존에 배치된 내부 온도 센서가 검출한 온도 파형을 그래프로 나타낸다. 좌측 종축을 설정 온도에 대한 온도 편차치(℃), 횡축을 경과 시간(min)으로 나타낸다. C 존에 있어서의 반응관 내벽에 부착한 누적 막두께로서, 200나노미터(C200n), 360나노미터(C360n), 610나노미터(C610n), 820나노미터(C820n), 1200나노미터(C1200n)일 때의 내부 온도 센서(263a)가 검출한 온도 파형을 나타낸다. 히터(207)의 설정 온도는 530℃로 되어 있고, 보트 업 스텝을 개시(0min)부터 종료(60min)까지의 상기 온도 파형을 나타내고 있다.
도 14는, 도 13에 있어서의 530℃ 부근의 온도 파형을 확대한 그래프이다. 도 14를 보고 알 수 있는 바와 같이, 특히, 보트 업 스텝 개시 후 55분 경과할 때까지 내부 온도 센서(263a)가 검출하는 온도는 설정 온도로부터의 오차 1℃ 이내로 안정되지 않고, 또한, 누적하는 부착물의 막두께가 증가하는 만큼, 내부 온도 센서(263a)가 검출하는 온도가 상승하고 있는 것을 알 수 있다.
도 15는, 도 14의 보트 로드 후 30분 경과 후의 내부 온도 센서(263a)가 검출하는 온도와 C 존에 있어서의 보충 웨이퍼에 부착한 부착물의 누적 막두께와의 관계를 나타내는 도이다.
종축은 설정 온도에 대한 온도 편차치(℃), 횡축은 막두께(μm)이다. 도 15를 보고 알 수 있는 바와 같이, 1200나노미터까지 일정한 제1 구배에서 -0.5℃ 정도까지 온도 상승하고 있는 것을 알 수 있다.
연산 파라미터치는, 도 14, 도 15로부터 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43)에 있어서의 보정치를 산출한 결과를, 도 16에 나타낸다.
도 16에서는 베이스가 되는 P정수 베이스가 되는 정수 P를 결정해 두고, 보충 웨이퍼에 부착한 누적 막두께에 대응하여, P의 보정치를 설정해 둔다. 여기에서는, 베이스 P정수를 50%로서 설정해 둔다. 한편, 베이스 P정수를 50%로서 설정한 이유는, 보정치를 설정할 때에, 상하 어느 쪽에 있어서도 변경량을 최대로 하기 때문이다.
도 11에서 상술한 바와 같이, 연산 파라미터 P치 10% 증가에 의해, 0.5℃ 온도 저하가 일어나므로 보충 웨이퍼에 부착한 막두께가 0나노미터보다 큰 값부터 150나노미터 미만에서는, 보정치를 0%로 한다. 150나노미터 이상부터 300나노미터 미만에서는, 보정치를 10%로 한다. 300나노미터 이상부터 500나노미터 미만에서는, 보정치를 20%로 한다. 500나노미터 이상부터 800나노미터 미만에서는, 보정치를 30%로 한다. 800나노미터 이상부터 1200나노미터 미만에서는, 보정치를 40%로 한다. 이들을 C 존뿐 아니라, CU 존, CL 존에 있어서도 똑같이 보정치를 설정하고, 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43)에 설정·기억시킨다. 한편, U 존, L 존에서 보정치가 0%로 되어 있는 것은 U 존, L 존은, 제품 웨이퍼 재치 범위가 아니고, 보정할 필요성이 부족하기 때문이지만, U 존, L 존에 있어서도 C 존과 동일하게 보정치를 설정해도 된다.
보충 웨이퍼 매수 연산 계수에 대해, 도 14, 도 15로부터 보충 웨이퍼 매수 연산 계수 설정기(44)에 있어서의 보충 웨이퍼 매수 연산 계수를 산출한 결과를, 도 17에 나타낸다. 여기서 보충 웨이퍼 매수 연산 계수의 단위는 백분율%이다. 보충 웨이퍼 매수가 1 매 이상 25 매 미만이면, 보정 계수를 0%로 한다. 보충 웨이퍼 매수가 25 매 이상 50 매 미만이면, 보정 계수를 50%로 한다. 보충 웨이퍼 매수가 50 매 이상 75 매 미만이면, 보정 계수를 75%로 한다. 보충 웨이퍼 매수가 75 매 이상 100 매 미만이면, 보정 계수를 100%로 한다. 이것들을 C 존뿐 아니라, CU 존, CL 존에 있어서도 마찬가지로 보정치를 설정하여, 보충 웨이퍼 매수 연산 계수 설정기(44)에 설정·기억시킨다. 한편, U 존, L 존에서 보정치가 0%로 되어 있는 것은 U 존, L 존은, 제품 웨이퍼 재치 범위가 아니고, 보정할 필요성이 부족하기 때문이지만, U 존, L 존에 있어서도 C 존과 동일하게 보정치를 설정해도 된다.
또한, 보충 웨이퍼(200c)는, 보트(217) 상에서의 제품 웨이퍼(200b)를 재치해야 할 개소(個所)에 제품 웨이퍼(200b)를 재치하지 않을 때에 보충으로서 설치되는 보충의 웨이퍼이기 때문에, 성막 처리 프로세스의 종류, 1 회로 처리하고 싶은 제품 웨이퍼의 매수 등 여러 가지 조건 하에 있어서, 처리 시의 매수가 달라지는 경향이 있다. 한편, 보충 웨이퍼의 매수가 1 매 정도 증감했다고 하더라도 열적 영향이 크게 작용하는 일도 없다. 그 때문에, 바람직하게는, 상술한 바와 같이 소정 매수 범위에 대응하는 보정 계수를 설정하면 보다 용이한 제어를 가능하게 할 수 있다.
한편, 도 17의 보충 웨이퍼 매수가 50 매와 75 매일 때의 CU 존에 있어서의 보정 계수가 C 존과 CL 존과 다르도록 설정되어 있는 것은, 보트(217)에 있어서의 제품 웨이퍼 재치 범위 중 최하부(bottom) 위치부터 채워 넣어 보충 웨이퍼가 재치 되어 있다고 가정(假定)하고 있고, 예를 들면, 보충 웨이퍼의 매수가 75 매인 경우는, C, CL 존에서는 75%, CU 존은 50%로 하고, 주변에 있는 보충 웨이퍼의 매수에 따라 보정 계수를 다르게 하도록 설정한다.
본 실시 형태에 따르면, 적어도 이하의 하나 이상의 효과를 갖는다.
(1) 제품 웨이퍼와 달리, 사이드 더미 웨이퍼나 보충 웨이퍼는, 복수회의 백치(batch) 처리에 이용되기 때문에, 부착물이 누적하기 쉽다. 특히 보충 웨이퍼는, 사이드 더미 웨이퍼보다 제품 웨이퍼의 근방에 재치되기 때문에, 제품 웨이퍼로의 온도 영향 상태가 커진다. 본 실시 형태를 적용함으로써, 특히 보충 웨이퍼에 부착한 부착물의 온도 영향 상태를 반응관 내의 온도 제어에 반영할 수 있고, 보트 상의 다른 위치에 배치되는 웨이퍼로의 처리(웨이퍼 간)를, 균일한 온도 특성으로 수행할 수 있어, 보다 균일한 막두께, 막질(膜質)을 실현할 수 있다.
(2) 보충 웨이퍼에 부착한 부착물에 의한 제품 웨이퍼로의 온도 영향 상태는, 보충 웨이퍼의 매수에 따라 다르다. 본 실시 형태를 적용함으로써, 특히 부착물이 있는 보충 웨이퍼의 매수에 의한 온도 영향 상태를 반응관 내의 온도 제어에 반영할 수 있고, 보트 상의 다른 위치에 배치되는 웨이퍼로의 처리(웨이퍼 간)를, 균일한 온도 특성으로 수행할 수 있어, 보다 균일한 막두께, 막질을 실현할 수 있다.
(3) 반응관 내의 온도 특성에의 영향 상태는, 상술한 바와 같이 반응관 내벽에 부착한 부착물과 보충 웨이퍼에 부착한 부착물과는 그 영향 상태가 다르다. 본 실시 형태를 적용함으로써, 특히 반응관 내벽에 부착한 부착물과 보충 웨이퍼에 부 착한 부착물과의 각각의 온도 영향 상태를 설정함으로써, 설정된 설정치에 따라, 온도 제어에 반영시킬 수 있고, 복수회 반복되는 다른 웨이퍼로의 처리(뱃치 간)를, 균일한 온도 특성으로 수행할 수 있어, 보다 균일한 막두께, 막질을 실현할 수 있다.
(4) 부착물이 누적한 것에 따른 반응관 내에서의 열흡수율, 투과율, 반사율의 변화에 의해, 반응관 내의 온도 특성이 변화한다. 이러한 부착물의 누적에 의한 반응관 내의 온도 특성의 변화를 히터의 설정 온도를 변경함으로써 가열 상태를 조정하면 반응관 내의 온도가 안정되었을 때에는, 반응관 내부가 설정 온도에서 안정되게 되고, 이상적(理想的)으로 웨이퍼 열처리를 수행해야 할, 처리 온도와의 사이에 편차가 생겨 버리기 때문에, 뱃치 간에서의 막두께나 막질에 변화가 생겨 버리지만, 연산에 이용되는 정수, 예를 들면 P정수를 변화시킴으로써, 웨이퍼 열처리할 때의 온도는, 이상적으로 웨이퍼 열처리를 수행해야 할, 처리 온도와의 사이에 편차를 발생시키지 않고, 웨이퍼로의 열처리를 수행할 수 있다.
(5) 반응관 내로의 부착물 누적에 의한 온도 안정성의 악화를 경감할 수 있다.
(6) 반응관 내로의 부착물 누적에 의한 셀프 클리닝 등의 메인터넌스 주기를 늦출 수 있어, 열처리 장치의 가동률을 향상시킬 수 있다.
<제2 실시 형태>
도 18에 근거하여, 제2 실시 형태에 대해 설명한다. 제2 실시 형태에서, 제1 실시 형태와 다른 점은, 연산 파라미터 설정기에 반응관 누적 막두께 연산 파라미 터 설정기를 설치하지 않은 점이며, 기타에 대해서는 제1 실시 형태와 동일하다. 이 경우, 연산 파라미터 설정기(222)는, 도 18에 나타내는 바와 같이, Step ID 판정기(412), 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(432), 보충 웨이퍼 매수 연산 파라미터 설정기(442), 연산 파라미터 산출기(452)에 의해 구성된다.
다음으로 연산 파라미터 산출기(452)에 대해 설명한다.
연산 파라미터 설정치(452)에서는 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(432), 보충 웨이퍼 매수 연산 계수 설정기(442) 각각으로부터 입력되는 보충 웨이퍼 연산 파라미터 보정치 P22, 보충 웨이퍼 매수 연산 계수 P32로부터 연산 파라미터 보정치 PA를 산출하고, 상위 컨트롤러 Uc2로부터 지시되는 연산 파라미터 F2에 반영시켜, PID 연산에 사용하는 연산 파라미터 H2를 결정한다.
연산 파라미터 PA는, 수학식 8에 나타난 바와 같이 보충 웨이퍼 연산 파라미터 보정치 P22와 연산 계수 P32와의 곱셈치에 의해 산출된다.
PID 연산에 사용되는 연산 파라미터 H2는 수학식 9에 따라 산출된다. F2는 상위 컨트롤러로부터 입력된 P정수 F2이며, 수학식 8에서 산출된 연산 파라미터 PA와 P정수 F2와의 가산에 의해 연산 파라미터 H2는 산출된다.
PA =P22 · P32
H2 = F2 + PA
본 실시 형태에 따르면, 제1 실시 형태에 비해, 반응관에 부착한 부착물에 의한 반응관 내로의 온도 영향 상태를 조정할 수 없기는 하지만, 기타의 점에서는 제1 실시 형태와 동등한 효과를 발휘한다.
<변형예>
상술한 제2 실시 형태에서는, 성막 처리 이외에, 즉 막이 반응관 내에 누적하지 않는 열처리에 이용하는 열처리 장치, 예를 들면, 아닐(anneal) 장치에 있어서도, 보충 연산 파라미터 산출기(452)를 이용해도 된다. 이 경우, 예를 들면, 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(432)로부터 출력되는 보충 웨이퍼 연산 파라미터 보정치 P22를 열처리 회수(回數)에 상관없이, 외관상, 보충 웨이퍼(200c)에 막이 퇴적하고 있는 것으로 하여 제어를 수행하면 된다. 구체적으로는, 보충 웨이퍼 연산 파라미터 보정치 P22를, 고정치, 예를 들면, 보정치 0%로 하여, 베이스 P정수를 50%로 한다. 바꿔 말하면, 보충 기판의 유무에 의해 연산 파라미터 보정치를 결정하게 된다. 한편, 보충 웨이퍼 매수 연산 계수 설정기(442)로부터 출력되는 보충 웨이퍼 매수 연산 계수 P32는, 상술한 제2 실시 형태와 마찬가지로 보충 웨이퍼(200c)의 매수에 따라 변화하도록 설정한다. 이와 같이 설정함에 따라, 보충 웨이퍼(200c)로의 누적 막두께치나 열처리 회수에 관여하지 않고도, 보충 웨이퍼의 열용량 및 보충 웨이퍼의 매수에 의한 반응관 내로의 열영향을 시정할 수 있다.
<기타의 실시 형태>
제2 실시 형태에서는, 제1 실시 형태에 있어서의 연산 파라미터 설정기 중, 반응관 누적 막두께 연산 파라미터 설정기를 설치하지 않은 형태를 설명했는데, 예 를 들면, 제1 실시 형태에 있어서의 연산 파라미터 설정기 중, 반응관 누적 막두께 연산 파라미터 설정기를 설치하고, 보충 웨이퍼 누적 막두께 연산 파라미터 설정기, 보충 웨이퍼 매수 연산 파라미터 설정기를 설치하지 않도록 해도 된다. 이 경우, 보충 웨이퍼에 부착한 부착물에 의한 반응관 내로의 온도 영향 상태를 조정할 수 없기는 하지만, 기타의 점에서는 제1 실시 형태와 동등한 효과를 발휘한다.
상술한 실시 형태에 있어서의 연산 파라미터 설정기는, 특히 PID 연산기(23)에서 사용되는 P연산 파라미터에 적용하면 효과적이다. 이것은 누적 막두께에 의한 온도 특성 변화는 특히 열흡수가 크게 영향을 미치고 있기 때문에, 온도 과도기에 크게 나타나고, 반대로 온도 안정기에는 현저하게는 나타나지 않는다. 온도 과도기에는 설정치와 내부 온도 센서(263a)가 나타내는 값과의 온도 편차에 의한 비례 동작이 지배적이기 때문에, 본 발명을 P연산 파라미터의 보정에 적용하는 것이 유효하다. 그러나 I 동작 혹은 D 동작에 본 실시 형태를 적용해도 되고, 일정한 효과는 기대할 수 있다.
또한, PID 연산기(25)에서 사용되는 연산 파라미터에 적용해도 되고, 일정한 효과는 기대할 수 있다.
상술한 실시 형태에 있어서의 연산 파라미터 설정기는, PID 연산기(23), PID 연산기(25) 모두 이용하는 형태로 설명했는데, 특히 PID 연산기를 2 개 이용하지 않고 어느 한 쪽을 이용하도록 해도 적용 가능하다. 또한, PID 연산기 이외의 연산기에 적용하는 것도 가능하다.
아울러 내부 온도 센서와 외부 온도 센서의 2 개를 이용하는 형태로, 설명했 지만, 어느 한 쪽만의 온도 센서를 설치하는 형태에도 적용 가능하다.
또한, 상술한 실시 형태에서는, 프로세스 튜브(203)는 이너 튜브(204)와 아우터 튜브(25)의 이중관에서 형성 이너 튜브(204)를 설치하지 않고 아우터 튜브(205)만을 설치하는 등 일중관(一重管)이어도 되고, 삼중관(三重理) 이상 설치해도 된다. 또한, 반응 용기는, 프로세스 튜브(203)와 매니폴드(209)에 의해 형성되도록 설명했는데, 프로세스 튜브(203)와 매니폴드(209)를 일체화하여 형성해도 된다.
상술한 상위 컨트롤러 Uc, Uc2는, 기판 처리 장치 외에 개별로 설치해도 되고, 주제어부(120), 온도 제어부(121) 내에 설치해도 된다.
상술한 실시 형태에 있어서의 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43)와 보충 웨이퍼 매수 연산 계수 설정기(44)는, 보충 웨이퍼(200c)에만 적용되도록 설명했는데, 상측 사이드 더미 웨이퍼(200a) 혹은 하측 사이드 더미 웨이퍼(200d), 또는, 상측 사이드 더미 웨이퍼(200a) 및 하측 사이드 더미 웨이퍼(200d)에 부착한 부착물이 보충 웨이퍼(200c)와 마찬가지로 제품 웨이퍼(200b)로의 온도 영향 상태가 큰 경우, 필요에 따라서, 보충 웨이퍼(200c)뿐 아니라, 상측 사이드 더미 웨이퍼(200a) 혹은 하측 사이드 더미 웨이퍼(200d), 또는, 상측 사이드 더미 웨이퍼(200a) 및 하측 사이드 더미 웨이퍼(200d)도 보충 웨이퍼(200c)라고 판단하고, 상측 사이드 더미 웨이퍼(200a) 혹은 하측 사이드 더미 웨이퍼(200d), 또는, 상측 사이드 더미 웨이퍼(200a) 및 하측 사이드 더미 웨이퍼(200d)의 매수나 누적 막두께치를 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43)와 보충 웨이 퍼 매수 연산 계수 설정기(44)의 제어 대상으로 해도 된다. 이 경우, 상측 사이드 더미 웨이퍼(200a) 혹은 하측 사이드 더미 웨이퍼(200d), 또는, 상측 사이드 더미 웨이퍼(200a) 및 하측 사이드 더미 웨이퍼(200d)는, 상술한 실시 형태상, 실질적으로 보충 웨이퍼(200c)와 동등하게 된다.
상술한 실시 형태에 있어서의 스텝 ID 판정기(41)를 설치하지 않아도 된다. 이 경우, 미리 설정된 스텝 ID에 따라 반응관 누적 막두께 연산 파라미터 설정기(42)와 보충 웨이퍼 누적 막두께 연산 파라미터 설정기(43)와 보충 웨이퍼 매수 연산 계수 설정기(44)를 이용하는지의 여부를 판정할 수 없게 되는 만큼 뒤떨어지게 되지만, 기타에 대해서는, 스텝 ID 판정기(41)를 설치하는 경우와 동등의 효과를 발휘할 수 있다.
또한, 상술한 구성의 온도 제어 방법을, 몇 차례 반복하여 실행함으로써 최적의 조작량으로 자동 조정하도록 해도 된다. 기타, 상술한 구성의 온도 제어 방법을, 프로그램화하여 계산기 상에 실장(實裝)하도록 해도 되는 것은 말할 나위도 없다.
한편, 상술한 각 실시 형태에서는, 본 발명을 종형(縱型) 장치에 대해서 적용한 예를 나타냈는데, 이것에 한정되는 것은 아니고, 매엽(枚葉) 장치, 횡형(橫型) 장치로서의 열처리 장치에 대해서도 적용 가능한 것은 말할 나위도 없다.
본 발명은 적어도 이하의 실시 형태를 포함한다.
<부기 1>
적어도 제품 기판 및 보충 기판을 수용하는 반응 용기와, 상기 반응 용기 내 를 가열하는 가열 장치와, 상기 가열 장치 내의 온도를 검출하는 온도 검출기와, 설정 온도와 상기 온도 검출기가 검출하는 온도와의 편차 및 적어도 1 개의 연산 파라미터를 이용하여 연산하고 상기 연산 결과에 의해 상기 가열 장치를 제어하는 제어 장치를 갖고, 상기 제어 장치는, 상기 연산 파라미터를 결정하는 연산 파라미터 설정기를 갖고, 상기 연산 파라미터 설정기는, 상기 반응 용기에 누적하는 막두께(膜厚)에 근거하여 제1 연산 파라미터 보정치를 결정하는 제1 연산 파라미터 설정기와, 상기 보충 기판에 누적하는 막두께에 근거하여 제2 연산 파라미터 보정치를 결정하는 제2 연산 파라미터 설정기와, 상기 보충 기판의 매수에 근거하여 제3 연산 파라미터 보정치를 결정하는 제3 연산 파라미터 설정기와, 적어도 상기 제1 연산 파라미터 보정치와 제2 연산 파라미터 보정치와 상기 제3 연산 파라미터 보정치를 이용하여 상기 연산 파라미터를 산출하는 연산 파라미터 산출기를 갖는 기판 처리 장치.
<부기 2>
상기 제어 장치는, PID 연산기에 의해 상기 연산 결과를 연산하고 있는 부기 1에 기재한 기판 처리 장치.
<부기 3>
상기 설정 온도는, 상기 반응 용기에 적어도 상기 제품 기판 및 보충 기판을 상기 반응 용기 내에 수용할 때의 상기 반응 용기 내의 온도인 부기 1에 기재한 기판 처리 장치.
<부기 4>
상기 연산 파라미터 산출기는, 적어도 상기 제2 연산 파라미터 보정치와 상기 제3 연산 파라미터 보정치를 곱하여 상기 연산 파라미터를 산출하는 부기 1에 기재한 기판 처리 장치.
<부기 5>
상기 제1 연산 파라미터 설정기에는, 상기 반응 용기로의 누적 막두께의 두께에 따라 복수의 막두께 범위로 구분되고, 상기 복수의 막두께 범위 각각에 대응하는 보정치가 미리 설정되어 있는 부기 1에 기재한 기판 처리 장치.
<부기 6>
부기 1에 있어서, 상기 제2 연산 파라미터 설정기에는, 상기 보충 기판으로의 누적 막두께의 두께에 따라 복수의 막두께 범위로 구분되고, 상기 복수의 막두께 범위 각각에 대응하는 보정치가 미리 설정되어 있는 기판 처리 장치.
<부기 7>
상기 제3 연산 파라미터 설정기에는, 상기 보충 기판의 매수에 따라 복수의 매수 범위로 구분되고, 상기 복수의 매수 범위 각각에 대응하는 보정치가 미리 설정되어 있는 부기 1에 기재한 기판 처리 장치.
<부기 8>
상기 제1 연산 파라미터 설정기에는, 상기 반응 용기로의 누적 막두께의 두께에 따라 복수의 막두께 범위로 구분되고, 상기 복수의 막두께 범위 각각에 대응하는 보정치가, 상기 막두께 범위가 두께가 큰 범위가 됨에 따라, 커지도록 미리 설정되어 있는 부기 1에 기재한 기판 처리 장치.
<부기 9>
상기 제2 연산 파라미터 설정기에는, 상기 보충 기판으로의 누적 막두께의 두께에 따라 복수의 막두께 범위로 구분되고, 상기 복수의 막두께 범위 각각에 대응하는 보정치가, 상기 막두께 범위가 두께가 큰 범위가 됨에 따라, 작아지도록 미리 설정되어 있는 부기 1에 기재한 기판 처리 장치.
<부기 10>
상기 제3 연산 파라미터 설정기에는, 상기 보충 기판의 매수에 따라 복수의 매수 범위로 구분되고, 상기 복수의 매수 범위 각각에 대응하는 보정치가, 상기 매수 범위가 큰 범위가 됨에 따라, 커지도록 미리 설정되어 있는 부기 1에 기재한 기판 처리 장치.
<부기 11>
적어도 제품 기판 및 보충 기판을 수용하는 반응 용기와, 상기 반응 용기 내를 가열하는 가열 장치와, 상기 가열 장치의 온도를 검출하는 제1 온도 검출기와, 상기 제1 온도 검출기보다 상기 제품 기판 및 보충 기판의 근처에 배치되어 상기 반응 용기 내의 온도를 검출하는 제2 온도 검출기와, 설정 온도와 상기 제2 온도 검출기가 검출하는 온도와의 제1 편차 및 적어도 1 개의 제1 연산 파라미터를 이용하여 제1 연산을 수행하고, 상기 제1 연산 결과와 상기 제1 온도 검출기가 검출하는 온도와의 제2 편차 및 적어도 1 개의 제2 연산 파라미터를 이용하여 제2 연산을 수행하고, 상기 제2 연산 결과에 의해 상기 가열 장치를 제어하는 제어 장치를 갖고, 상기 제어 장치는, 상기 제1 연산 파라미터를 결정하는 연산 파라미터 설정기 를 가지며, 상기 연산 파라미터 설정기는, 상기 반응 용기에 누적하는 막두께에 근거하여 제1 연산 파라미터 보정치를 결정하는 제1 연산 파라미터 설정기와, 상기 보충 기판에 누적하는 막두께에 근거하여 제2 연산 파라미터 보정치를 결정하는 제2 연산 파라미터 설정기와, 상기 보충 기판의 매수에 근거하여 제3 연산 파라미터 보정치를 결정하는 제3 연산 파라미터 설정기와, 적어도 상기 제1 연산 파라미터 보정치와 제2 연산 파라미터 보정치와 상기 제3 연산 파라미터 보정치를 이용하여 상기 제1 연산 파라미터를 산출하는 연산 파라미터 산출기를 갖는 기판 처리 장치.
<부기 12>
적어도 제품 기판 및 보충 기판을 수용하는 반응 용기와, 상기 반응 용기 내를 가열하는 가열 장치와, 상기 가열 장치 내의 온도를 검출하는 온도 검출기와, 설정 온도와 상기 온도 검출기가 검출하는 온도와의 편차 및 적어도 1 개의 연산 파라미터를 이용하여 연산하고 상기 연산 결과에 의해 상기 가열 장치를 제어하는 제어 장치를 갖고, 상기 제어 장치는, 상기 연산 파라미터를 결정하는 연산 파라미터 설정기를 가지며, 상기 연산 파라미터 설정기는, 적어도 보충 기판에 누적하는 막두께에 근거하여 연산 파라미터 보정치를 결정하는 보충 기판용 연산 파라미터 설정기와, 보충 기판의 매수에 근거하여 연산 계수를 결정하는 연산 계수 설정기와, 적어도 상기 연산 파라미터 보정치와 상기 연산 계수를 이용하여 상기 연산 파라미터를 산출하는 연산 파라미터 산출기를 갖는 기판 처리 장치.
<부기 13>
적어도 제품 기판 및 보충 기판을 수용하는 반응 용기와, 상기 반응 용기 내 를 가열하는 가열 장치와, 상기 가열 장치 내의 온도를 검출하는 온도 검출기와, 설정 온도와 상기 온도 검출기가 검출하는 온도와의 편차 및 적어도 1 개의 연산 파라미터를 이용하여 연산하고 상기 연산 결과에 의해 상기 가열 장치를 제어하는 제어 장치를 갖고, 상기 제어 장치는, 상기 연산 파라미터를 결정하는 연산 파라미터 설정기를 갖고, 상기 연산 파라미터 설정기는, 적어도 보충 기판의 유무에 의해 연산 파라미터 보정치를 결정하는 보충 기판용 연산 파라미터 설정기와, 보충 기판의 매수에 근거하여 연산 계수를 결정하는 연산 계수 설정기와, 적어도 상기 연산 파라미터 보정치와 상기 연산 계수를 이용하여 상기 연산 파라미터를 산출하는 연산 파라미터 산출기를 갖는 기판 처리 장치.
<부기 14>
연산 파라미터 산출기가, 제1 연산 파라미터 설정기가 반응 용기에 누적하는 막두께에 근거하여 결정한 제1 연산 파라미터 보정치와, 제2 연산 파라미터 설정기가 보충 기판에 누적하는 막두께에 근거하여 결정한 제2 연산 파라미터 보정치와, 제3 연산 파라미터 설정기가 상기 보충 기판의 매수에 근거하여 결정한 제3 연산 파라미터 보정치를 적어도 이용하여 연산 파라미터를 산출하는 공정과, 적어도 상기 산출된 연산 파라미터와, 설정 온도와 온도 검출기가 가열 장치 내의 온도를 검출하는 온도와의 편차를 이용하여 연산하고 상기 연산 결과에 의해 상기 가열 장치를 제어하면서, 상기 반응 용기 내에 제품 기판 및 상기 보충 기판을 수용하여 상기 제품 기판 및 보충 기판을 열처리하는 공정을 갖는 반도체 장치의 제조 방법.
<부기 15>
연산 파라미터 산출기가, 보충 기판용 연산 파라미터 설정기가 보충 기판에 누적하는 막두께에 근거하여 결정한 연산 파라미터 보정치와 연산 계수 설정기가 상기 보충 기판의 매수에 근거하여 결정한 연산 계수를 적어도 이용하여 연산 파라미터를 산출하는 공정과, 설정 온도와 온도 검출기가 가열 장치 내의 온도를 검출하는 온도와의 편차 및 적어도 상기 산출된 연산 파라미터를 이용하여 연산하고 상기 연산 결과에 의해 상기 가열 장치를 제어하면서, 상기 반응 용기 내에 제품 기판 및 상기 보충 기판을 수용하여 상기 제품 기판 및 보충 기판을 열처리하는 공정을 갖는 반도체 장치의 제조 방법.
<부기 16>
연산 파라미터 산출기가, 보충 기판용 연산 파라미터 설정기가 보충 기판의 유무에 근거하여 결정한 연산 파라미터 보정치와, 연산 계수 설정기가 상기 보충 기판의 매수에 근거하여 결정한 연산 계수를 적어도 이용하여 연산 파라미터를 산출하는 공정과, 설정 온도와 온도 검출기가 가열 장치 내의 온도를 검출하는 온도와의 편차 및 적어도 상기 산출된 연산 파라미터를 이용하여 연산하고 상기 연산 결과에 의해 상기 가열 장치를 제어하면서, 상기 반응 용기 내에 제품 기판 및 상기 보충 기판을 수용하여 상기 제품 기판 및 보충 기판을 열처리하는 공정을 갖는 반도체 장치의 제조 방법.
<부기 17>
연산 파라미터 산출기가, 반응 용기에 누적하는 막의 막두께치에 근거하여 결정한 제1 연산 파라미터 보정치와, 보충 기판에 누적하는 막두께에 근거하여 결 정한 제2 연산 파라미터 보정치와, 상기 보충 기판의 매수에 근거하여 구한 제3 연산 파라미터 보정치를 적어도 이용하여 연산 파라미터를 산출하고, 설정 온도와 온도 검출기가 가열 장치 내의 온도를 검출하는 온도와의 편차 및 적어도 상기 산출된 연산 파라미터를 이용하여 연산하고 상기 연산 결과에 의해 상기 가열 장치를 제어하는 온도 제어 방법.
<부기 18>
연산 파라미터 산출기가, 반응 용기에 누적하는 막의 막두께치에 근거하여 결정한 제1 연산 파라미터 보정치와, 보충 기판에 누적하는 막두께에 근거하여 결정한 제2 연산 파라미터 보정치와, 상기 보충 기판의 매수에 근거하여 구한 제3 연산 파라미터 보정치를 적어도 이용하여 연산 파라미터를 산출하는 공정과, 설정 온도와 온도 검출기가 가열 장치 내의 온도를 검출하는 온도와의 편차 및 적어도 상기 산출된 연산 파라미터를 이용하여 연산하고 상기 연산 결과에 의해 상기 가열 장치를 제어하면서, 상기 반응 용기 내에 제품 기판 및 상기 보충 기판을 수용하여 상기 제품 기판 및 보충 기판을 열처리하는 공정을 갖는 반도체 장치의 제조 방법.
<부기 19>
연산 파라미터 산출기가, 보충 기판에 누적하는 막두께에 근거하여 결정한 제1 연산 파라미터 보정치와, 상기 보충 기판의 매수에 근거하여 구한 제2 연산 파라미터 보정치를 적어도 이용하여 연산 파라미터를 산출하는 공정과, 설정 온도와 온도 검출기가 가열 장치 내의 온도를 검출하는 온도와의 편차 및 적어도 상기 산출된 연산 파라미터를 이용하여 연산하고 상기 연산 결과에 의해 상기 가열 장치를 제어하면서, 상기 반응 용기 내에 제품 기판 및 상기 보충 기판을 수용하여 상기 제품 기판 및 보충 기판을 열처리하는 공정을 갖는 반도체 장치의 제조 방법.
도 1은 제1 실시 형태에 있어서의 열처리 장치의 반응관 주변의 구성의 상세에 대해 설명하기 위한 도면.
도 2는 제1 실시 형태에 있어서의 열처리 장치에 있어서의 처리실에서 기판을 처리할 때의 보트로의 기판의 재치 상태를 예시한 도면.
도 3은 도 1의 열처리 장치의 온도 제어부의 일부가 되는 제어 장치에 있어서의 기능 블록도.
도 4는 PID 연산기에 대해, 설명하기 위한 기능 블록도.
도 5는 연산 파라미터 설정기에 대해, 설명하기 위한 기능 블록도.
도 6은 반응관으로의 누적 막두께를 변화시켰을 때의, 보트 로드 시의 내부 온도 센서가 검출한 온도 파형 그래프.
도 7은 도 6에 있어서의 530℃ 부근의 온도 파형을 확대한 그래프.
도 8은 도 7의 보트 로드 후 30분 경과 후의 내부 온도 센서가 검출하는 온도와 반응관 내벽에 부착한 부착물의 누적 막두께와의 관계를 나타내는 도면.
도 9는 P정수에 보정치를 더해서 제어했을 때의 내부 온도 센서가 검출한 온도 파형 그래프.
도 10은 도 9에 있어서의 530℃ 부근의 온도 파형을 확대한 그래프.
도 11은 도 10의 보트 로드 후 30분 경과 후의 내부 온도 센서가 검출하는 온도와 P정수와의 관계를 나타내는 도면.
도 12는 반응관 누적 막두께 연산 파라미터 설정기에 있어서의 보정치를 산 출한 결과 등을 나타내는 표.
도 13은 보충 웨이퍼로의 누적 막두께를 변화시켰을 때의, 보트 로드 시의 내부 온도 센서가 검출한 온도 파형 그래프.
도 14는 도 13에 있어서의 530℃ 부근의 온도 파형을 확대한 그래프.
도 15는 도 14의 보트 로드 후 30분 경과 후의 내부 온도 센서가 검출하는 온도와 보충 웨이퍼에 부착한 부착물의 누적 막두께와의 관계를 나타내는 도면.
도 16은 보충 웨이퍼 누적 막두께 연산 파라미터 설정기에 있어서의 보정치를 산출한 결과 등을 나타내는 표.
도 17은 보충 웨이퍼 매수 연산 계수 설정기에 있어서의 보충 웨이퍼 매수 연산 계수를 산출한 결과 등을 나타내는 표.
도 18은 제2 실시 형태에 있어서의 연산 파라미터 설정기에 대해, 설명하기 위한 기능 블록도.
<도면 주요 부호의 설명>
22 : 연산 파라미터 설정기
41 : Step ID 판정기
42 : 반응관 누적 막두께 연산 파라미터 설정기
43 : 보충 웨이퍼 누적 막두께 연산 파라미터 설정기
44 : 보충 웨이퍼 매수 연산 파라미터 설정기
45 : 연산 파라미터 산출기
263a : 내부 온도 센서
263b : 외부 온도 센서

Claims (16)

  1. 적어도 제품 기판 및 보충 기판을 수용하는 반응 용기와, 상기 반응 용기 내를 가열하는 가열 장치와, 상기 가열 장치 내의 온도를 검출하는 온도 검출기와, 설정 온도와 상기 온도 검출기가 검출하는 온도와의 편차 및 적어도 1 개의 연산(演算) 파라미터를 이용하여 연산하고 상기 연산 결과에 의해 상기 가열 장치를 제어하는 제어 장치를 가지며, 상기 제어 장치는, 상기 연산 파라미터를 결정(決定)하는 연산 파라미터 설정기를 갖고, 상기 연산 파라미터 설정기는, 상기 반응 용기에 누적(累積)하는 막두께에 근거하여 제1 연산 파라미터 보정치를 결정하는 제1 연산 파라미터 설정기와, 상기 보충 기판에 누적하는 막두께에 근거하여 제2 연산 파라미터 보정치를 결정하는 제2 연산 파라미터 설정기와, 상기 보충 기판의 매수(枚數)에 근거하여 제3 연산 파라미터 보정치를 결정하는 제3 연산 파라미터 설정기와, 적어도 상기 제1 연산 파라미터 보정치와 제2 연산 파라미터 보정치와 상기 제3 연산 파라미터 보정치를 이용하여 상기 연산 파라미터를 산출하는 연산 파라미터 산출기를 갖는 기판 처리 장치.
  2. 제1항에 있어서, 상기 제어 장치는, PID 연산기에 의해 상기 연산 결과를 연산하고 있는 기판 처리 장치.
  3. 제1항에 있어서, 상기 연산 파라미터 산출기는, 적어도 상기 제2 연산 파라 미터 보정치와 상기 제3 연산 파라미터 보정치를 곱하여 상기 연산 파라미터를 산출하는 기판 처리 장치.
  4. 제1항에 있어서, 상기 제1 연산 파라미터 설정기에는, 상기 반응 용기로의 누적 막두께의 두께에 따라 복수의 막두께 범위로 구분되고, 상기 복수의 막두께 범위 각각에 대응하는 보정치가 미리 설정되어 있는 기판 처리 장치.
  5. 제1항에 있어서, 상기 제2 연산 파라미터 설정기에는, 상기 보충 기판으로의 누적 막두께의 두께에 따라 복수의 막두께 범위로 구분되고, 상기 복수의 막두께 범위 각각에 대응하는 보정치가 미리 설정되어 있는 기판 처리 장치.
  6. 제1항에 있어서, 상기 제3 연산 파라미터 설정기에는, 상기 보충 기판의 매수에 따라 복수의 매수 범위로 구분되고, 상기 복수의 매수 범위 각각에 대응하는 보정치가 미리 설정되어 있는 기판 처리 장치.
  7. 제1항에 있어서, 상기 제1 연산 파라미터 설정기에는, 상기 반응 용기로의 누적 막두께의 두께에 따라 복수의 막두께 범위로 구분되고, 상기 복수의 막두께 범위 각각에 대응하는 보정치가, 상기 막두께 범위가 두께가 큰 범위가 됨에 따라, 커지도록 미리 설정되어 있는 기판 처리 장치.
  8. 제1항에 있어서, 상기 제2 연산 파라미터 설정기에는, 상기 보충 기판으로의 누적 막두께의 두께에 따라 복수의 막두께 범위로 구분되고, 상기 복수의 막두께 범위 각각에 대응하는 보정치가, 상기 막두께 범위가 큰 두께의 범위로 됨에 따라, 작아지도록 미리 설정되어 있는 기판 처리 장치.
  9. 　제 1항에 있어서, 상기 제3 연산 파라미터 설정기에는, 상기 보충 기판의 매수에 따라 복수의 매수 범위로 구분되고, 상기 복수의 매수 범위 각각에 대응하는 보정치가, 상기 매수 범위가 큰 범위로 됨에 따라, 커지도록 미리 설정되어 있는 기판 처리 장치.
  10. 적어도 제품 기판 및 보충 기판을 수용하는 반응 용기와, 상기 반응 용기 내를 가열하는 가열 장치와, 상기 가열 장치의 온도를 검출하는 제1 온도 검출기와, 상기 제1 온도 검출기보다 상기 제품 기판 및 보충 기판의 근처에 배치되어 상기 반응 용기 내의 온도를 검출하는 제2 온도 검출기와, 설정 온도와 상기 제2 온도 검출기가 검출하는 온도와의 제1 편차 및 적어도 1 개의 제1 연산 파라미터를 이용하여 제1 연산을 수행하고, 상기 제1 연산 결과와 상기 제1 온도 검출기가 검출하는 온도와의 제2 편차 및 적어도 1 개의 제2 연산 파라미터를 이용하여 제2 연산을 수행하고, 상기 제2 연산 결과에 의해 상기 가열 장치를 제어하는 제어 장치를 갖고, 상기 제어 장치는, 상기 제1 연산 파라미터를 결정하는 연산 파라미터 설정기를 가지며, 상기 연산 파라미터 설정기는, 상기 반응 용기에 누적하는 막두께에 근 거하여 제1 연산 파라미터 보정치를 결정하는 제1 연산 파라미터 설정기와, 상기 보충 기판에 누적하는 막두께에 근거하여 제2 연산 파라미터 보정치를 결정하는 제2 연산 파라미터 설정기와, 상기 보충 기판의 매수에 근거하여 제3 연산 파라미터 보정치를 결정하는 제3 연산 파라미터 설정기와, 적어도 상기 제1 연산 파라미터 보정치와 제2 연산 파라미터 보정치와 상기 제3 연산 파라미터 보정치를 이용하여 상기 제1 연산 파라미터를 산출하는 연산 파라미터 산출기를 갖는 기판 처리 장치.
  11. 적어도 제품 기판 및 보충 기판을 수용하는 반응 용기와, 상기 반응 용기 내를 가열하는 가열 장치와, 상기 가열 장치 내의 온도를 검출하는 온도 검출기와, 설정 온도와 상기 온도 검출기가 검출하는 온도와의 편차 및 적어도 1 개의 연산 파라미터를 이용하여 연산하고 상기 연산 결과에 의해 상기 가열 장치를 제어하는 제어 장치를 갖고, 상기 제어 장치는, 상기 연산 파라미터를 결정(決定)하는 연산 파라미터 설정기를 가지며, 상기 연산 파라미터 설정기는, 적어도 보충 기판에 누적하는 막두께에 근거하여 연산 파라미터 보정치를 결정하는 보충 기판용 연산 파라미터 설정기와, 보충 기판의 매수에 근거하여 연산 계수(係數)를 결정하는 연산 계수 설정기와, 적어도 상기 연산 파라미터 보정치와 상기 연산 계수를 이용하여 상기 연산 파라미터를 산출하는 연산 파라미터 산출기를 갖는 기판 처리 장치.
  12. 연산 파라미터 산출기가, 제1 연산 파라미터 설정기가 반응 용기에 누적하는 막두께에 근거하여 결정한 제1 연산 파라미터 보정치와, 제2 연산 파라미터 설정기 가 보충 기판에 누적하는 막두께에 근거하여 결정한 제2 연산 파라미터 보정치와, 제3 연산 파라미터 설정기가 상기 보충 기판의 매수에 근거하여 결정한 제3 연산 파라미터 보정치를 적어도 이용하여 연산 파라미터를 산출하는 공정과, 적어도 상기 산출된 연산 파라미터와, 설정 온도와 온도 검출기가 가열 장치 내의 온도를 검출하는 온도와의 편차를 이용하여 연산하고 상기 연산 결과에 의해 상기 가열 장치를 제어하면서, 상기 반응 용기 내에 제품 기판 및 상기 보충 기판을 수용하여 상기 제품 기판 및 보충 기판을 열처리 하는 공정을 갖는 반도체 장치의 제조 방법.
  13. 연산 파라미터 산출기가, 보충 기판용 연산 파라미터 설정기가 보충 기판에 누적하는 막두께에 근거하여 결정한 연산 파라미터 보정치와 연산 계수 설정기가 상기 보충 기판의 매수에 근거하여 결정한 연산 계수를 적어도 이용하여 연산 파라미터를 산출하는 공정과, 설정 온도와 온도 검출기가 가열 장치 내의 온도를 검출하는 온도와의 편차 및 적어도 상기 산출된 연산 파라미터를 이용하여 연산하고 상기 연산 결과에 의해 상기 가열 장치를 제어하면서, 상기 반응 용기 내에 제품 기판 및 상기 보충 기판을 수용하여 상기 제품 기판 및 보충 기판을 열처리하는 공정을 갖는 반도체 장치의 제조 방법.
  14. 연산 파라미터 산출기가, 반응 용기에 누적하는 막의 막두께치에 근거하여 결정한 제1 연산 파라미터 보정치와, 보충 기판에 누적하는 막두께에 근거하여 결정한 제2 연산 파라미터 보정치와, 상기 보충 기판의 매수에 근거하여 구한 제3 연 산 파라미터 보정치를 적어도 이용하여 연산 파라미터를 산출하고, 설정 온도와 온도 검출기가 가열 장치 내의 온도를 검출하는 온도와의 편차 및 적어도 상기 산출된 연산 파라미터를 이용하여 연산하고 상기 연산 결과에 의해 상기 가열 장치를 제어하는 온도 제어 방법.
  15. 　연산 파라미터 산출기가, 반응 용기에 누적하는 막의 막두께치에 근거하여 결정한 제1 연산 파라미터 보정치와, 보충 기판에 누적하는 막두께에 근거하여 결정한 제2 연산 파라미터 보정치와, 상기 보충 기판의 매수에 근거하여 구한 제3 연산 파라미터 보정치를 적어도 이용하여 연산 파라미터를 산출하는 공정과, 설정 온도와 온도 검출기가 가열 장치 내의 온도를 검출하는 온도와의 편차 및 적어도 상기 산출된 연산 파라미터를 이용하여 연산하고 상기 연산 결과에 의해 상기 가열 장치를 제어하면서, 상기 반응 용기 내에 제품 기판 및 상기 보충 기판을 수용하여 상기 제품 기판 및 보충 기판을 열처리하는 공정을 갖는 반도체 장치의 제조 방법.
  16. 연산 파라미터 산출기가, 보충 기판에 누적하는 막두께에 근거하여 결정한 제1 연산 파라미터 보정치와, 상기 보충 기판의 매수에 근거하여 구한 제2 연산 파라미터 보정치를 적어도 이용하여 연산 파라미터를 산출하는 공정과, 설정 온도와 온도 검출기가 가열 장치 내의 온도를 검출하는 온도와의 편차 및 적어도 상기 산출된 연산 파라미터를 이용하여 연산하고 상기 연산 결과에 의해 상기 가열 장치를 제어하면서, 상기 반응 용기 내에 제품 기판 및 상기 보충 기판을 수용하여 상기 제품 기판 및 보충 기판을 열처리하는 공정을 갖는 반도체 장치의 제조 방법.
KR1020090108706A 2008-11-14 2009-11-11 기판 처리 장치 및 반도체 장치의 제조 방법, 온도 제어 방법 KR101073572B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008292284A JP5274213B2 (ja) 2008-11-14 2008-11-14 基板処理装置および半導体装置の製造方法、温度制御方法
JPJP-P-2008-292284 2008-11-14

Publications (2)

Publication Number Publication Date
KR20100054732A true KR20100054732A (ko) 2010-05-25
KR101073572B1 KR101073572B1 (ko) 2011-10-14

Family

ID=42172318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090108706A KR101073572B1 (ko) 2008-11-14 2009-11-11 기판 처리 장치 및 반도체 장치의 제조 방법, 온도 제어 방법

Country Status (3)

Country Link
US (1) US8417394B2 (ko)
JP (1) JP5274213B2 (ko)
KR (1) KR101073572B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160134581A (ko) * 2015-05-13 2016-11-23 소이텍 열처리 유닛들을 위한 교정 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100398088B1 (ko) * 2000-08-28 2003-09-19 주식회사 엠바이오텍 ｐＨ조절하에서 교반 및 통기 영향에 의한 영지의액체배양을 이용한 세포외 다당의 대량 생산방법
JP5734081B2 (ja) * 2010-10-18 2015-06-10 株式会社日立国際電気 基板処理装置、基板処理装置の温度制御方法、及び基板処理装置の加熱方法
JP5973173B2 (ja) * 2012-01-23 2016-08-23 東京エレクトロン株式会社 熱処理装置及び熱処理装置の制御方法
JP6159536B2 (ja) * 2012-03-05 2017-07-05 株式会社日立国際電気 基板処理装置、基板処理装置の保守方法及び移載方法並びにプログラム
JP6072845B2 (ja) * 2015-03-31 2017-02-01 株式会社日立国際電気 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム
JP6930119B2 (ja) * 2017-01-30 2021-09-01 東京エレクトロン株式会社 加熱装置及び基板処理装置
US11685998B2 (en) * 2018-06-21 2023-06-27 Asm Ip Holding B.V. Substrate processing apparatus, storage medium and substrate processing method
KR20210129165A (ko) 2019-03-22 2021-10-27 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
JP7413120B2 (ja) * 2020-03-27 2024-01-15 東京エレクトロン株式会社 ガス供給量算出方法、及び、半導体装置の製造方法
CN111719130B (zh) * 2020-06-22 2022-10-21 北京北方华创微电子装备有限公司 半导体镀膜设备中的温度调整方法及半导体镀膜设备
CN114355998B (zh) * 2021-12-17 2023-05-12 西安北方华创微电子装备有限公司 半导体热处理设备的补偿参数获取方法和设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5820366A (en) * 1996-07-10 1998-10-13 Eaton Corporation Dual vertical thermal processing furnace
JP4551515B2 (ja) * 1998-10-07 2010-09-29 株式会社日立国際電気 半導体製造装置およびその温度制御方法
US6911628B1 (en) * 2001-01-25 2005-06-28 Yamatake Corporation Control system and control unit
TW522292B (en) * 2001-02-06 2003-03-01 Asml Us Inc Inertial temperature control system and method
JP3857623B2 (ja) * 2001-08-07 2006-12-13 株式会社日立国際電気 温度制御方法及び半導体装置の製造方法
JP4884621B2 (ja) 2001-09-28 2012-02-29 株式会社日立国際電気 半導体製造装置、半導体製造方法、半導体製造装置のメンテナンス方法
JP3853302B2 (ja) * 2002-08-09 2006-12-06 東京エレクトロン株式会社 熱処理方法及び熱処理装置
JP4030858B2 (ja) * 2002-10-30 2008-01-09 東京エレクトロン株式会社 熱処理装置及び熱処理方法
JP2006093573A (ja) * 2004-09-27 2006-04-06 Hitachi Kokusai Electric Inc 基板処理装置
US7577493B2 (en) * 2004-12-27 2009-08-18 Hitachi Kokusai Electric Inc. Temperature regulating method, thermal processing system and semiconductor device manufacturing method
JP5010414B2 (ja) * 2007-09-26 2012-08-29 東京エレクトロン株式会社 基板処理システム，基板処理装置の制御方法，およびプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160134581A (ko) * 2015-05-13 2016-11-23 소이텍 열처리 유닛들을 위한 교정 방법

Also Published As

Publication number Publication date
JP5274213B2 (ja) 2013-08-28
KR101073572B1 (ko) 2011-10-14
US8417394B2 (en) 2013-04-09
JP2010118605A (ja) 2010-05-27
US20100124726A1 (en) 2010-05-20

Similar Documents

Publication Publication Date Title
KR101073572B1 (ko) 기판 처리 장치 및 반도체 장치의 제조 방법, 온도 제어 방법
JP5101243B2 (ja) 基板処理装置，基板処理装置の制御方法，およびプログラム
TWI382485B (zh) 熱處理裝置、自動調整控制常數之方法及儲存媒體
CN107230654B (zh) 控制装置、基板处理系统、基板处理方法以及存储介质
JP5788355B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
CN111081592B (zh) 基板处理装置及半导体装置的制造方法
JP5010414B2 (ja) 基板処理システム，基板処理装置の制御方法，およびプログラム
JP7326344B2 (ja) 空間分解ウエハ温度制御のための仮想センサ
KR102626685B1 (ko) 열처리 장치, 열처리 방법 및 성막 방법
KR20110103866A (ko) 열처리 장치 및 기판 처리 방법
KR102147563B1 (ko) 제어 장치, 기판 처리 시스템, 기판 처리 방법 및 프로그램
CN115989568A (zh) 温度控制方法、半导体器件的制造方法、程序及衬底处理装置
US20220005738A1 (en) Substrate Processing Apparatus, Method of Manufacturing Semiconductor Device and Non-transitory Computer-readable Recording Medium
JP5049302B2 (ja) 熱処理装置、熱処理装置の温度調整方法、及び、プログラム
KR102111210B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록매체
JP6596316B2 (ja) 熱処理システム、熱処理方法、及び、プログラム
JP7008602B2 (ja) 成膜装置および温度制御方法
CN114944325A (zh) 成膜系统以及成膜方法
KR20200107762A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
WO2021182292A1 (ja) 基板処理装置、排気流量制御装置及び半導体装置の製造方法
WO2005008755A1 (ja) 温度制御方法、基板処理装置及び半導体製造方法
JP2023000280A (ja) 温度補正情報算出装置、半導体製造装置、プログラム、温度補正情報算出方法
JP2022144207A (ja) 成膜装置および成膜方法
JP2024517112A (ja) 基板処理装置、温度測定方法および温度制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 8