JPH03208336A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03208336A
JPH03208336A JP270390A JP270390A JPH03208336A JP H03208336 A JPH03208336 A JP H03208336A JP 270390 A JP270390 A JP 270390A JP 270390 A JP270390 A JP 270390A JP H03208336 A JPH03208336 A JP H03208336A
Authority
JP
Japan
Prior art keywords
film
substrate
sin
tin
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP270390A
Other languages
English (en)
Inventor
Hideo Niwa
丹羽 秀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP270390A priority Critical patent/JPH03208336A/ja
Publication of JPH03208336A publication Critical patent/JPH03208336A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 1ii(Cu)合金配線と珪素(St)間のコンタクト
形成を含む半導体装置の製造方法に関し。
CuとStのバリアメタルとしてのTiN膜を、コンタ
クト孔にセルファラインで簡易に短時間に形成できる方
法を提供することを目的とし。
珪素(Si)基板(1)上に窒化珪素(SiN)膜(2
)1層間絶縁膜(3)を順次被着し、該層間絶縁膜(3
)にコンタクト孔を開口し、該コンタクト孔を覆って該
基板上に配線用の銅チタン合金(Cu−Ti)膜(4)
を被着する工程と、該基板を真空中で500°C以上の
温度で熱処理する工程とを有するように構成する。
(産業上の利用分野〕 本発明は銅合金配線と珪素間のコンタクト形成を含む半
導体装置の製造方法に関する。
[LSIの微小化にともない、アルミニウム(A1)配
線の信頼性が問題になっている。最近では、その対策と
してCu配線又はCu合金配線が考えられている。
Cu合金配線が行われる半導体装置の製造方法に本発明
を利用することができる。
〔従来の技術〕
Cu配線が行われる半導体装置においては、 CuとS
iは反応性が高いため、 Cu(!:Si間には反応を
抑制するバリアメタルが必要である。
従来は、コンタクト孔内のSi上にバリアメタルとして
窒化チタン(TiN)膜を被着しておき、その上にCu
膜を被着していた。
この工程では、スパッタ装置に真空チャンバがTiN用
とCu用と2つ必要になり、更に又、 TiN膜の被着
には窒素による反応スパッタ法が必要である。反応スパ
ッタは通常のスパッタに比べて条件設定等が煩雑である
〔発明が解決しようとする課題〕
上記のように従来工程ではプロセス及びスパッタ装置が
複雑であり、プロセスは長時間を要するという欠点があ
った。
本発明は、 CuとSiのバリアメタルとしてのTiN
膜を、コンタクト孔にセルファラインで簡易に短時間に
低費用で形成できる方法を擢供することを目的とする。
〔課題を解決するための手段〕
上記課題の解決は、珪素(St)基板(1)上に窒化珪
素(SiN)膜(2)1層間絶縁膜(3)を順次被着し
、該層間絶縁膜(3)にコンタクト孔を開口し、該コン
タクト孔を覆って該基板上に配線用の銅チタン合金(C
u−Ti)膜(4)を被着する工程と、該基板を真空中
で500″C以上の温度で熱処理する工程とを有する半
導体装置の製造方法によって達成される。
即ち7本発明の工程は例えば次のようになる。
■ Si基板とCu合金からなる配線間の層間絶縁膜を
基板側から順次SiN膜、 PSG(燐珪酸ガラス)膜
〔又は二酸化珪素(SiO□)膜〕を積層した複合膜に
しておく。
この複合膜にコンタクト孔を形成時に、 StN膜は開
口しないでそのまま残しておく。
この状態で1通常のスパッタ装置を用いて基板上に配線
用ののCu−Ti膜を被着する。
■ 次に基板を真空中で600〜800℃に加熱し。
SiN膜中の窒素(N) とTiとを反応させてTiN
膜を形成する。
熱処理を真空中で行う理由は、 Cuを酸化させないた
めと1又、不活性ガス雰囲気中例えば窒素雰囲気中では
Cu−Ti l![!線の表面にTiNを形成する等の
ためである。
〔作用〕
従来から ■ SiNとTiを500°C以上に加熱するとTiN
が形成することが知られている。
■ Cu−Tiを窒素雰囲気中で加熱すると、 Tiが
表面まで拡散して9表面にTiNが形成することも知ら
れている。
本発明は、この2つの効果を考慮して。
Si / SiN / Cu−Tiの積層構造を真空中
で熱処理して、 SiNを窒素供給源とし、この窒素と
Cu−Tfの表面に拡散してきたTiと反応させて、S
iとCuとの間にTiNを形成することを利用したもの
である。
〔実施例] 図(a)、 (b)は本発明の一実施例を説明する断面
図である。
図(a)において、 Si基板l上に化学気相成長(C
VD)法を用いて、窒素供給源兼層間絶縁膜として厚さ
500〜1000人のSiN膜2.及び層間絶縁膜とし
て厚さ5000〜10000人のPSG膜3を順次成長
する。
次に2通常のりソグラフィを用いて、 PSG膜3にコ
ンタクト孔を形成する。
例えば、レジスト膜をマスクにして弗酸でPSG膜3を
エツチングして開口し、コンタクト孔内のSiN膜2は
そのまま残す。
次に、スパッタ法を用いて、コンタクト孔を覆って基板
上に配線用の厚さ3000〜5000人のCu−Ti膜
4を被着する。
Cu−Ti Wl!のスパッタはCu−Ti (例えば
、 Cu90%。
TilO%)のターゲットを用いて行う。
スパッタ条件は9例えばDCマグネトロンスパッタ装置
で、スパッタガスはアルゴン(Ar)を用い。
これを数mmTorrに減圧し、基板当たり数に−の電
力を印加する。
図(b)において、基板を500°Cで10分間熱処理
して、Si基基板上Cu−Ti膜4との間にバリア層と
してTiN膜5を形成する。
以上で、SiとCu(Cu−Ti)  とのコンタクト
形成工程を終わる。
Cu合金配線のLSIについて1本発明を通用した結果
、 CuとSiの反応による劣化は全く見られなかった
。又、特性上も異常が認められなかった。
実施例ではSi基板とCu合金配線間のコンタクト形成
について説明したが、Si基板の代わりに基板上に形成
されたボ’JSi膜等の導電性Si膜とCu合金配線間
のコンタクト形成にも本発明は適用可能である。
【図面の簡単な説明】
図(a)、 (b)は本発明の一実施例を説明する断面
図である。 図において。 lはSi基板。 2は窒素供給源兼層間絶縁膜でSiN膜。 3は層間絶縁膜でPSG膜 4は配線膜でCu−Ti膜。 5はバリア層でTiN膜 〔発明の効果〕 以上説明したように本発明によれば、 CuとSiのバ
リアメタルとしてのTiN膜を、コンタクト孔にセルフ
ァラインで簡易に短時間に低費用で形成できるようにな
った。 手続補正書(斌) 平成  年  月 2、 5. 9 (0) 1、事件の表示 平成 2年 特許願 第 2703号 2、発明の名称 半導体装置の製造方法 3、補正をする者 事件との関係  特許出願人 住所 神奈川県用崎市中原区上小田中1015番地(5
22銘弥富士通株式会社 (脚 定施勿・]の明而面 関 補正の内容 (1) 明細書第8頁第2行、 r[Uaλ(bχ土木
本発明・・・Jを「第11Uaλ(b)fよ本発明の・
・・Jと補正する。 (2)別紙のとおり (α〕 (し) 匈夫尋りの斯i図

Claims (1)

  1. 【特許請求の範囲】  珪素(Si)基板(1)上に窒化珪素(SiN)膜(
    2)、層間絶縁膜(3)を順次被着し、該層間絶縁膜(
    3)にコンタクト孔を開口し、該コンタクト孔を覆って
    該基板上に配線用の銅チタン合金(Cu−Ti)膜(4
    )を被着する工程と、 該基板を真空中で500℃以上の温度で熱処理する工程
    とを有することを特徴とする半導体装置の製造方法。
JP270390A 1990-01-10 1990-01-10 半導体装置の製造方法 Pending JPH03208336A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP270390A JPH03208336A (ja) 1990-01-10 1990-01-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP270390A JPH03208336A (ja) 1990-01-10 1990-01-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03208336A true JPH03208336A (ja) 1991-09-11

Family

ID=11536650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP270390A Pending JPH03208336A (ja) 1990-01-10 1990-01-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03208336A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165002A (ja) * 1998-11-26 2000-06-16 Furontekku:Kk 電子機器用基板及びその製造方法と電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000165002A (ja) * 1998-11-26 2000-06-16 Furontekku:Kk 電子機器用基板及びその製造方法と電子機器

Similar Documents

Publication Publication Date Title
JPH05235184A (ja) 半導体装置の多層配線構造体の製造方法
JPH10125782A (ja) 半導体装置の製造方法
JPH04259242A (ja) 半導体装置の製造方法
JP2000082742A (ja) 半導体装置の金属配線形成方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JP2809196B2 (ja) 半導体装置の製造方法
JPH03208336A (ja) 半導体装置の製造方法
JPH08181212A (ja) 半導体装置およびその製造方法
JPH0982802A (ja) 半導体装置の製造方法
JPS6232610A (ja) 半導体装置の製造方法
JPH04127454A (ja) 半導体装置
JPS60193362A (ja) 半導体装置
JPH04196122A (ja) 半導体装置の製造方法
JPS6266679A (ja) 半導体装置の製造方法
JPS58162051A (ja) 半導体装置およびその製造方法
JPH01243553A (ja) 半導体装置の製造方法
JPH0547720A (ja) 自然酸化膜の除去方法
JPH02186634A (ja) 集積回路装置の製造方法
KR950011559B1 (ko) 반도체 소자의 다층 금속배선 제조방법
JPH05129227A (ja) 半導体装置の製造方法
JPH04147626A (ja) 半導体装置の製造方法
JPH05152444A (ja) 半導体装置の製造方法
JPS62165328A (ja) 酸化後の金属合金化方法
JPS62291146A (ja) 半導体装置の製造方法
JPS60183739A (ja) 多層配線形成法