JPS61248525A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61248525A
JPS61248525A JP9050785A JP9050785A JPS61248525A JP S61248525 A JPS61248525 A JP S61248525A JP 9050785 A JP9050785 A JP 9050785A JP 9050785 A JP9050785 A JP 9050785A JP S61248525 A JPS61248525 A JP S61248525A
Authority
JP
Japan
Prior art keywords
gas
film
substrate
chlorine
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9050785A
Other languages
English (en)
Other versions
JPH0770502B2 (ja
Inventor
Hitoshi Ito
仁 伊藤
Takahiko Moriya
守屋 孝彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP60090507A priority Critical patent/JPH0770502B2/ja
Publication of JPS61248525A publication Critical patent/JPS61248525A/ja
Publication of JPH0770502B2 publication Critical patent/JPH0770502B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の属する技術分野] 本発明は、半導体装置の製造方法に係り、特に配線層の
形成方法に関する。
[発明の技術的背阻およびその問題点]半導体技術の進
歩と共に超LSIをはじめ半導体装置の高集積化が進め
られてきている。
′¥導体装置の高集積化は素子の微細化によって実現さ
れるため、微細かつ高粘度なパターン形成技術が切望さ
れている。配線層の形成においてもパターンの微細化が
進められてきている。
例えば、MO8集積回路では、素子の微細化に伴い、多
結晶シリコンからなるゲート電極や、ソース拡rli層
、ドレイン拡rl1層等と金属配線層との間で電気的接
続を行なうためのコンタクト部の面積は縮小されると共
にPN接合の深さについても浅くなるように形成される
ことが必要となってくる。
しかしながら、コンタクト部の面積の縮小化あるいはP
N接合が浅く形成されるのに伴い、コンタクト抵抗の増
加や電極形成によるPN接合の破壊等の問題が顕在化し
てくる。このような接続特性の劣化は素子の信頼性の低
下につながり、集積回路の高速化、高集積化への大きな
障害となっている。
MO3集積回路等の集積回路の製造工程では、配線層の
形成は通常法のようにして行なわれる。
すなわち、(1)まず、拡散層等の素子領域を形成した
シリコン基板上に酸化シリコン膜等の絶縁膜を形成する
(2)次いで、フォトレジストを塗布し、選択的に光照
射を行なうことにより、配線層を形成するための接続孔
パターンを描く。
(3)そして、該接続孔部分の7オトレジストを有機処
理等により現像除去した後、露出した部分の酸化シリコ
ン膜をエツチング除去し、接続孔を形成する。
(4)この後、該フォトレジストを除去し、基板表面全
体にスパッタリング法等によりアルミニウム薄膜を形成
する。
(5)再び、フォトレジストを塗布し、選択的に光照射
を行なうことにより、配線層パターンを描く。
(6)そしてまた、有機処理等により現像を行なって不
用部のフォトレジストを除去し、露出した部分のアルミ
ニウムinを反応性イオンエツチング等で除去する。
(7)最後に、残存しているフォトレジストを除去し、
パッシベーション膜等を形成して配線層の形成工程が完
了する。
この工程の途中で、接続孔の部分において、配線層であ
るアルミニウムと基板のシリコンとの間に界面反応が生
じ、接合破壊の原因となることがあった。そこでこのア
ルミニウムとシリコンとの反応を防止するため、配線層
としてのアル・ミニラム薄膜を形成する(4)の工程に
先立ち、気相成長法(CVD法)等によってモリブデン
シリサイド(MoS i2 )、チタンシリサイド(v
+s+2)等の高融点金属シリサイド薄膜をバリアメタ
ルとして形成する方法が公知である。
また、高融点金属シリサイド薄膜のかわりに、いわゆる
高融点金属の選択CVD法により、タングステン(W)
、モリブデン(Mo)等の高融点金属薄膜を選択的に形
成する方法がある。この方法によれば、1回のCvD工
程でバリアメタルとしての高融点金属薄膜パターンの形
成が可能となり、プロセスの簡略化、歩留りの向上をは
かることができる。
しかしながら、高融点金属シリサイド膜、あるいは高融
点金泥膜を選択的に形成すぺ<CVO反応炉に装填され
る基板は、表面にシリコンおよび酸化シリコンの混在し
た状態であり、しかもCvD反応炉に装填される前に空
気中にさらされるため、シリコン表面には自然酸化膜が
形成されていることが多い。このような状態にある基板
上に高融点金属シリサイド膜あるいは高融点金属膜を形
成すると、自然酸化膜中の酸素原子が原因となって、該
高融点金属シリサイド膜あるいは高融点金属膜の形成が
妨げられたり、接続孔表面に自然酸化膜が存在すること
により電気的特性の悪化を招く等の問題があった。
そこで、通常は、この自然酸化膜を除去するために、バ
リアメタルの形成に先立ち、湿式化学処理を施すという
方法がとられている。しかし、このようにして自然酸化
膜を除去しても基板は空気中にさらされるため再び、シ
リコン表面に自然酸化膜が形成され、完全に自然酸化膜
を除去した状態でバリアメタルの形成を行なうのは極め
て困難であった。
[発明の目的] 本発明は、前記実情に鑑みてなされたもので、電極形成
用のコンタクトホール等の接続孔表面の自然酸化物を除
去し、電気的特性の安定した配線を形成することを目的
とする。
[発明の概要] そこで本発明では、化学的気相成長方法(CVD法)で
金属薄膜あるいは金属シリサイド膜を形成するに先立ち
、該CVD法に使用される反応炉内に、微量のハロゲン
ガス又はハロゲン化水素ガスを添加するようにしている
これらハロゲンガスおよびハロゲン化ガスは解離反応に
よってハロゲン原子となり、このハロゲン原子が酸化シ
リコン膜(自然酸化膜)をエツチングする。
従って、ハロゲンガスおよびハロゲン化ガスを反応炉内
に導入し、自然酸化膜がエツチングされた後、そのまま
この反応炉内に、金属薄膜あるいはシリサイド膜形成用
の材料ガスを導入し、CvD工程に入るようにすればよ
い。
ここでハロゲンガスおよびハロゲン化ガス添加中に、加
熱あるいは、200〜11000nの波長の光を照射す
ることにより、ハロゲン原子の生成が促進され、エツチ
ング効率が高められる。
[発明の効果] 本発明によれば、基板表面の自然酸化膜をハロゲン原子
によってエツチング除去した後、金属薄膜又は金属のシ
リサイド薄膜の形成工程に入るようにしているため、電
気的特性の安定した配線を形成することが可能となる。
[発明の実施例1 以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
第1図(a)乃至(d)は、バリアメタルとしてのタン
グステン薄膜を選択的気相成長法(選択CVD法)によ
りコンタクトホール内に形成する工程の1実施例を示す
図である。
まず、第1図(a)に示す如く、素子分離のなされたP
型のシリコン基板1に拡散層2等の素子領域を形成した
後、更に表面を酸化シリコン膜3で覆いコンタクトホー
ル4を穿孔する。このとき、コンタクトホール4内のシ
リコン表面には見理工程中に形成された〜2OAの自然
酸化膜5が存在している。
次いで、このシリコン基板1を通常のCVD炉に装填し
、アルゴンを400cc/m i nで流しつつ、該C
Vo炉内を400℃に加熱し安定させる。(このときの
温度は300〜600℃程度であればよい。)こののち
、塩素(CΩ2)ガスを10CC/minで20分間流
す。このとき、塩素ガスは1部解離し、塩素原子CQと
なって、第1図(b)に示す如く、酸化シリコン膜をエ
ツチングする。従って、コンタクトホール4内の自然酸
化膜5は、この工程により第1図(C)に示す如く除去
され、清浄なシリコン表面をもつコンタ ゛クトホール
がCVD炉内で形成される。
そして、塩素ガス、アルゴンガスの導入を止め、水素カ
スを400CC/min流し、CVD炉内の温度を35
0℃に安定させる。この後、反応ガスとして六弗化タン
グステン(WF6)ガスを流し、いわゆる高融点金属の
選択CVD法で、第1図(d)に示す如くシリコン表面
にのみ、バリアメタルとしてのタングステンWA(W)
7を形成する。
この方法によれば、タングステン膜7とシリコン基板と
の界面に酸素原子が存在することはなくなり、タングス
テン膜の安定な成長が可能となり、タングステン/シリ
コン界面の電気的特性は極めて安定である。
このようにしてバリアメタルとしてのタングステン膜を
形成した後、CVD炉から該シリコン基板をとり出し、
通常のスパッタリング法によりアルミニウム膜を形成し
、パターン化すれば、電気的特性の優れた配線が達成で
きる。
ところで、塩素ガスは、300〜600℃の温度域で1
部熱解離するが、更にエツチング効率を高めたい場合は
、第2図(a)および(b)に示す如く、波長200〜
11000nの九8を照射しつつ塩素ガスの導入を行な
うようにしてもよい。
これは塩素ガスのみならず他のハロゲンガスの場合にも
適用できるが、特に臭素ガスのように熱解離の起りにく
いガスの場合には、光化学反応で塩素原子を生成するこ
の方法は、特に有効である。
また、弗素ガスのように解離し易いガスの場合は加熱し
なくてもよい場合もある。
なお、実施例においては、自然酸化膜除去後、いわゆる
高融点金属の選択CVD法によりバリアメタルを形成す
る場合について述べたが、自然酸化膜除去後の工程は、
例えば、トリメチルアルミを原料としてアルミニウム薄
膜を形成する場合にも有効であることはいうまでもなく
、同一のCvD炉内で形成することの可能な金属膜ある
いはその金属のシリサイド膜の形成に有効である。
また、実施例では、一層目の配線形成時におけるバリア
メタルの形成について述べたが、形成温度が低いため、
多層配線における2層目以上の金1mg1の形成にも適
用できる。
【図面の簡単な説明】
第1図(a)乃至(d)は、本発明実施例のタングステ
ンの選択気相成長法によるバリアメタルの形成工程を示
す図、第2図(a)および(b)は、本発明の他の実施
例を示すもので、光を用いて塩素ガスの解離を促進した
場合の工程図である。 1・・・シリコン基板、2・・・拡散層、3・・・酸化
シリコン膜、4・・・コンタクトホール、5・・・自然
酸化膜、6・・・塩素分子又は塩素原子、7・・・タン
グステン膜、8・・・光。 (b)2 第1図

Claims (3)

    【特許請求の範囲】
  1. (1)基板上に化学的気相成長法により金属薄膜あるい
    は金属シリサイド膜を形成するに先立ち、基板表面を清
    浄化すべく、化学的気相成長用の反応炉内に、ハロゲン
    ガス又はハロゲン化水素ガスを添加する清浄化工程を含
    むようにしたことを特徴とする半導体装置の製造方法。
  2. (2)前記清浄化工程において、基板を加熱するように
    したことを特徴とする特許請求の範囲第(1)項記載の
    半導体装置の製造方法。
  3. (3)前記清浄化工程において、波長200〜1000
    nmの光を基板に照射するようにしたことを特徴とする
    特許請求の範囲第(1)項又は第(2)項記載の半導体
    装置の製造方法。
JP60090507A 1985-04-26 1985-04-26 半導体装置の製造方法 Expired - Lifetime JPH0770502B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60090507A JPH0770502B2 (ja) 1985-04-26 1985-04-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60090507A JPH0770502B2 (ja) 1985-04-26 1985-04-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS61248525A true JPS61248525A (ja) 1986-11-05
JPH0770502B2 JPH0770502B2 (ja) 1995-07-31

Family

ID=14000401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60090507A Expired - Lifetime JPH0770502B2 (ja) 1985-04-26 1985-04-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0770502B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63220547A (ja) * 1987-03-09 1988-09-13 Matsushita Electronics Corp 半導体装置の製造方法
EP0305143A2 (en) * 1987-08-24 1989-03-01 Fujitsu Limited Method of selectively forming a conductor layer
JPH01201938A (ja) * 1988-02-05 1989-08-14 Fujitsu Ltd 半導体装置の製造方法
JPH02275640A (ja) * 1989-01-26 1990-11-09 Matsushita Electric Works Ltd 静電誘導半導体装置の製造方法
US5607878A (en) * 1993-10-14 1997-03-04 Kabushiki Kaisha Toshiba Contact plug forming method
US5620925A (en) * 1988-11-21 1997-04-15 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device using a hagolen plasma treatment step
WO2020050112A1 (ja) * 2018-09-05 2020-03-12 富士フイルム株式会社 成膜方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5478659A (en) * 1977-12-05 1979-06-22 Mitsubishi Electric Corp Menufacture of semiconductor device
JPS5723223A (en) * 1980-07-18 1982-02-06 Fujitsu Ltd Manufacture of compound semiconductor device
JPS5846631A (ja) * 1981-09-16 1983-03-18 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
JPS58184724A (ja) * 1982-04-23 1983-10-28 Toshiba Corp 薄膜形成方法
JPS59166675A (ja) * 1983-03-11 1984-09-20 Fujitsu Ltd エツチング装置
JPS59177919A (ja) * 1983-03-28 1984-10-08 Nippon Telegr & Teleph Corp <Ntt> 薄膜の選択成長法
JPS6031230A (ja) * 1983-08-01 1985-02-18 Nec Corp 薄膜形成方法
JPS6053013A (ja) * 1983-09-02 1985-03-26 Hitachi Ltd 薄膜形成装置
JPS60175417A (ja) * 1984-02-20 1985-09-09 Matsushita Electronics Corp 半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5478659A (en) * 1977-12-05 1979-06-22 Mitsubishi Electric Corp Menufacture of semiconductor device
JPS5723223A (en) * 1980-07-18 1982-02-06 Fujitsu Ltd Manufacture of compound semiconductor device
JPS5846631A (ja) * 1981-09-16 1983-03-18 Nippon Telegr & Teleph Corp <Ntt> 半導体装置及びその製造方法
JPS58184724A (ja) * 1982-04-23 1983-10-28 Toshiba Corp 薄膜形成方法
JPS59166675A (ja) * 1983-03-11 1984-09-20 Fujitsu Ltd エツチング装置
JPS59177919A (ja) * 1983-03-28 1984-10-08 Nippon Telegr & Teleph Corp <Ntt> 薄膜の選択成長法
JPS6031230A (ja) * 1983-08-01 1985-02-18 Nec Corp 薄膜形成方法
JPS6053013A (ja) * 1983-09-02 1985-03-26 Hitachi Ltd 薄膜形成装置
JPS60175417A (ja) * 1984-02-20 1985-09-09 Matsushita Electronics Corp 半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63220547A (ja) * 1987-03-09 1988-09-13 Matsushita Electronics Corp 半導体装置の製造方法
EP0305143A2 (en) * 1987-08-24 1989-03-01 Fujitsu Limited Method of selectively forming a conductor layer
JPH01201938A (ja) * 1988-02-05 1989-08-14 Fujitsu Ltd 半導体装置の製造方法
US5620925A (en) * 1988-11-21 1997-04-15 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device using a hagolen plasma treatment step
JPH02275640A (ja) * 1989-01-26 1990-11-09 Matsushita Electric Works Ltd 静電誘導半導体装置の製造方法
US5607878A (en) * 1993-10-14 1997-03-04 Kabushiki Kaisha Toshiba Contact plug forming method
WO2020050112A1 (ja) * 2018-09-05 2020-03-12 富士フイルム株式会社 成膜方法
JPWO2020050112A1 (ja) * 2018-09-05 2021-08-26 富士フイルム株式会社 成膜方法

Also Published As

Publication number Publication date
JPH0770502B2 (ja) 1995-07-31

Similar Documents

Publication Publication Date Title
KR960013135B1 (ko) 캡 산화물을 배치한 티탄 규화물 형성 방법
US4517225A (en) Method for manufacturing an electrical interconnection by selective tungsten deposition
JP3129232B2 (ja) 半導体装置の製造方法
US6475907B1 (en) Semiconductor device having a barrier metal layer and method for manufacturing the same
JPH04209556A (ja) 局部相互接続形成方法
JPS61248525A (ja) 半導体装置の製造方法
EP0107437B1 (en) Method of producing a semiconductor device comprising a bipolar transistor and a schottky barrier diode
JPH056866A (ja) 半導体装置の製造方法
US4612257A (en) Electrical interconnection for semiconductor integrated circuits
EP0203800A2 (en) Method for producing semiconductor device
JPS5994829A (ja) 半導体装置の製造方法
JPS5974668A (ja) 集積回路接点構造体
JPS61139026A (ja) 半導体装置の製造方法
JP3760912B2 (ja) 半導体装置の製造方法
JPH065695B2 (ja) 半導体装置の製造方法
KR19980033022A (ko) 반도체 장치의 제조방법
JPS6024013A (ja) 半導体装置の製造方法
JPH0750698B2 (ja) 集積回路の相互接続用メタライゼーションを形成する方法及び装置
JPH06120355A (ja) 半導体装置の製造方法
JPS61256672A (ja) 半導体装置の製造方法
JPH05121346A (ja) 半導体装置の製造方法
JPS6213051A (ja) 半導体装置の製造方法
JP3027987B2 (ja) 金属膜又は金属シリサイド膜の形成方法及び半導体装置の製造方法
KR100332134B1 (ko) 반도체소자의게이트전극형성방법
JPH08162403A (ja) 有機物マスクのアッシング方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term