JPH065695B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH065695B2 JPH065695B2 JP3942685A JP3942685A JPH065695B2 JP H065695 B2 JPH065695 B2 JP H065695B2 JP 3942685 A JP3942685 A JP 3942685A JP 3942685 A JP3942685 A JP 3942685A JP H065695 B2 JPH065695 B2 JP H065695B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- oxide film
- natural oxide
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は、半導体装置の製造方法に係り、特に、配線層
の形成方法に関するものである。
の形成方法に関するものである。
〔従来の技術およびその問題点〕 半導体技術の進歩と共に超LSIはじめ半導体装置の高集
積化が進められてきている。
積化が進められてきている。
半導体装置の高集積化は素子の微細化によって実現され
るため、微細かつ高精度なパターン形成技術が切望され
ている。配線層の形成においてもパターンの微細化が進
められてきている。
るため、微細かつ高精度なパターン形成技術が切望され
ている。配線層の形成においてもパターンの微細化が進
められてきている。
例えば、MOS集積回路では、素子の微細化に伴い、多結
晶シリコンからなるゲート電極や、ソース拡散層、ドレ
イン拡散層等と金属配線層との間で電気的接続を行なう
ためのコンタクト部の面積は縮小されると共にPN接合の
深さについても浅くなるように形成されることが必要と
なってくる。
晶シリコンからなるゲート電極や、ソース拡散層、ドレ
イン拡散層等と金属配線層との間で電気的接続を行なう
ためのコンタクト部の面積は縮小されると共にPN接合の
深さについても浅くなるように形成されることが必要と
なってくる。
しかしながら、コンタクト部の面積の縮小化あるいはPN
接合が浅く形成されるのに伴い、コンタクト抵抗の増加
や電極形成によるPN接合の破壊等の問題が顕在化してく
る。このような接続特性の劣化は素子の信頼性の低下に
つながり、集積回路の高速化、高集積化への大きな障害
となっている。
接合が浅く形成されるのに伴い、コンタクト抵抗の増加
や電極形成によるPN接合の破壊等の問題が顕在化してく
る。このような接続特性の劣化は素子の信頼性の低下に
つながり、集積回路の高速化、高集積化への大きな障害
となっている。
例えば、第２図に示す如く、Ｐ型シリコン基板１１内に
砒素（As）をイオン注入して形成されたPN接合深さの浅
いN+型シリコン拡散層１２に対し、絶縁膜としての二酸
化シリコン膜１３内に穿孔されたコンタクト窓１４を介
してアルミニウム(Al)電極１５を形成した場合、該N+シ
リコン拡散層１２とアルミニウム電極１５との間でシリ
コンとアルミニウムの相互作用に基づく界面反応が生
じ、前記PN接合がショートすることがある。
砒素（As）をイオン注入して形成されたPN接合深さの浅
いN+型シリコン拡散層１２に対し、絶縁膜としての二酸
化シリコン膜１３内に穿孔されたコンタクト窓１４を介
してアルミニウム(Al)電極１５を形成した場合、該N+シ
リコン拡散層１２とアルミニウム電極１５との間でシリ
コンとアルミニウムの相互作用に基づく界面反応が生
じ、前記PN接合がショートすることがある。
この問題を解決するための技術として、前記N+型シリコ
ン拡散層１２とアルミニウム電極１５との間に前述の如
き界面反応が発生するのを防止するため、障壁金属（バ
リヤメタル）としてモリブデンシリサイド(MoSi2)、チ
タンシリサイド(TiSi2)、チタン(Ti)、モリブデン(Mo)
等を介在させる方法が注目されている。このバリヤメタ
ルの形成方法としては、例えば、シリコンおよび二酸化
シリコンの混在する基板表面においてコンタクト窓内に
露呈するＮ＋型シリコン拡散層等のシリコン表面にのみ
選択的に高融点金属薄膜を形成する選択化学的気相成長
法（選択CVD法）がある。この方法によれば一回のCVD工
程でバリヤメタルの形成が可能であり、プロセスの簡略
化および歩留りの向上をはかることができる。
ン拡散層１２とアルミニウム電極１５との間に前述の如
き界面反応が発生するのを防止するため、障壁金属（バ
リヤメタル）としてモリブデンシリサイド(MoSi2)、チ
タンシリサイド(TiSi2)、チタン(Ti)、モリブデン(Mo)
等を介在させる方法が注目されている。このバリヤメタ
ルの形成方法としては、例えば、シリコンおよび二酸化
シリコンの混在する基板表面においてコンタクト窓内に
露呈するＮ＋型シリコン拡散層等のシリコン表面にのみ
選択的に高融点金属薄膜を形成する選択化学的気相成長
法（選択CVD法）がある。この方法によれば一回のCVD工
程でバリヤメタルの形成が可能であり、プロセスの簡略
化および歩留りの向上をはかることができる。
しかしながら、この選択CVD工程は、例えば、二酸化シ
リコン膜のエッチングによるコンタクト窓の穿孔工程の
後に行なわれるため、穿孔工程を経て、表面にシリコン
および二酸化シリコンの混在した状態の基板を選択CVD
装置に投入する際、空気中に基板を出さなければならな
い。このとき、シリコン表面には第３図に示す如く自然
酸化膜１６が成長し、このまま高融点金属膜を形成する
と該自然酸化膜中の酸素が原因となって高融点金属膜１
７の形成を妨げ、また形成されたとしても接触抵抗が高
くなったり、接続不良が生じたりする等の問題があっ
た。
リコン膜のエッチングによるコンタクト窓の穿孔工程の
後に行なわれるため、穿孔工程を経て、表面にシリコン
および二酸化シリコンの混在した状態の基板を選択CVD
装置に投入する際、空気中に基板を出さなければならな
い。このとき、シリコン表面には第３図に示す如く自然
酸化膜１６が成長し、このまま高融点金属膜を形成する
と該自然酸化膜中の酸素が原因となって高融点金属膜１
７の形成を妨げ、また形成されたとしても接触抵抗が高
くなったり、接続不良が生じたりする等の問題があっ
た。
この自然酸化膜を除去するために、バリヤメタルの形成
に先立ち、スパッタリング法等のドライエッチング法あ
るいは通常のウェットエッチング法等を用いる方法も提
案されてはいる。前者のスパッタリング法では、コンタ
クト窓の外側の二酸化シリコンも同時にスパッタリング
され、これらが又、コンタクト窓の底部に堆積し拡散層
表面が汚染されて、清浄な表面が得られない外、下地層
が損傷を受けてしまい、特に浅いPN接合の場合にはリー
ク電流の増大を招く。一方、後者のウェットエッチング
法では、処理後に空気にさらさねばならないため、完全
に除去することは困難であった。
に先立ち、スパッタリング法等のドライエッチング法あ
るいは通常のウェットエッチング法等を用いる方法も提
案されてはいる。前者のスパッタリング法では、コンタ
クト窓の外側の二酸化シリコンも同時にスパッタリング
され、これらが又、コンタクト窓の底部に堆積し拡散層
表面が汚染されて、清浄な表面が得られない外、下地層
が損傷を受けてしまい、特に浅いPN接合の場合にはリー
ク電流の増大を招く。一方、後者のウェットエッチング
法では、処理後に空気にさらさねばならないため、完全
に除去することは困難であった。
上述の如き自然酸化膜の問題はバリヤメタルの形成工程
を含まない場合にも、多かれ少なかれ発生し、電気的特
性を低下させる原因となっていた。
を含まない場合にも、多かれ少なかれ発生し、電気的特
性を低下させる原因となっていた。
〔発明の目的〕 本発明は、前記実情に鑑みてなされたもので、電極ある
いは接続孔の自然酸化膜を除去し、電気的特性の安定し
た配線層を形成することを目的とする。
いは接続孔の自然酸化膜を除去し、電気的特性の安定し
た配線層を形成することを目的とする。
そこで、本発明では、配線層の形成に先立ち水素(H2)雰
囲気中で波長２００〜１０００nm好ましくは４００〜１
０００nmの波長の光を照射して電極あるいは接続孔表面
の自然酸化膜を除去するようにしている。
囲気中で波長２００〜１０００nm好ましくは４００〜１
０００nmの波長の光を照射して電極あるいは接続孔表面
の自然酸化膜を除去するようにしている。
この方法では、基板はせいぜい３５０〜４００℃程度に
加熱すれば充分であり、素子領域の劣化等を生じること
もなく、表面の清浄化を行ない得ると共に、例えば配線
層あるいはバリヤメタルの形成のためのCVD装置内での
処理が可能であるため、清浄化後の基板を空気中にさら
すこともない。
加熱すれば充分であり、素子領域の劣化等を生じること
もなく、表面の清浄化を行ない得ると共に、例えば配線
層あるいはバリヤメタルの形成のためのCVD装置内での
処理が可能であるため、清浄化後の基板を空気中にさら
すこともない。
本発明によれば、配線層を形成すべき電極あるいは接続
孔表面の自然酸化膜を除去することができ、電気的特性
の優れた半導体装置の形成が可能となる。
孔表面の自然酸化膜を除去することができ、電気的特性
の優れた半導体装置の形成が可能となる。
以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
に説明する。
第１図(a)乃至(e)は、本発明の半導体装置の製造方法に
おける１実施例の工程を示すものである。
おける１実施例の工程を示すものである。
まず、第１図(a)に示す如く、素子分離されたＰ型シリ
コン基板１にN+型シリコン拡散層２等の素子領域を形成
すると共に表面の二酸化シリコン膜３に対しコンタクト
窓４を穿孔する。このとき、コンタクト窓４内のN+型シ
リコン拡散層表面には２０Åの自然酸化膜５が形成され
ている。
コン基板１にN+型シリコン拡散層２等の素子領域を形成
すると共に表面の二酸化シリコン膜３に対しコンタクト
窓４を穿孔する。このとき、コンタクト窓４内のN+型シ
リコン拡散層表面には２０Åの自然酸化膜５が形成され
ている。
このＰ型シリコン基板１をCVD炉に入れ、炉内を真空排
気した後、第１図(b)に示す如く水素ガスを流しながら
クセノンランプを光源として２００〜１０００nm好まし
くは４００〜１０００nmの波長の光Ｌを、照射し４００
〜６００℃で３０〜６０分間アニールする。このとき炉
内の圧力は１terr程度とする。
気した後、第１図(b)に示す如く水素ガスを流しながら
クセノンランプを光源として２００〜１０００nm好まし
くは４００〜１０００nmの波長の光Ｌを、照射し４００
〜６００℃で３０〜６０分間アニールする。このとき炉
内の圧力は１terr程度とする。
このようにして第１図(c)に示す如く、コンタクト窓４
内の自然酸化膜５はほぼ完全に除去され、清浄なシリコ
ン表面をもつ接続孔としてのコンタクト窓４が形成され
る。
内の自然酸化膜５はほぼ完全に除去され、清浄なシリコ
ン表面をもつ接続孔としてのコンタクト窓４が形成され
る。
続いて、温度を調整して基板温度３５０〜４００℃と
し、六弗化タングステン（WF6）ガスと水素ガスを原料
ガスとし、選択CVD法によりコンタクト窓内のシリコン
表面にのみ、第１図(d)に示す如く、バリヤメタルとし
てのタングステン膜６を形成する。ここでは、タングス
テン膜と下地のN+型シリコン拡散層との界面に酸素原子
の存在がないため、タングステン膜の安定な成長が可能
となり、形成されたタングステン／シリコン界面は安定
である。
し、六弗化タングステン（WF6）ガスと水素ガスを原料
ガスとし、選択CVD法によりコンタクト窓内のシリコン
表面にのみ、第１図(d)に示す如く、バリヤメタルとし
てのタングステン膜６を形成する。ここでは、タングス
テン膜と下地のN+型シリコン拡散層との界面に酸素原子
の存在がないため、タングステン膜の安定な成長が可能
となり、形成されたタングステン／シリコン界面は安定
である。
この後、該Ｐ型シリコン基板をCVD炉からとり出し、通
常のスパッタリング法によりアルミニウム膜を形成し、
フォトリン法によりパターニングすることにより第１図
(e)に示す如く配線パターン７が形成される。
常のスパッタリング法によりアルミニウム膜を形成し、
フォトリン法によりパターニングすることにより第１図
(e)に示す如く配線パターン７が形成される。
このようにして形成された配線層は、電気的特性が極め
て良好である。
て良好である。
このようにして形成された配線層は、電気的特性が極め
て良好である。
て良好である。
なお、実施例においては、自然酸化膜を除去した後、い
わゆる高融点金属の選択CVD法により、コンタクト窓内
にバリヤメタルを形成する方法について述べたが、自然
酸化膜除去後の工程としては、例えばトリメチルアルミ
等を原料としてCVD法によりアルミニウムを形成する等
他の工程を用いた場合にも適用可能である。
わゆる高融点金属の選択CVD法により、コンタクト窓内
にバリヤメタルを形成する方法について述べたが、自然
酸化膜除去後の工程としては、例えばトリメチルアルミ
等を原料としてCVD法によりアルミニウムを形成する等
他の工程を用いた場合にも適用可能である。
また、実施例においては、第１層目の配線の場合のコン
タクト窓内の自然酸化膜の除去について述べたが、この
他、第２層、第３層等、いわゆる多層配線におけるスル
ーホール内の自然酸化膜の除去にも有効である。
タクト窓内の自然酸化膜の除去について述べたが、この
他、第２層、第３層等、いわゆる多層配線におけるスル
ーホール内の自然酸化膜の除去にも有効である。
更に、本発明の方法では、低温下（せいぜい４００℃）
での自然酸化膜の除去が可能であるたち、アルミニウム
等を用いた半導体装置にも適用可能であり、又、緩やか
な反応であるため、下地層に損傷を与えることもない。
での自然酸化膜の除去が可能であるたち、アルミニウム
等を用いた半導体装置にも適用可能であり、又、緩やか
な反応であるため、下地層に損傷を与えることもない。
第１図(a)乃至(e)は、本発明実施例の配線層の形成工程
を示す図、第２図および第３図は従来例の配線層を示す
図である。 １１…Ｐ型シリコン基板、１２…N+型シリコン拡散層、
１３…二酸化シリコン膜、１４…コンタクト窓、１５…
アルミニウム電極、１６…自然酸化膜、１７…高融点金
属膜（バリヤメタル）、１…Ｐ型シリコン基板、２…N+
型シリコン拡散層、３…二酸化シリコン膜、４…コンタ
クト窓、５…自然酸化膜、６…タングステン膜、７…ア
ルミニウム膜（配線パターン）、Ｌ…光。
を示す図、第２図および第３図は従来例の配線層を示す
図である。 １１…Ｐ型シリコン基板、１２…N+型シリコン拡散層、
１３…二酸化シリコン膜、１４…コンタクト窓、１５…
アルミニウム電極、１６…自然酸化膜、１７…高融点金
属膜（バリヤメタル）、１…Ｐ型シリコン基板、２…N+
型シリコン拡散層、３…二酸化シリコン膜、４…コンタ
クト窓、５…自然酸化膜、６…タングステン膜、７…ア
ルミニウム膜（配線パターン）、Ｌ…光。
Claims (2)
- 【請求項１】配線層の形成に先立ち、水素雰囲気中で波
長２００〜１０００nmの波長の光を照射して、半導体表
面の自然酸化膜を除去する表面清浄化工程を含むように
したことを特徴とする半導体装置の製造方法。 - 【請求項２】前記表面清浄化工程は、化学的気相成長装
置（CVD装置）内で実行され、更に続いて、該CVD装置で
露呈するシリコン基板表面に選択的に高融点金属膜を形
成する選択CVD工程を含むことを特徴とする特許請求の
範囲第(1)項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3942685A JPH065695B2 (ja) | 1985-02-28 | 1985-02-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3942685A JPH065695B2 (ja) | 1985-02-28 | 1985-02-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61198763A JPS61198763A (ja) | 1986-09-03 |
| JPH065695B2 true JPH065695B2 (ja) | 1994-01-19 |
Family
ID=12552663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3942685A Expired - Lifetime JPH065695B2 (ja) | 1985-02-28 | 1985-02-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH065695B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2538607B2 (ja) * | 1987-08-24 | 1996-09-25 | 富士通株式会社 | 気相成長法 |
-
1985
- 1985-02-28 JP JP3942685A patent/JPH065695B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61198763A (ja) | 1986-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| KR100302894B1 (ko) | 이중(ｄｕａｌ) 두께 코발트 실리사이드 층을 갖는 집적 회로 구조 및 그 제조 방법 | |
| JPH07335885A (ja) | 低抵抗ゲート電極を有する半導体素子の製造方法 | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
| JPH09307106A (ja) | 半導体装置の製造方法 | |
| US4551907A (en) | Process for fabricating a semiconductor device | |
| JP2679579B2 (ja) | 半導体装置の製造方法 | |
| US5698468A (en) | Silicidation process with etch stop | |
| JPH0770502B2 (ja) | 半導体装置の製造方法 | |
| JPH0831932A (ja) | 半導体集積回路装置の製造方法 | |
| JPH065695B2 (ja) | 半導体装置の製造方法 | |
| JP2000307060A (ja) | 抵抗素子の製造方法 | |
| JP2004119754A (ja) | 配線、配線の製造方法、半導体装置及びその製造方法 | |
| JP3417114B2 (ja) | 半導体装置の製造方法 | |
| JPH04368125A (ja) | 半導体装置及びその製造方法 | |
| JP2690218B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0870001A (ja) | 半導体装置の製造方法 | |
| JPH0254524A (ja) | 半導体装置の製造方法 | |
| JPH02241033A (ja) | 半導体装置の製造方法 | |
| JPH0621088A (ja) | 半導体装置の製造方法 | |
| JPH09306867A (ja) | 半導体装置の製造方法 | |
| JPH01266745A (ja) | 半導体装置の製造方法 | |
| JPH0779135B2 (ja) | 半導体装置の製造方法 | |
| JP2003347311A (ja) | 半導体装置の製造方法 |