KR20100029061A - 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법 - Google Patents

배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR20100029061A
KR20100029061A KR1020090083990A KR20090083990A KR20100029061A KR 20100029061 A KR20100029061 A KR 20100029061A KR 1020090083990 A KR1020090083990 A KR 1020090083990A KR 20090083990 A KR20090083990 A KR 20090083990A KR 20100029061 A KR20100029061 A KR 20100029061A
Authority
KR
South Korea
Prior art keywords
wafer
manufacturing
type solid
active layer
imaging device
Prior art date
Application number
KR1020090083990A
Other languages
English (en)
Inventor
카즈나리 쿠리타
슈이치 오모테
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20100029061A publication Critical patent/KR20100029061A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 전면부에 광전 변환 디바이스 및 전하 전송 트랜지스터 및 배면부에 수광면을 갖는 복수의 픽셀을 포함하는 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법에 있어서, 지지 기판용 웨이퍼 및 활성층용 웨이퍼 중 하나 이상의 웨이퍼 상에 BOX 산화물층을 형성시키는 단계, 상기 지지 기판용 웨이퍼 및 상기 활성층용 웨이퍼를 접합시키는 단계, 및 상기 활성층용 웨이퍼를 박막화하는 단계를 포함하며, 상기 지지 기판용 웨이퍼 및 상기 활성층용 웨이퍼를 접합시키는 단계 이전에 다른 웨이퍼에 대한 상기 BOX 산화물층의 접합면에 복수의 오목부를 형성시키고 각각의 상기 오목부에 폴리실리콘 플러그를 채워 복합재층을 형성시키는 단계를 추가로 포함하는 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법에 관한 것이다.
촬상 소자용 웨이퍼

Description

배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법{METHOD FOR PRODUCING WAFER FOR BACKSIDE ILLUMINATION TYPE SOLID IMAGING DEVICE}
본 발명은 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법에 관한 것이다. 보다 구체적으로 본 발명은 이동 전화, 디지털 비디오 카메라 등에 사용되는 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법에 관한 것이다.
최근, 반도체를 사용한 고성능 고체 촬상 소자가 이동 전화, 디지털 비디오 카메라 등에 장착된다. 통상의 고체 촬상 소자에서 요구되는 기능으로서는 고화질 픽셀 및 동영상 촬영 능력이 있으며, 동영상을 촬영하기 위해서는, 고속 컴퓨팅 디바이스 및 메모리 디바이스가 조합될 필요가 있고, 따라서 시스템 온 칩(SoC)에 용이하게 허용되는 CMOS 이미지 센서가 사용되고 상기 CMOS 이미지 센서의 축소화가 진행되었다.
그러나, CMOS 이미지 센서를 축소하게 되면 광전 변환 디바이스(photoelectric conversion device)로서 포토 다이오드의 개구율(aperture ratio)을 필연적으로 감소시켜 광전 변환 디바이스의 양자 효율이 저하되고, 이는 이미지화된 데이터의 S/N 비율의 개선을 어렵게 하는 문제점을 초래한다. 따라서, 광전 변환 디바이스, 등의 전면부 내로 내부 렌즈를 삽입함에 의해 입사광량을 증가시키는 방법이 시도되었다. 그러나, S/N 비율의 현저한 개선은 실현될 수 없었다.
따라서, 입사광량을 증가시켜 이미지 데이터의 S/N 비율을 개선하기 위해, 광전 변환 디바이스의 배면으로부터 입사광을 공급하는 방식이 시도되었다. 디바이스의 배면으로부터 광을 입사하는 방식의 가장 큰 이점은 전면부로부터의 광 입사 방식과 비교하여 디바이스 표면의 반사 또는 회절에 기인하는 제한 또는 디바이스의 광 수신 영역이 제거된다는 점에 있다. 반면에, 광이 배면으로부터 들어오는 경우, 광전 변환 디바이스의 기판인 실리콘 웨이퍼를 통한 광의 흡수가 억제되어야 하므로 고체 촬상 소자의 전체 두께는 50 μm 이하가 될 필요가 있다. 결과적으로, 고체 촬상 소자의 작업 및 취급이 어려워지고, 생산성이 극도로 낮아지는 문제점을 초래한다.
예를 들어, JP-A-2007-13089 및 JP-A-2007-59755에 공개된 바와 같이 상술한 기술적 문제를 해결할 목적으로 언급된 고체 촬상 소자가 있다.
JP-A-2007-13089에서는 고체 촬상 소자의 제조 방법을 개시하고 있는데, 반도체 기판이 지지 기판에 접합한 후 박막화되어 강도를 보장하고 상기 지지 기판의 박막화 후에 관통된 구멍간 상호접속이 형성되기 때문에, 전극을 조명된 표면과 마주보는 표면으로부터 상대적으로 간단하고 쉽게 빼낼 수 있는 구조를 갖는 배면조사형 CMOS 고체 촬상 소자를 제조할 수 있다.
반면에, JP-A-2007-59755에서는 반도체 기판의 내부 스트레스 및 스트레인이 소형으로 제조될 수 있을 뿐 아니라 반도체 기판의 박막화된 표면에서 색필터, 마이크로 렌즈 등의 프로세싱이 높은 정밀도로 수행되는 고체 촬상 장치뿐 아니라 이의 제조 방법을 개시하고 있다.
그러나, 이들 특허문헌의 고체 촬상 소자에서는, 기판(웨이퍼)의 게터링 능력이 낮으므로, 제조 공정에서 백색 결함을 발생시키고 중금속 오염을 일으키는 문제가 있다. 따라서, 배면조사형 고체 촬상 소자를 실용적으로 바꾸기 위해서는 이들 문제점들을 해결할 필요가 있다.
발명의 요약
따라서, 본 발명의 목적은 백색 결함의 발생 및 중금속 오염을 효과적으로 억제할 수 있는 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법을 제공하기 위한 것이다.
상기 목적을 달성하기 위한, 본 발명의 요약 및 구성은 아래와 같다.
(1) 전면부에 광전 변환 디바이스 및 전하 전송 트랜지스터 및 배면부에 수광면을 갖는 복수의 픽셀을 포함하는 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법에 있어서, 지지 기판용 웨이퍼 및 활성층용 웨이퍼 중 하나 이상의 웨이퍼 상에 BOX 산화물층(oxide layer)을 형성시키는 단계, 상기 지지 기판용 웨이퍼 및 상기 활성층용 웨이퍼를 접합시키는 단계, 및 상기 활성층용 웨이퍼를 박막화하는 단계를 포함하며, 상기 지지 기판용 웨이퍼 및 상기 활성층용 웨이퍼를 접합시키는 단계 이전에 다른 웨이퍼에 대한 상기 BOX 산화물층의 접합면에 복수의 오목부(concave portion)를 형성시키고 각각의 상기 오목부에 폴리실리콘 플러그를 채워 복합재층을 형성시키는 단계를 추가로 포함하는 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법.
(2) (1)항에 있어서, 단일 산화물층이 복합재층 및 다른 웨이퍼 사이에 존재하는 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법.
(3) (1)항에 있어서, 상기 지지 기판용 웨이퍼가 C-함유 n-형 반도체 물질로 제조되는 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법.
(4) (1)항에 있어서, 상기 활성층용 웨이퍼가 n-형 반도체 층으로 제조된 활성층용 기판에 Si의 에피택셜 막을 형성시켜 얻어진 에피택셜 웨이퍼인 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법.
(5) (3)항에 있어서, 상기 지지 기판용 웨이퍼가 1.0×1016 내지 1.0×1017 atoms/cm3의 C 농도를 갖는 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법.
(6) (1)항에 있어서, BOX 산화물층을 형성시키는 단계 이전에 지지 기판용 웨이퍼 및 활성층용 웨이퍼 중 하나 이상의 웨이퍼의 접합면과 마주보는 면에 폴리실리콘 막을 형성시키는 단계를 추가로 포함하는 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법.
(7) (1)항에 있어서, 상기 BOX 산화물층을 형성시키는 단계 이전에 각 웨이퍼를 600 내지 800℃에서 열처리시키는 단계를 추가로 포함하는 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법.
(8) (1)항에 있어서, 상기 BOX 산화물층을 형성시키는 단계 이후 및 상기 지지 기판용 웨이퍼 및 활성층용 웨이퍼를 접합시키는 단계 이전에 다른 웨이퍼에 대한 BOX 산화물층의 접합면에 소정의 유기물질을 흡착시키는 단계를 추가로 포함하는 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법.
(9) (8)항에 있어서, 상기 유기 물질이 유기 탄소 화합물인 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법.
본 발명의 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법에 따르면, 백색 결함의 발생 및 중금속 오염을 효과적으로 억제할 수 있는 배면조사형 고체 촬상 소자용 웨이퍼를 제공할 수 있다.
발명의 상세한 설명
본 발명에 따른 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법을 도면을 참조로 하여 설명한다. 도 1은 본 발명에 따른 배면조사형 고체 촬상 소자용 웨이퍼 제조 방법을 설명하기 위한 플로우 차트이다. 도 2(a) 및 (b)는 각각 본 발명에 따른 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법에 사용된 지지 기판용 웨이퍼 및 활성층용 웨이퍼의 단면을 보여주는 개략도이다. 또한, 도 3(a) 내지 (c)는 도 1(c)에서 보여진 폴리실리콘 플러그의 예시적인 구성을 보여주는 개략적인 평면도이다.
도 1에서 보여주는 바와 같이, 본 발명에 따른 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법은 지지 기판용 웨이퍼(10)(도 1(a)) 및 활성층용 웨이퍼(20)(도 1(d)) 중 하나 이상의 웨이퍼 상에 BOX 산화물층(30)을 형성시키는 단계(도 1(b)), 지지 기판용 웨이퍼(10) 및 활성층용 웨이퍼(20)를 접합시키는 단계(도 1(e)), 및 활성층용 웨이퍼(20)를 박막화하는 단계(도 1(f))를 포함하며, 상기 지지 기판용 웨이퍼(10) 및 활성층용 웨이퍼(20)를 접합시키는 단계 이전에 다른 웨이퍼에 대한 BOX 산화물층(30)의 접합면(30a)에 복수의 예정된 오목부(40)를 형성시키고 상기 각 오목부(40)에 폴리실리콘 플러그(50)를 채워 복합재층(60)을 형성 시키는 단계(도 1(c))를 추가로 포함하는 것을 특징으로 한다. 배면조사형 고체 촬상 소자용 웨이퍼(100)(도 1(f))가 이러한 방법에 의해 형성되는 경우, 폴리실리콘 플러그(50)가 중금속의 게터링 싱크로서 작용한다. 배면조사형 고체 촬상 소자에 웨이퍼(100)가 사용되는 경우, 종래의 촬상 소자와 비교하여 백색 결함의 발생 및 중금속 오염이 효과적으로 억제될 수 있다. 도 1에 예시된 바와 같이, BOX 산화물층(30)은 지지 기판용 웨이퍼(10) 상에만 형성되고, 예정된 오목부(40)는 활성층용 웨이퍼(20)에 대한 BOX 산화물층(30)의 접합면(30a) 상에 형성되며, 폴리실리콘 플러그(50)가 각 오목부(40)에 채워져 복합재층(60)을 형성하는데, 이는 본 발명의 단지 한 구체예를 보여주는 것이다. BOX 산화물층(30)은 활성층용 웨이퍼(20) 상에만 형성될 수 있거나, 지지 기판용 웨이퍼(10) 및 활성층용 웨이퍼(20) 상 모두에 형성될 수 있다.
(지지 기판용 웨이퍼)
도 2(a)에서 도시된 지지 기판용 웨이퍼(10)는 게터링 능력의 강화를 감안하여 탄소(C)-함유 n-형 반도체 물질로 제조되는 것이 바람직하며, 1 내지 20 Ω·cm의 고유 저항을 갖는 것이 바람직하다.
또한, 지지 기판용 웨이퍼(10)의 C 농도는 1.0×1016 내지 1.0×1017 atoms/cm3의 범위가 되는 것이 바람직하다. C 농도가 1.0×1016 atoms/cm3 미만인 경우, 게터링 능력이 충분히 개선될 수 없고 백색 결함의 발생 및 중금속 오염이 충분히 억제될 수 없음이 염려되며, 반면에 1.0×1017 atoms/cm3 초과인 경우, 산소 석출물의 크기가 50 nm 미만이고 중금속을 게터링할 수 있는 스트레인 에너지가 유지될 수 없음이 염려된다.
(활성층용 웨이퍼)
활성층용 웨이퍼(20)는 도 2(b)에서 보여주는 바와 같이, n-형 반도체층으로 제조된 활성층용 기판(21) 상에 Si의 에피택셜 막(22)을 형성시켜 얻어진 에피택셜 웨이퍼(20)인 것이 바람직하다. 또한, 활성층용 기판(21)은 게터링 능력의 강화를 감안하여 C를 함유하고, 3 내지 15 Ω·cm의 고유 저항을 갖는 것이 바람직하다. 활성층용 기판(21)의 게터링 효과에 의해 결함이 적고 고품질을 갖는 에피택셜 막(22)이 C-함유 n-형 반도체 물질로 제조되는 활성층용 기판(21) 상에 형성될 수 있기 때문에, 이러한 에피택셜 막(22)을 복합재층(60) 상에 형성시켜 고체 촬상 소자를 제조하는 경우, 백색 결함의 발생 및 중금속 오염을 억제하는 효과가 추가로 개선될 수 있다.
더욱이, 활성층용 기판(21)의 C 농도는 1.0×1016 내지 1.0×1017 atoms/cm3의 범위가 되는 것이 바람직하다. 지지 기판용 웨이퍼(10)의 경우와 유사하게 C 농도가 1.0×1016 atoms/cm3 미만인 경우, 게터링 능력이 충분히 개선될 수 없고 에피택셜 막(22)에서 발생되는 백색 결함 및 중금속 오염이 충분히 억제될 수 없음이 염려되며, 반면에 1.0×1017 atoms/cm3 초과인 경우, 산소 석출물의 크기가 최소화되고 게터링에 필요한 스트레인 에너지를 유지하기 어려우며, 따라서 게터링 능력이 저하될 우려가 있다.
또한, 지지 기판용 웨이퍼(10)가 C를 함유하는 경우, 함유된 C 원자는 복합재층(60)과의 경계면 바로 아래에서 고농도 탄소 영역으로써 존재하는 것이 바람직하다. 고농도 탄소 영역은 지지 기판용 웨이퍼(10)에서 C 농도가 부분적으로 큰 영역을 의미한다. 고농도 탄소 영역이 게터링 싱크로서 효과적으로 작용할 수 있기 때문에, 백색 결함의 발생 및 중금속 오염을 억제하는 효과가 추가로 개선될 수 있다.
지지 기판용 웨이퍼(10) 및 활성층용 웨이퍼(20)에 내로 소정의 양의 C를 포함시키는 방법으로서는, C 원자와 함께 실리콘 기판을 도핑하는 방법, 이온을 주입하는 방법 등이 있다. 또한, O 원자가 지지 기판용 웨이퍼(10) 및 활성층용 웨이퍼(20) 내로 포함될 수 있다. O 원자의 포함은 게터링 효과를 위해 포함된 C 원자가 에피택셜 막(22)으로 확산하는 것을 효과적으로 억제할 수 있다.
여기에서는 도시되지 않았지만, 본 발명에 따른 제조 방법은 BOX 산화물층을 형성시키는 단계 이전에 지지 기판용 웨이퍼(10) 및 활성층용 웨이퍼(20) 중 하나 이상의 웨이퍼의 접합면과 마주보는 면에 폴리실리콘 막을 형성시키는 단계를 추가로 포함하는 것이 바람직하다. 폴리실리콘 막의 형성은 그것이 게터링 싱크로서 작용할 수 있기 때문에, 게터링 효과를 좀더 강화시켜줄 것으로 예측된다.
(복합재층)
BOX 산화물층(30)은 습식 산화에 의해 형성되는 것이 바람직하다. 이 경우에, 밀집된 막(dense film)이 형성되어 접합에 적당한 경계면을 형성할 수 있다.
다른 웨이퍼에 대한 BOX 산화물층(30)의 접합면(30a)에 제공된 오목부(40)는 BOX 산화물층(30)을 관통하지 않고 드라이 에칭에 의해 형성되는 것이 바람직하다. 따라서, 오목부의 외형 정확도는 높은 정밀도로 달성된다. 또한, 오목부(40)의 외형은 임의의 모양이 될 수 있으며, 예를 들어, 도 3에 도시된 바와 같이 아일랜드형(도 3(a)), 선형(도 3(b)) 및 텍스처형(도 3(c))을 포함할 수 있다.
오목부(40)를 채우는 폴리실리콘 플러그(50)는 오목부(40) 내로 폴리실리콘을 넣어 형성시킬 수 있다. 폴리실리콘 플러그(50)의 두께 d는 복합재층(60) 두께 D의 50 내지 70%가 되는 것이 바람직하다. 두께 d가 50% 미만인 경우, 폴리실리콘의 게터링 능력이 저하되는 것이 염려되며, 70%를 초과하는 경우, 폴리실리콘의 형성이 오래 걸리고 제조 효율이 저하된다. 또한, 폴리실리콘 플러그(50)의 상부 면적(upper area) s는 지지 기판용 웨이퍼(10)의 상부 면적 S의 70 내지 90%가 되는 것이 바람직하다. 면적 s가 70% 미만인 경우, 게터링 능력이 저하되는 것이 염려되며, 90%를 초과하는 경우, 폴리실리콘 플러그 및 활성층용 기판 사이의 접합 강도가 저하될 우려가 있다.
본 발명에 따른 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법은 BOX 산화물층을 형성시키는 단계 이전에 각 웨이퍼들(10 및 20)을 600 내지 800℃에서 열처리시키는 단계를 추가로 포함하는 것이 바람직하다. 이 열처리에 의해 산소 석출이 촉진되기 때문에, 고밀도의 산소 석출물이 형성될 수 있다.
도 1에 도시되지는 않았지만, 본 발명에 따른 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법은 상기 BOX 산화물층(30)을 형성시키는 단계 이후 및 상기 지지 기판용 웨이퍼(10) 및 활성층용 웨이퍼(20)를 접합시키는 단계 이전에 다른 웨 이퍼에 대한 BOX 산화물층의 접합면에 소정의 유기물질을 흡착시키는 단계를 추가로 포함하는 것이 바람직하다. 접합면에 유기물질을 흡착시켜 접합을 실시하는 경우, 유기물질은 접합에서의 열처리에 의해 접합 경계면에서 고농도 탄소 영역을 형성하며, 이로 인해 본 발명에 따른 배면조사형 고체 촬상 소자용 웨이퍼(100)에서 게터링 능력을 추가로 개선시킬 수 있다.
유기물질은 N-메틸 피롤리돈, 폴리비닐 피롤리돈 등과 같은 유기 탄소 물질인 것이 바람직하다. 이러한 유기 탄소 물질의 사용에 의해 고농도 탄소 영역의 형성이 용이하게 수행될 수 있다.
도 1에 도시되지는 않았지만, 본 발명에 따른 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법은 복합재층(60) 및 다른 웨이퍼 사이에 단일 산화물층을 갖는 것이 바람직하다. 이것은 활성층용 웨이퍼(20)로부터 복합재층(60)으로 채워지는 폴리실리콘 플러그(50)의 분리를 촉진한다.
비록 본 발명의 단지 한 구체예에 관하여 상술한 내용이 기재되었지만, 첨부된 청구항의 영역을 벗어나지 않은 채 다양한 변형이 이루어질 수 있다.
본 발명의 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법에 따르면, 백색 결함의 발생 및 중금속 오염을 효과적으로 억제할 수 있는 배면조사형 고체 촬상 소자용 웨이퍼를 제공할 수 있다.
다음에, 본 발명에 따른 배면조사형 고체 촬상 소자용 웨이퍼는 아래에 기재 된 것처럼 시편으로서 제조되고 그 성능이 평가될 수 있다.
(실시예 1)
도 1 및 2에서 보여주는 바와 같이, 습식 산화에 의해 지지 기판용 웨이퍼(10)(도 1(a) 및 도 2(a)) 상에 BOX 산화물층(30)(도 1(b))을 형성시키고, 드라이 에칭에 의해 BOX 산화물층(30)에 복수의 원주형 오목부(40)를 형성시키고, CVD 방법에 의해 각각의 이들 오목부(40)에 폴리실리콘 플러그를 채워 복합재층(도 1(c))을 형성시켰다. 한편으로는, 활성층용 웨이퍼(20)(도 1(d) 및 도 2(b))로서 CVD 방법에 의해 활성층용 기판(21) 상에 Si의 에피택셜 막(22) 형성에 의해 얻어진 에피택셜 웨이퍼가 제공된다.
그 후에, 지지 기판용 웨이퍼(10) 및 활성층용 웨이퍼(20)를 접합시키고(도 1(e)), 다음에 활성층용 웨이퍼(20)를 연마 및 화학적 에칭에 의해 박막화하여 시편으로써 배면조사형 고체 촬상 소자용 웨이퍼(100)를 제조하였다(도 1(f)).
(실시예 2)
폴리실리콘 플러그의 두께를 변화시킨 것을 제외하고는 배면조사형 고체 촬상 소자용 웨이퍼의 시편을 실시예 1과 동일한 방법으로 제조하였다.
(실시예 3)
폴리실리콘 플러그의 전체 상부 면적을 변화시킨 것을 제외하고는 배면조사형 고체 촬상 소자용 웨이퍼의 시편을 실시예 1과 동일한 방법으로 제조하였다.
(실시예 4)
폴리실리콘 플러그의 전체 상부 면적을 변화시킨 것을 제외하고는 배면조사 형 고체 촬상 소자용 웨이퍼의 시편을 실시예 2와 동일한 단계들로 제조하였다.
(비교 실시예 1)
폴리실리콘 플러그(50)가 형성되지 않은 것을 제외하고는 배면조사형 고체 촬상 소자용 웨이퍼의 시편을 실시예 1과 동일한 방법으로 제조하였다.
(평가 방법)
상기 실시예 1 내지 4 및 비교 실시예 1에서 제조된 각 시편을 아래의 평가 방법에 의해 평가하였다.
(1) 백색 결함
배면조사형 고체 촬상 소자는 상기 실시예 1 내지 4 및 비교 실시예 1에서 제조된 각 시편을 사용하여 제조하였고, 이후 배면조사형 고체 촬상 소자에서 포토다이오드의 암누설 전류(dark leakage current)를 측정하고 반도체 파라미터 분석 장치로 픽셀 데이터(백색 결함 갯수의 데이터)로 전환하여, 이에 의해 단위 면적(1 cm2) 당 백색 결함의 갯수를 카운트하고 백색 결함의 발생의 억제 정도를 평가하였다. 평가의 기준을 아래에 나타내었으며 측정 결과 및 평가 결과를 표 1에 나타내었다.
◎: 5개 이하
○: 5개 초과 내지 50개 이하
×: 50개 초과
(2) 중금속 오염
시편의 표면상의 결함 밀도(결함 갯수/cm2)를 스핀코트 오염법(spin coat soiling method)에 의한 니켈(1.0×1012 atoms/cm2)로의 시편 표면 오염에 의해 측정하고 이후 900℃에서 1시간 동안 열처리를 수행하고, 다음에 시편의 표면을 선택적으로 에칭하였다. 평가의 기준을 아래에 나타내었으며 측정 결과 및 평가 결과를 표 1에 나타내었다.
◎: 5개 이하
○: 5개 초과 내지 50개 이하
×: 50개 초과
표 1
Figure 112009054925907-PAT00001
표 1의 결과에서 보여주는 바와 같이, 실시예 1 내지 4는 비교 실시예 1에 비해 백색 결함의 발생 및 중금속 오염을 억제할 수 있다.
본 발명은 아래의 첨부된 도면을 참조로 설명된다.
도 1은 본 발명에 따른 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법을 설명한 플로우 차트이다.
도 2(a)는 지지 기판용 웨이퍼의 단면을 보여주는 개략도이다.
도 2(b)는 활성층용 웨이퍼의 단면을 보여주는 개략도이다.
도 3은 폴리실리콘 플러그의 예시적인 구성을 보여주는 개략도이다.

Claims (9)

  1. 전면부에 광전 변환 디바이스 및 전하 전송 트랜지스터 및 배면부에 수광면을 갖는 복수의 픽셀을 포함하는 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법에 있어서, 지지 기판용 웨이퍼 및 활성층용 웨이퍼 중 하나 이상의 웨이퍼상에 BOX 산화물층(oxide layer)을 형성시키는 단계, 상기 지지 기판용 웨이퍼 및 상기 활성층용 웨이퍼를 접합시키는 단계, 및 상기 활성층용 웨이퍼를 박막화하는 단계를 포함하며, 상기 지지 기판용 웨이퍼 및 상기 활성층용 웨이퍼를 접합시키는 단계 이전에 다른 웨이퍼에 대한 상기 BOX 산화물층의 접합면에 복수의 오목부(concave portion)를 형성시키고 각각의 상기 오목부에 폴리실리콘 플러그를 채워 복합재층을 형성시키는 단계를 추가로 포함하는 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법.
  2. 제 1 항에 있어서, 단일 산화물층이 복합재층 및 다른 웨이퍼 사이에 존재하는 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법.
  3. 제 1 항에 있어서, 상기 지지 기판용 웨이퍼가 C-함유 n-형 반도체 물질로 제조되는 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법.
  4. 제 1 항에 있어서, 상기 활성층용 웨이퍼가 n-형 반도체 층으로 제조된 활성 층용 기판에 Si의 에피택셜 막을 형성시켜 얻어진 에피택셜 웨이퍼인 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법.
  5. 제 3 항에 있어서, 상기 지지 기판용 웨이퍼가 1.0×1016 내지 1.0×1017 atoms/cm3의 C 농도를 갖는 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법.
  6. 제 1 항에 있어서, BOX 산화물층을 형성시키는 단계 이전에 지지 기판용 웨이퍼 및 활성층용 웨이퍼 중 하나 이상의 웨이퍼의 접합면과 마주보는 면에 폴리실리콘 막을 형성시키는 단계를 추가로 포함하는 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법.
  7. 제 1 항에 있어서, 상기 BOX 산화물층을 형성시키는 단계 이전에 각 웨이퍼를 600 내지 800℃에서 열처리시키는 단계를 추가로 포함하는 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법.
  8. 제 1 항에 있어서, 상기 BOX 산화물층을 형성시키는 단계 이후 및 상기 지지 기판용 웨이퍼 및 활성층용 웨이퍼를 접합시키는 단계 이전에 다른 웨이퍼에 대한 BOX 산화물층의 접합면에 소정의 유기물질을 흡착시키는 단계를 추가로 포함하는 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법.
  9. 제 8 항에 있어서, 상기 유기 물질이 유기 탄소 화합물인 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법.
KR1020090083990A 2008-09-05 2009-09-07 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법 KR20100029061A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008227965A JP5696349B2 (ja) 2008-09-05 2008-09-05 裏面照射型固体撮像素子用ウェーハの製造方法
JPJP-P-2008-227965 2008-09-05

Publications (1)

Publication Number Publication Date
KR20100029061A true KR20100029061A (ko) 2010-03-15

Family

ID=41799648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090083990A KR20100029061A (ko) 2008-09-05 2009-09-07 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법

Country Status (4)

Country Link
US (1) US7960249B2 (ko)
JP (1) JP5696349B2 (ko)
KR (1) KR20100029061A (ko)
TW (1) TWI387102B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5279775B2 (ja) 2010-08-25 2013-09-04 株式会社東芝 半導体装置の製造方法
JP5279782B2 (ja) * 2010-09-16 2013-09-04 株式会社東芝 半導体装置の製造方法
JP6229258B2 (ja) * 2012-11-13 2017-11-15 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US8841201B2 (en) * 2013-02-20 2014-09-23 Taiwan Semiconductor Manufacturing Co., Ltd. Systems and methods for post-bonding wafer edge seal
JP2015088698A (ja) * 2013-11-01 2015-05-07 信越半導体株式会社 シリコンウェーハ及びその製造方法
FR3028664B1 (fr) * 2014-11-14 2016-11-25 Soitec Silicon On Insulator Procede de separation et de transfert de couches
JP6265291B2 (ja) * 2017-03-28 2018-01-24 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04304653A (ja) * 1991-04-02 1992-10-28 Fujitsu Ltd 半導体装置及びその製造方法
JPH1126735A (ja) * 1997-07-04 1999-01-29 Texas Instr Japan Ltd 結合ｓｏｉウェハ
JP2000323484A (ja) * 1999-05-07 2000-11-24 Mitsubishi Electric Corp 半導体装置及び半導体記憶装置
JP2001144275A (ja) 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
US6992257B2 (en) * 2001-04-06 2006-01-31 Adc Telecommunications, Inc. Electronic signal transmission and switching jack
DE10124038A1 (de) * 2001-05-16 2002-11-21 Atmel Germany Gmbh Verfahren zur Herstellung vergrabener Bereiche
EP1542269B1 (en) * 2002-07-17 2016-10-05 Sumco Corporation A method of manufacturing a high-resistance silicon wafer
JP4773697B2 (ja) * 2004-06-30 2011-09-14 ルネサスエレクトロニクス株式会社 Ｓｏｉ基板およびその製造方法ならびに半導体装置
JP4940667B2 (ja) 2005-06-02 2012-05-30 ソニー株式会社 固体撮像素子及びその製造方法
JP2007059755A (ja) 2005-08-26 2007-03-08 Sony Corp 固体撮像装置及びその製造方法
JP2007095951A (ja) * 2005-09-28 2007-04-12 Denso Corp 半導体基板およびその製造方法
JP2007227601A (ja) * 2006-02-23 2007-09-06 Seiko Epson Corp 半導体装置および半導体装置の製造方法
GB2437995A (en) * 2006-05-11 2007-11-14 X Fab Semiconductor Foundries Semiconductor processing
JP5315596B2 (ja) * 2006-07-24 2013-10-16 株式会社Ｓｕｍｃｏ 貼合せｓｏｉウェーハの製造方法
JP4639212B2 (ja) * 2006-09-20 2011-02-23 富士フイルム株式会社 裏面照射型撮像素子の製造方法
US7781715B2 (en) * 2006-09-20 2010-08-24 Fujifilm Corporation Backside illuminated imaging device, semiconductor substrate, imaging apparatus and method for manufacturing backside illuminated imaging device

Also Published As

Publication number Publication date
TW201013912A (en) 2010-04-01
JP2010062414A (ja) 2010-03-18
JP5696349B2 (ja) 2015-04-08
TWI387102B (zh) 2013-02-21
US20100062584A1 (en) 2010-03-11
US7960249B2 (en) 2011-06-14

Similar Documents

Publication Publication Date Title
WO2013065569A1 (ja) 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
TWI375320B (en) Image sensor and manufacturing method thereof
US20100163941A1 (en) Image sensor and method for manufacturing the same
KR20100029061A (ko) 배면조사형 고체 촬상 소자용 웨이퍼의 제조 방법
JP4997879B2 (ja) 半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置
JP2010192483A (ja) 固体撮像素子及び固体撮像素子の製造方法
KR20140020713A (ko) 3ｄ 이미지 센서 구조를 제조하는 시스템 및 방법
JP5402040B2 (ja) 固体撮像装置及びその製造方法、並びに撮像装置、並びに半導体装置及びその製造方法、並びに半導体基板
TW201238041A (en) Solid-state imaging device and manufacturing method of solid-state imaging device
TWI760010B (zh) 影像感測件、光學結構及其形成方法
KR101176333B1 (ko) 배면조사형 고체 촬상 소자용 웨이퍼, 이의 제조 방법 및 배면조사형 고체 촬상 소자
US20090242939A1 (en) Wafer for backside illumination type solid imaging device, production method thereof and backside illumination solid imaging device
JPH01274468A (ja) 固体撮像素子の製造方法
US20100047953A1 (en) Method for producing wafer for backside illumination type solid imaging device
JP2009065167A (ja) イメージセンサ及びその製造方法
US20100093128A1 (en) Method for manufacturing image sensor
JP2009231706A (ja) 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子
JP2009065158A (ja) イメージセンサ及びその製造方法
KR20100015296A (ko) 배면조사형 고체 촬상 소자용 웨이퍼, 이의 제조 방법 및 배면조사형 고체 촬상 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application