JP2541184B2 - 圧力・電気変換装置の製造方法 - Google Patents

圧力・電気変換装置の製造方法

Info

Publication number
JP2541184B2
JP2541184B2 JP59059093A JP5909384A JP2541184B2 JP 2541184 B2 JP2541184 B2 JP 2541184B2 JP 59059093 A JP59059093 A JP 59059093A JP 5909384 A JP5909384 A JP 5909384A JP 2541184 B2 JP2541184 B2 JP 2541184B2
Authority
JP
Japan
Prior art keywords
layer
single crystal
forming
diaphragm
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59059093A
Other languages
English (en)
Other versions
JPS60201665A (ja
Inventor
哲夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP59059093A priority Critical patent/JP2541184B2/ja
Publication of JPS60201665A publication Critical patent/JPS60201665A/ja
Application granted granted Critical
Publication of JP2541184B2 publication Critical patent/JP2541184B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)
  • Measuring Fluid Pressure (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、ピエゾ抵抗効果を利用した圧力−電気変換
装置に関し、さらに詳しくは工業的な大量生産に適した
圧力−電気変換装置に関する。
[従来技術] 従来、圧力−電気変換装置としては、半導体ダイヤフ
ラム上に半導体圧電変換素子(歪ゲージ)を拡散等の方
法によって形成し、圧力変化をピエゾ抵抗効果による抵
抗値の変化として検出するものが知られている。ここに
上記変換装置の精度は、ダイヤフラムの両面の平行度、
及びその均一性に依存する。
しかし、上記した従来の変換装置は以下の如き欠点を
有する。
即ち工業的大量生産が困難である。ダイヤフラムの両
面を平行度よく、かつ均一に作製する過程の制御が困難
だからである。一般にダイヤフラムは半導体基板をエッ
チングして所望の厚さとするのであるが、エッチング速
度はエッチング液の温度、撹拌状態、組成の変化等に左
右されるため、その制御が極めて困難だからである。
[発明の目的] 本発明は上記事情に鑑み案出されたものであり、工業
的大量生産が可能であり、かつ、ダイヤフラムの形成が
容易な圧力−電気変換装置を提供することを目的とす
る。
[発明の構成] 上記目的を達成するために本発明の圧力−電気変換装
置の製造方法は、単結晶シリコン基板上に、部分的に開
口部を有する絶縁膜を形成する工程と、前記開口部にお
ける前記単結晶シリコン基板上および前記絶縁膜上に多
結晶シリコン層およびアモルファスシリコン層のいずれ
かを形成する工程と、前記多結晶シリコン層およびアモ
ルファスシリコン層のいずれかの層を再結晶化して単結
晶層を形成する工程と、前記単結晶層内に圧電変換素子
を形成する工程と、前記単結晶シリコン基板の裏面側か
ら該単結晶シリコン基板を選択エッチングすることによ
り、前記絶縁膜に到達すると共に、その底面の端縁が、
前記開口部との境界である前記絶縁膜の端部よりも内側
に配置するようにしたダイヤフラム部形成用の溝部を形
成する工程とを備えることを特徴としている。
絶縁膜は、ダイヤフラム部形成用のエッチングを停止
させる機能を有する。該エッチングにより形成されるダ
イヤフラム部は圧電変換素子を保持する機能を有する。
即ち、圧力が加わるとダイヤフラム部は変位し、該変位
は該ダイヤフラム部と一体的に形成された圧電変換素子
に伝えられる。
圧電変換素子(歪ゲージ)は、ピエゾ抵抗効果により
機械的変位を電気抵抗変化に変換する機能を有する。圧
電変換素子はP型又はN型単結晶シリコンを用い、前記
ダイヤフラム部に該ダイヤフラム部と一体的にアモルフ
ァスシリコン又は多結晶シリコンの再結晶化によって形
成する。
[発明の実施例] 以下、実施例に基づき本発明を具体的に説明する。
第7図は本発明の第1実施例である圧力−電気変換装
置の断面模式図である。
第7図に示すように本第1実施例の装置は、ダイヤフ
ラム部4と該ダイヤフラム部4を支持するダイヤフラム
支持部7とから成る。ダイヤフラム部4には圧電変換素
子5が一体的に形成され、該圧電変換素子5は絶縁層6
によって電気的に絶縁分離されている。またダイヤフラ
ム支持部7は単結晶シリコン基板1のエッチング残部と
して形成されている。即ち、第1停止層2でマスクされ
ている部分ではエッチングの進行が該第1停止層2で停
止するため、残部がダイヤフラム支持部7として形成さ
れる。なお、第1停止層2でマスクされていない部分
8、80では第2停止層3までエッチングが進行し、ダイ
ヤフラム部4が形成される。なお、図示8のエッチング
部は各チップ間の切離しに用いるスクライブラインであ
る。
(製造手順) 本第1実施例の装置は、以下の手順によって製造し
た。第1図ないし第6図は製造手順を説明する説明図で
ある。
(1)第2停止層 第1図に示すように単結晶シリコン基板1の(100)
面の一方の面の必要部位にSi3N4膜を用いる選択酸化法
によって第2停止層(SiO2層)3を形成した。該第2停
止層3は、基板1に表面が平坦になるように埋め込んだ
が、そうでなくてもよい。又、熱酸化膜ではなく、CVD
法で堆積形成した酸化膜や窒化膜等であってもよい。
(2)多結晶シリコン層 次に上記一方の面上に多結晶シリコン層41をCVD法に
よって堆積させた。なおこれはアモルファスシリコン層
を堆積させてもよい。また該シリコン層41は、部分的に
単結晶シリコンでも良い。
(3)絶縁層61 続いて第2図に示すように(1)と同様に選択酸化法
によって熱酸化膜を絶縁層61として前記多結晶シリコン
層41上の必要部位に形成した。
(4)多結晶シリコン層42 続いて(2)と同様に多結晶シリコン層42を前記絶縁
層61上及び前記多結晶シリコン層41上に堆積させた。
(5)絶縁層62 上記シリコン層42の熱酸化によって絶縁層62を第3図
の如く形成した。なお、該絶縁層62は、CVD堆積法によ
って形成してもよい。
(6)再結晶化 レーザビーム、電子ビーム、赤外線ランプ等によって
第3図に示す多結晶シリコン層41、42をそれぞれ再結晶
化し、単結晶とした。再結晶化及び結晶軸の方向は、ブ
リッジングエピタキシー、又はラテラルエピタキシー等
の方法を用い、基板の単結晶シリコンの方位に従わせ
る。
(7)圧電変換素子5 第3図に示す単結晶シリコン42の必要部位を上記第2
停止層と同様に第4図に示すSi3N4膜630を用いる選択酸
化法によって酸化して絶縁層63を形成し、該酸化の残部
として圧電変換素子5を形成した。即ち圧電変換素子5
を絶縁層61、62、63で完全におおった。ここに本実施例
では、圧電変換素子5はP型層として(100)面、<110
>方向で形成した。P型単結晶シリコンはN型に比較し
て圧電変換特性の直線性に優れ、かつ、<110>方向で
ピエゾ抵抗係数が大きくなるからである。
(8)第1停止層2 第4図に示すように第2停止層と同様にして基板1の
他の面に第1停止層2を形成した。
(9)電極9 第5図に示すように絶縁層62の必要部位にコンタクト
穴を開けた後、アルミニウム電極9を形成した。
(10)第1停止層の窓 第6図に示すように第1停止層2のダイヤフラム部用
の窓80、及びスクライブライン用の窓8のそれぞれの部
分の酸化膜を除去し、露出面を形成した。
(11)エッチング 第6図に示す下方からアルカリエッチングを行ない、
第7図に示すように、ダイヤフラム部4、及びダイヤフ
ラム支持部7を形成した。ここにエッチング速度は(10
0)面では大きいが(111)面では小さい。従って第1図
に示すように直線的にエッチングを行なうことができ
た。また、エッチングは第2停止層に至り、自動的に停
止するためダイヤフラム部の厚さを均一にすることがで
きた。
また、エッチングにより形成された溝部の底面の端縁
Aが、開口部30との境界になる絶縁膜3の端部よりも内
側に配置しているので、端縁Aにおいてダイヤフラム部
4の方へオーバーエッチされることがなく、ダイヤフラ
ム部4の厚さはより均一に制御される。
(12)スクライブ このようにして製造した各素子を上記スクライブライ
ンで応力をかけ、各チップに分離した。
以上のようにして第7図に示す本第1実施例の装置を
製造した。
第8図は本発明の第2実施例の装置の断面模式図であ
る。
本第2実施例の素子は、上記実施例の第1図におい
て、多結晶シリコン層41の再結晶化を行ない、引続き選
択酸化法によって酸化膜6を形成し、その後同様にして
エッチングを行なって製造したものである。
本第2実施例は圧電変換素子5を絶縁層6と第2停止
層3でとりかこみ電気的に絶縁分離した場合である。従
って本第2実施例の装置では、リーク電流が減少し高温
における使用が可能である。又直接的に水中において使
用することもできる。又PN接合が形成されないため寄生
効果が小さく、圧電変換のリニアリティが良好である。
第9図は、本発明の第3実施例の装置の断面模式図で
ある。
第3実施例は圧電変換素子5を再結晶化単結晶シリコ
ン層410のPN接合分離によって形成し、かつ、該単結晶
シリコン層410を第1実施例とは異なり単層として形成
した場合である。
更に、本実施例の圧力−電気変換装置は、上記説明及
び各図の図示からわかるように、ダイヤフラム部4を形
成するための溝部形成用エッチングを停止するためのエ
ッチングストッパとして機能する絶縁膜(第2停止層)
3を基板1上に形成し、その上に多結晶シリコン層41を
形成し、多結晶シリコン層41に圧電変換素子5を形成し
た圧力−電気変換装置において、絶縁膜3のストッパ領
域(すなわちダイヤフラム部形成用溝部の底部に露出す
る絶縁膜3の領域であって、ダイヤフラム部4の表面を
覆う絶縁膜3の領域)に近接するストッパ領域以外の絶
縁膜3の領域に、多結晶シリコン層の再結晶による単結
晶化のための開口30(第1図参照)を形成し、ダイヤフ
ラム部4の単結晶領域となる領域に圧電変換素子5を形
成している。
更に要約すれば、この実施例では、絶縁膜3がエッチ
ングストッパ膜としての機能と、単結晶化用再結晶工程
のための開口30を有するSOI構造用中間絶縁膜としての
機能を兼用しており、更に、ダイヤフラム部4に形成さ
れる圧電変換素子5の領域を単結晶化するために、開口
30を上記ストッパ領域以外でかつ上記ストッパ領域に近
接して形成している。
このようにすれば、簡単な工程によりダイヤフラム部
の肉厚を厳密にコントロールすることができ、かつ、ダ
イヤフラム部4中の圧電変換素子5の単結晶化により高
感度で特性ばらつきが少ない圧電変換素子が得られるこ
とがわかる。
[発明の効果] 以上要するに、本発明は圧電変換素子を多結晶シリコ
ン又はアモルファスシリコンの再結晶化によって生成し
た再結晶化単結晶シリコンによって形成し、かつ、ダイ
ヤフラム部両面の平行度、及び均一性の向上を、ダイヤ
フラム部形成に際し行なう基板のエッチングの自動化に
より達成するものである。
実施例に述べたように本発明では、停止層によってダ
イヤフラム部の厚さを均一、かつ、平行度よく形成する
ことができる。即ち、エッチングの制御が容易である。
このため工業的大量生産に適している。
又圧電変換素子を多結晶又はアモルファスシリコンの
再結晶化によって形成するために形成が容易である。
又本発明ではダイヤフラム部、圧電変換素子、ダイヤ
フラム部支持部、絶縁層等が一体的に形成され、整合性
が良好である。従って熱膨張係数の差による歪等は発生
しにくく精度が高い。
【図面の簡単な説明】
第7図は本発明の第1実施例の圧力−電気変換装置の断
面模式図である。第1図ないし第6図は第1実施例の装
置を製造する手順を説明する説明図である。第8図は本
発明の第2実施例の装置の断面模式図であり、第9図は
第3実施例の装置の断面模式図である。 1……単結晶シリコン基板、2……第1停止層 3……第2停止層、4……ダイヤフラム部 5……圧電変換素子、6……絶縁層 7……ダイヤフラム支持部

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】単結晶シリコン基板上に、部分的に開口部
    を有する絶縁膜を形成する工程と、 前記開口部における前記単結晶シリコン基板上および前
    記絶縁膜上に多結晶シリコン層およびアモルファスシリ
    コン層のいずれかを形成する工程と、 前記多結晶シリコン層およびアモルファスシリコン層の
    いずれかの層を再結晶化して単結晶層を形成する工程
    と、 前記単結晶層内に圧電変換素子を形成する工程と、 前記単結晶シリコン基板の裏面側から該単結晶シリコン
    基板を選択エッチングすることにより、前記絶縁膜に到
    達すると共に、その底面の端縁が、前記開口部との境界
    である前記絶縁膜の端部よりも内側に配置するようにし
    たダイヤフラム部形成用の溝部を形成する工程と を備えることを特徴とする圧力−電気変換装置の製造方
    法。
JP59059093A 1984-03-26 1984-03-26 圧力・電気変換装置の製造方法 Expired - Lifetime JP2541184B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59059093A JP2541184B2 (ja) 1984-03-26 1984-03-26 圧力・電気変換装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59059093A JP2541184B2 (ja) 1984-03-26 1984-03-26 圧力・電気変換装置の製造方法

Publications (2)

Publication Number Publication Date
JPS60201665A JPS60201665A (ja) 1985-10-12
JP2541184B2 true JP2541184B2 (ja) 1996-10-09

Family

ID=13103373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59059093A Expired - Lifetime JP2541184B2 (ja) 1984-03-26 1984-03-26 圧力・電気変換装置の製造方法

Country Status (1)

Country Link
JP (1) JP2541184B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01302774A (ja) * 1988-05-30 1989-12-06 Mitsubishi Electric Corp 半導体圧力センサ
JP2741385B2 (ja) * 1988-09-27 1998-04-15 日立建機株式会社 シリコン薄膜ピエゾ抵抗素子の製造法
DE102007026445A1 (de) * 2007-06-06 2008-12-11 Robert Bosch Gmbh Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5441310A (en) * 1977-09-05 1979-04-02 Sunao Aizawa Method and apparatus for producing veneer
JPS562671A (en) * 1979-06-22 1981-01-12 Nissan Motor Co Ltd Manufacture of semiconductor diaphragm
JPS57190366A (en) * 1981-05-20 1982-11-22 Hitachi Ltd Manufacture of semiconductor pressure sensor
JPS586121A (ja) * 1981-07-02 1983-01-13 Seiko Epson Corp 半導体基板

Also Published As

Publication number Publication date
JPS60201665A (ja) 1985-10-12

Similar Documents

Publication Publication Date Title
US4576851A (en) Semiconductor substrate
KR930004714B1 (ko) 기판으로부터 전기절연된 반도체막의 제조방법
US5296730A (en) Semiconductor pressure sensor for sensing pressure applied thereto
US5518951A (en) Method for making thin film piezoresistive sensor
JP2541184B2 (ja) 圧力・電気変換装置の製造方法
JP2631463B2 (ja) 半導体圧力センサおよびその製造方法
JPS63308390A (ja) 半導体圧力センサの製造方法
EP1846321B1 (en) Method of fabricating a silicon-on-insulator structure
JP3775629B2 (ja) 半導体圧力センサ及びその製造方法
JPS61182242A (ja) 半導体装置の製造方法
JPH07107938B2 (ja) 半導体圧力センサの製造方法
JPS61206267A (ja) 半導体圧力センサ
KR930010973B1 (ko) Soi 웨이퍼의 제조방법
JPS6293954A (ja) 誘電体分離基板の製造方法
JPS6362252A (ja) 誘電体絶縁分離基板の製造方法
JPS61121478A (ja) 半導体圧力センサの製造方法
JPH07105504B2 (ja) 半導体歪検出器
JPS58159348A (ja) 半導体装置の分離方法
JPS60121737A (ja) 半導体装置の素子分離方法
JP2570712B2 (ja) 半導体圧力センサ
JP3478896B2 (ja) 加速度センサ及びその製造方法
JPS58102566A (ja) 半導体圧力変換器
JPS62283679A (ja) 半導体圧力センサの製造方法
JPS609665B2 (ja) 半導体装置の製造方法
JPS613424A (ja) 誘電体分離基板

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term