JPS62283679A

JPS62283679A - 半導体圧力センサの製造方法

Info

Publication number: JPS62283679A
Application number: JP12772386A
Authority: JP
Inventors: Hirokazu Hashimoto; 廣和橋本
Original assignee: Fujikura Ltd
Current assignee: Fujikura Ltd
Priority date: 1986-06-02
Filing date: 1986-06-02
Publication date: 1987-12-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】３、発明の詳細な説明「産業上の利用分野」この発明は、工業計測、自動車、家庭電気等各種の分野
において用いられる半導体圧力センサの製造方法に関す
る。

「従来の技術」従来の半導体圧力センサの製造工程の一例を第２図を参
照して説明する。

■まず、第２図（イ）に示すように、ｎ型シリコンウェ
ハＩの上下面に各々、５ｉｎ２膜２．３を形成する。こ
のＳｉＯ２膜２．３の形成は、ソリコンウェハｌを拡散
炉内に配置し、１０００〜１２００℃の酸化性雰囲気で
熱処理することにより行なわれる。

■次に、第２図（ロ）に示すように、フォトリソグラフ
ィにより、ＳｉＯ２膜２に拡散窓４を形成する。

■次に、第２図（ロ）のウェハを拡散炉内に配置し、ｔ
ｏｏｏ〜Ｉ２００℃の雰囲気中でポロン、を供給し、第
２図（ハ）に示すゲージ抵抗（ｐ型拡散層）５を形成す
る。

■次に、第２図（ニ）に示すように、基板ｉの下面の５
ｉｎ２膜３の中央部をフォトリソグラフィにより削除す
る。

■次に、第２図（ホ）に示すように、ＫＯＨ，ヒドラジ
ン、ＥＰＷ等のエツチング液を用いてウェハの下面から
エツチングを行い、ダイヤフラム６を形成する。

０次に、第２図（へ）に示すように、フォトリソグラフ
ィによってコンタクトホール８を形成する。

■次に、真空蒸着またはスパッタリング等によってアル
ミニウムをウェハ上面に付着させ、次いで、フォトリソ
グラフィによりアルミニウム膜の一部を除去し、第２図
（ト）に示すＡＩ電極９を形成する。

０次に、第２図（チ）に示すように、ウェハ上面にＰＳ
Ｇ、ＢＳＣ；、プラズマ、ＳｉＮ、等からなるパシベー
ノヨン膜ＩＯを形成する。

以上が従来の製造工程の一例である。なお、５ｉ０ｚ膜
２，３の代わりに、Ｓ　ｒ　３　Ｎ　４　、　Ａ　Ｉ　
２０３等が用いられる場合らある。

「発明が解決しようとする問題点」ところで、半導体圧力センサにおいては、ダイヤフラム
６の厚さがセンサの感度を決める重要な要素であり、し
たがって、このダイヤフラム６の厚さが製品毎に変化す
ることがないようにしなければならない。しかしながら
、プロセスに使用されるシリコンウェハの厚みのバラツ
キは、１ウエハ内においてＩＯμｍ程度あり、このため
、従来の製造方法によれば、第２図（ホ）に示すダイヤ
フラムエツチングの深さが常時一定であると仮定しても
、シリコンウェハの厚みのバラツキがそのままダイヤフ
ラム６の厚みのバラツキとして残ってしまう。この結果
、特にダイヤフラム厚の設計値が１０８ｍ以下の微圧セ
ンサについては、著しく歩留まりが低下し、量産が困難
となる。

この発明は上述した事情に鑑みてなされたもので、その
目的は、ダイヤフラムの厚さのバラツキを極めて小とす
ることができ、したがって、製造時の歩留まりを大幅に
向上させることができる半導体圧力センサの製造方法を
提供することにある。

「問題点を解決するための手段」この発明は、次の工程を有することを特徴としている。

（ａ）半導体基板上の所定領域にエツチングストップ膜
を形成する第１の工程。

（ｂ）　ｍ記エツチングストップ膜が形成された半導体
基板上に、半導体基板と同材質の半導体層を成長さ仕る
第２の工程と。

（Ｃ）前記半導体層にゲージ抵抗を形成する第３の工程
。

（ｄ）前記半導体基板の下面の、前記エツチングストッ
プ層に対応する領域以外の領域にエツチング保護膜を形
成する第４の工程。

（ｅ）前記半導体基板の下面から前記エツチングストッ
プ層に達するまでエツチングを行う第５の工程。

「作用」この発明によれば、半導体基板上に該基板と同材質の半
導体層を成長させ、この成長させた半導体層をダイヤフ
ラムとして使用する。これにより、ダイヤフラムの厚さ
のバラツキを極めて小さくすることができる。

「実施例」以下、第１図を参照し、この発明の一実施例による製造
方法を説明する。

■まず、第１図（イ）に示すように、ｎ型シリコンウェ
ハ１２の上下面に各々、５ｉｎ２膜１３．１４を形成す
る。

■次に、第１図（ロ）に示すように、フォトリソグラフ
ィにより基板Ｉ２の上面中央部に円形にＳｉＯ２膜１３
を残す。

■次に、第１図（ハ）に示すように、第１図（ロ）のウ
ェハの上面にｎ型ノリコンをエピタキシャル成長させて
、半導体層１６を形成する。この半導体層１６の成長は
、横方向エピタキシャル成長と言われるもので、基板１
２の上面のシリコン部分を種結晶としてＳｉＯ□膜１３
主１３上リコン単結晶が成長する。

■次に、第１図（ニ）に示すように、第１図（ハ）のウ
ェハの上下面に５ｉｆｔ膜１７．１８を形成する。

■次に、第１図（ホ）に示すように、フォトリソグラフ
ィにより、５ｉＯｚ膜１７に拡散窓１９を形成する。

０次に、第１図（ホ）のウェハを拡散炉内に配置し、１
０００〜１２００℃の雰囲気中でボロンを供給し、拡散
によって第１図（へ）に示すゲージ抵抗（ｐ型拡故層）
２０を形成する。

■次に、第１図（ト）に示すように、基板ｌの下面のＳ
　ｉＯ２膜１８の中央部をフォトリソグラフィにより削
除する。

０次に、第１図（チ）に示すように、ＫＯＨ，ヒドラン
ン、ＥＰＷ等のエツチング液を用いてウェハの下面から
エツチングを行う。この場合、エツチングはＳｉＯ２膜
１３において停止する。すなわち、ＳｉＯ□膜１３は、
予めエツチングストップ層として設けられた乙のである
。そして、上記のエツチングによってダイヤフラム２１
が形成されろ。なお、上記のエツチングは、５１０２膜
で自動的に停止し、さらにエツチングを行っても、工・
ソチングレートが異方性を示す溶液を使用する限りは、
エツチングされた側壁のエツチングレートは非常に低い
ので実用上全く問題ない。

以下、従来の製造方法と同様に、第２図（へ）、（ト）
、（チ）の工程が順次行なわれる。

このように、上記実施例による製造方法においては、基
板１２上に形成された半導体層１６の中央部がダイヤフ
ラム２１となる。この結果、１枚の元ウェハ内において
厚さのバラツキがあっても、そのバラツキがダイヤフラ
ムのバラツキとなって表れることがなく、したがって、
半導体層１６の膜厚さえ管理すれば、ダイヤフラム厚の
バラツキを従来よりはるかに小とすることができる。

なお、上記実施例においては、エツチングストップ層と
して、５ｉＯｚ膜１３を設けているが、５ｉ３０４膜、
Ａｌ２Ｏ３膜でらよい。

「発明の効果」以上説明したように、この発明によれば、ダイヤフラム
厚のバラツキを従来よりはるかに小さくすることかでき
、この結果、製造時の歩留りを向上させることができる
と共に、圧力感度が揃った圧力センサを得ることができ
る。また、この発明によれば、ダイヤフラムエツチング
工程において、ダイヤフラム厚をモニタする必要がなく
、したがって、工程の簡略化を図ることができる。また
、この発明によれば、ダイヤプラムエツチングが自動的
に停止するので、１回に多量のウェハを処理することか
可能となり、低価格化を図ることができる。さらに、こ
の発明によれば、ダイヤフラムエツチングが自動的に停
止するので、ダイヤフラム厚が薄い微圧センサを量産で
きる効果らある。

【図面の簡単な説明】

第１図はこの発明の一実施例による製造方法を説明する
ための工程図、第２図は従来の製造方法を説明するため
の工程図である。１２・・・・・・半導体基板、１３・・・・・・５ｉＯ
ａ膜、１６・・・・・・半導体層、！８・・・・・・５
１０２膜、２０・・・・・ゲージ抵抗。第１図

Claims

【特許請求の範囲】（ａ）半導体基板上の所定領域にエッチングストップ膜
を形成する第１の工程と、（ｂ）前記エッチングストップ膜が形成された半導体基
板上に、半導体基板と同材質の半導体層を成長させる第
２の工程と、（ｃ）前記半導体層にゲージ抵抗を形成する第３の工程
と、（ｄ）前記半導体基板の下面の、前記エッチングストッ
プ層に対応する領域以外の領域にエッチング保護膜を形
成する第４の工程と、（ｅ）前記半導体基板の下面から前記エッチングストッ
プ層に達するまでエッチングを行う第５の工程と、を有することを特徴とする半導体圧力センサの製造方法
。