JPS609665B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS609665B2 JPS609665B2 JP11711677A JP11711677A JPS609665B2 JP S609665 B2 JPS609665 B2 JP S609665B2 JP 11711677 A JP11711677 A JP 11711677A JP 11711677 A JP11711677 A JP 11711677A JP S609665 B2 JPS609665 B2 JP S609665B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- film
- semiconductor
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本発明は、寄生容量が小さく、高速である半導体装置を
製造するのに好適な方法に関する。 一般に、半導体装置では、寄生容量を小さくできれば、
高速化、高周波化が可能になるので、その問題を解決す
るための研究、開発がなされている。例えば、SOS(
SilicononSapphire)もその一例であ
って、絶縁物である単結晶サファイア基板上にシリコン
単結晶半導体層をェピタキシャル成長させ、その半導体
層に諸素子を形成するようにして、寄生容量を低下させ
ようとするものである。このSOS構造が明日の半導体
装置と呼ばれ、期待されるようになってから久しいが、
未だに然程の普及を見ていない。その理由は種々あるが
、その大きなものとしては、ェピタキシャル成長させた
シリコン単結晶半導体層の結晶特性が良好でないこと、
サファイア基板が高価であること等が挙げられよう。ま
た、SOS構造を探ることなく、寄生容量を小さくする
特殊な半導体装置の製造方法も考えられているが、その
方法は、かなり厄介な工程を多く必要とするので、その
実施は、容易であるとは云い難い。 この一例を第1図乃至第4図を参照して説明する。第1
図参照 ‘1} n型シリコン半導体基板1に気相拡散法を適用
してp型不純物拡散領域2及びげ型不純物拡散層3を形
成する。 第2図参照 ■ 表面を電解液に接触させ、基板1の底面1′と電解
液中の電極との間に電圧を印力0し、電気化学作用に依
ってn十型不純物拡散層3及びn型シリコン半導体基板
1の一部を除去する。 この反応は、n型シリコン中にホールの存在を必要とす
るので、それを例えば光照射に依って生起させなければ
ならない。尚、この場合、p型不純物拡散領域2も若干
除去される。第3図参照 ‘3} 熱酸化法を適用して二酸化シリコンの絶縁膜4
を形成する。 ■ 化学気相成長法(CVD法)を適用して多結晶シリ
コン層5を厚く形成する。 第4図参照 ■ 研削及び研磨を行なって基板1を除去し、p型不純
物拡散領域2を露出させる。 【6} この後、通常の技法を適用してp型不純物拡散
領域2に諸素子を形成すれば良い。 前記従来技術を用いて製造した半導体装置は、絶縁膜4
の存在が依り、確かに寄生容量を小さくすることが可能
である。 しかしながら、前記製造工程の説明から判るように余り
容易とは云い難い技術がかなり含まれているので、それ
を量産工程で実施するには再現性等の面で多くの困難が
あるし、また、製造できる半導体装置の種類も限定され
、特にバィボーラ半導体装置を製造する場合には、更に
厄介な加工を施すことが必要になると考えられる。本発
明は、結晶特性良好な半導体基板が絶縁層上に容易に形
成できるように、また、バィポーラ半導体装置には不可
欠である埋没層も同時に形成できるようにして、高速性
、高周波性、低消費電力性等を向上した半導体装置が得
られるようにするものであり、以下これを詳細に説明す
る。 第5図乃至第10図は本発明−実施例の工程説明図であ
り、次にこれ等の図を参照しつつ記述する。第5図参照 ‘1) 例えばn型シリコン半導体基板11に例えば熱
酸化法を適用して二酸化シリコンの絶縁膜12を厚さ例
えば4000〔A〕乃至6000〔A〕程度に形成する
。 尚、この絶縁膜12は窒化シリコン等で代替することが
できる。勿論、その場合は化学気相成長法等、適宜の技
法を採用しなければならない。第6図参照 ‘21 例えば通常のフオト・リソグラフィーを適用し
て絶縁膜12のパターニングを行ない埋没層形成用閉口
12Aを形成する。 第7図参照 糊 例えばシラン(SiH4)ーアルシン(AsH3)
−酸素(02)系に依る化学気相成長法を適用し枇鮭酸
ガラス(ASG)膜13を例えば厚さ2000〔A〕乃
至3000〔A〕程度に成長させる。 尚、枇桂酸ガラス膜13はアンチモン含有ガラス(S協
G)に代替しても良い。第8図参照 ■ 例えば石英ガラス基板14に前記工程{3ーと同様
に化学気相成長法を適用して硯桂酸ガラス膜15を形成
する。 尚、枇桂酸ガラス膜15も他の適当なガラスに代替して
良い。‘5ー 前記工程m〜{3}を経て得られたウェ
ハと前記工程‘4}で得られたウェハとをそれぞれの枇
桂酸ガラス膜13,15が対向するようにして積み重ね
る。 第9図参照 ‘6} 砥桂酸ガラス膜13,15が溶融する温度、例
えば1200〔℃〕乃至1250
製造するのに好適な方法に関する。 一般に、半導体装置では、寄生容量を小さくできれば、
高速化、高周波化が可能になるので、その問題を解決す
るための研究、開発がなされている。例えば、SOS(
SilicononSapphire)もその一例であ
って、絶縁物である単結晶サファイア基板上にシリコン
単結晶半導体層をェピタキシャル成長させ、その半導体
層に諸素子を形成するようにして、寄生容量を低下させ
ようとするものである。このSOS構造が明日の半導体
装置と呼ばれ、期待されるようになってから久しいが、
未だに然程の普及を見ていない。その理由は種々あるが
、その大きなものとしては、ェピタキシャル成長させた
シリコン単結晶半導体層の結晶特性が良好でないこと、
サファイア基板が高価であること等が挙げられよう。ま
た、SOS構造を探ることなく、寄生容量を小さくする
特殊な半導体装置の製造方法も考えられているが、その
方法は、かなり厄介な工程を多く必要とするので、その
実施は、容易であるとは云い難い。 この一例を第1図乃至第4図を参照して説明する。第1
図参照 ‘1} n型シリコン半導体基板1に気相拡散法を適用
してp型不純物拡散領域2及びげ型不純物拡散層3を形
成する。 第2図参照 ■ 表面を電解液に接触させ、基板1の底面1′と電解
液中の電極との間に電圧を印力0し、電気化学作用に依
ってn十型不純物拡散層3及びn型シリコン半導体基板
1の一部を除去する。 この反応は、n型シリコン中にホールの存在を必要とす
るので、それを例えば光照射に依って生起させなければ
ならない。尚、この場合、p型不純物拡散領域2も若干
除去される。第3図参照 ‘3} 熱酸化法を適用して二酸化シリコンの絶縁膜4
を形成する。 ■ 化学気相成長法(CVD法)を適用して多結晶シリ
コン層5を厚く形成する。 第4図参照 ■ 研削及び研磨を行なって基板1を除去し、p型不純
物拡散領域2を露出させる。 【6} この後、通常の技法を適用してp型不純物拡散
領域2に諸素子を形成すれば良い。 前記従来技術を用いて製造した半導体装置は、絶縁膜4
の存在が依り、確かに寄生容量を小さくすることが可能
である。 しかしながら、前記製造工程の説明から判るように余り
容易とは云い難い技術がかなり含まれているので、それ
を量産工程で実施するには再現性等の面で多くの困難が
あるし、また、製造できる半導体装置の種類も限定され
、特にバィボーラ半導体装置を製造する場合には、更に
厄介な加工を施すことが必要になると考えられる。本発
明は、結晶特性良好な半導体基板が絶縁層上に容易に形
成できるように、また、バィポーラ半導体装置には不可
欠である埋没層も同時に形成できるようにして、高速性
、高周波性、低消費電力性等を向上した半導体装置が得
られるようにするものであり、以下これを詳細に説明す
る。 第5図乃至第10図は本発明−実施例の工程説明図であ
り、次にこれ等の図を参照しつつ記述する。第5図参照 ‘1) 例えばn型シリコン半導体基板11に例えば熱
酸化法を適用して二酸化シリコンの絶縁膜12を厚さ例
えば4000〔A〕乃至6000〔A〕程度に形成する
。 尚、この絶縁膜12は窒化シリコン等で代替することが
できる。勿論、その場合は化学気相成長法等、適宜の技
法を採用しなければならない。第6図参照 ‘21 例えば通常のフオト・リソグラフィーを適用し
て絶縁膜12のパターニングを行ない埋没層形成用閉口
12Aを形成する。 第7図参照 糊 例えばシラン(SiH4)ーアルシン(AsH3)
−酸素(02)系に依る化学気相成長法を適用し枇鮭酸
ガラス(ASG)膜13を例えば厚さ2000〔A〕乃
至3000〔A〕程度に成長させる。 尚、枇桂酸ガラス膜13はアンチモン含有ガラス(S協
G)に代替しても良い。第8図参照 ■ 例えば石英ガラス基板14に前記工程{3ーと同様
に化学気相成長法を適用して硯桂酸ガラス膜15を形成
する。 尚、枇桂酸ガラス膜15も他の適当なガラスに代替して
良い。‘5ー 前記工程m〜{3}を経て得られたウェ
ハと前記工程‘4}で得られたウェハとをそれぞれの枇
桂酸ガラス膜13,15が対向するようにして積み重ね
る。 第9図参照 ‘6} 砥桂酸ガラス膜13,15が溶融する温度、例
えば1200〔℃〕乃至1250
〔00〕程度の温度で
例えば60〔分〕乃至90〔分〕程度の加熱処理を行な
う。 これに依りn型シリコン半導体基板11と石英ガラス基
板14とは硯桂酸ガラス膜13,15を介して接着され
、それと同時に枇桂酸ガラス膜133中の枇素がn型シ
リコン半導体基板11に熱拡散されてn+型埋没層16
が形成される。‘7} 例えばエッチング法或いは研磨
法等を適用してn型シリコン半導体基板11を適当な厚
さになるように加工する。 これに依り、電気的特性及び機械的強度が充分な絶縁性
基板上に結晶特性良好なn型シリコン半導体層11′が
形成されたことになり、しかも、その半導体層11′は
n+型埋没層16を有しているものである。尚、17は
空所を示している。第10図参照 【8} この後、半導体層11′に所望の素子を形成す
れば良いが、その場合は通常の技法を適用することがで
きる。 第10図には、そのようにして製造したバィポ−ラ半導
体装置が示されている。 この工程順序は全く従来技術通りで良く、例えば、酸化
膜18の形成、素子間分離領域19の形成、ベース領域
21の形成、ェミツタ領域21の形成、例えばアルミニ
ウムからなるコレクタ電極22、ベース電極23、ェミ
ツタ電極24、その他配線等の形成、例えば隣桂酸ガラ
ス膜25の形成等の順序で工程を進行させるものである
。前記説明で判るように、本発明に依れば絶縁された基
板の上に結晶特性良好な半導体層を容易に形成できるの
で、得られる半導体装置の寄生容量は著しく小さな値で
あり、高速性、高周波性は向上する。そして埋没層を同
時に形成できることから、特にバィポーラ半導体装置に
対しては有効である。尚、前記実施例では、半導体層と
してシリコンを、基板として石英ガラスを例示したが、
シリコンの代りにゲルマニウムを、石英ガラスの代りに
シリコン、ゲルマニウム、シリコン・カーバイト、ボロ
ン・ナイトライド、サファイア等を使用することができ
る。また前記実施例においては、基板14表面にもガラ
ス層15を形成したが、半導体層11′表面に形成され
た不純物含有ガラス層により充分な接着力が得られれば
、該基板14表面へはガラス層15を形成する必要がな
い。
例えば60〔分〕乃至90〔分〕程度の加熱処理を行な
う。 これに依りn型シリコン半導体基板11と石英ガラス基
板14とは硯桂酸ガラス膜13,15を介して接着され
、それと同時に枇桂酸ガラス膜133中の枇素がn型シ
リコン半導体基板11に熱拡散されてn+型埋没層16
が形成される。‘7} 例えばエッチング法或いは研磨
法等を適用してn型シリコン半導体基板11を適当な厚
さになるように加工する。 これに依り、電気的特性及び機械的強度が充分な絶縁性
基板上に結晶特性良好なn型シリコン半導体層11′が
形成されたことになり、しかも、その半導体層11′は
n+型埋没層16を有しているものである。尚、17は
空所を示している。第10図参照 【8} この後、半導体層11′に所望の素子を形成す
れば良いが、その場合は通常の技法を適用することがで
きる。 第10図には、そのようにして製造したバィポ−ラ半導
体装置が示されている。 この工程順序は全く従来技術通りで良く、例えば、酸化
膜18の形成、素子間分離領域19の形成、ベース領域
21の形成、ェミツタ領域21の形成、例えばアルミニ
ウムからなるコレクタ電極22、ベース電極23、ェミ
ツタ電極24、その他配線等の形成、例えば隣桂酸ガラ
ス膜25の形成等の順序で工程を進行させるものである
。前記説明で判るように、本発明に依れば絶縁された基
板の上に結晶特性良好な半導体層を容易に形成できるの
で、得られる半導体装置の寄生容量は著しく小さな値で
あり、高速性、高周波性は向上する。そして埋没層を同
時に形成できることから、特にバィポーラ半導体装置に
対しては有効である。尚、前記実施例では、半導体層と
してシリコンを、基板として石英ガラスを例示したが、
シリコンの代りにゲルマニウムを、石英ガラスの代りに
シリコン、ゲルマニウム、シリコン・カーバイト、ボロ
ン・ナイトライド、サファイア等を使用することができ
る。また前記実施例においては、基板14表面にもガラ
ス層15を形成したが、半導体層11′表面に形成され
た不純物含有ガラス層により充分な接着力が得られれば
、該基板14表面へはガラス層15を形成する必要がな
い。
第1図乃至第4図は従来例の工程説明図、第5図乃至第
10図は本発明−実施例の工程説明図をそれぞれ表わす
。 図に於いて、11は半導体基板、11′は半導体層、1
2は絶縁膜、12Aは関口、13は枇蛙酸ガラス膜、1
4は石英ガラス基板、15は枇桂酸ガラス膜、16は埋
没層、17は空所、18は酸化膜、19は素子間分離領
域、2川まベース領域、21はェミッタ領域、22はコ
レクタ電極、23はベース電極、24はェミッタ電極、
25は隣桂酸ガラス膜をそれぞれ示す。 汁1図 オ2四 オ3欧 オ4図 オ5図 オ6図 オ8図 オ9図 オフ図 オ10図
10図は本発明−実施例の工程説明図をそれぞれ表わす
。 図に於いて、11は半導体基板、11′は半導体層、1
2は絶縁膜、12Aは関口、13は枇蛙酸ガラス膜、1
4は石英ガラス基板、15は枇桂酸ガラス膜、16は埋
没層、17は空所、18は酸化膜、19は素子間分離領
域、2川まベース領域、21はェミッタ領域、22はコ
レクタ電極、23はベース電極、24はェミッタ電極、
25は隣桂酸ガラス膜をそれぞれ示す。 汁1図 オ2四 オ3欧 オ4図 オ5図 オ6図 オ8図 オ9図 オフ図 オ10図
Claims (1)
- 1 半導体基板上に絶縁膜を形成し、次に、該絶縁膜を
パターニングして開口を形成し、次に該開口中及び絶縁
膜上に不純物含有ガラス膜を形成して第一のウエハとし
、また、該ウエハ及び後の加工に悪影響を与えない材質
の基板を第二のウエハとし、しかる後、前記第一及び第
二のウエハを前記ガラス膜を介して積み重ね、加熱処理
してガラス膜を溶融させ両ウエハを接着し且つ前記開口
を介して前記不純物含有ガラス中の不純物を前記半導体
基板に拡散して埋没層を形成する工程が含まれてなるこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11711677A JPS609665B2 (ja) | 1977-09-29 | 1977-09-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11711677A JPS609665B2 (ja) | 1977-09-29 | 1977-09-29 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5450280A JPS5450280A (en) | 1979-04-20 |
JPS609665B2 true JPS609665B2 (ja) | 1985-03-12 |
Family
ID=14703809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11711677A Expired JPS609665B2 (ja) | 1977-09-29 | 1977-09-29 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS609665B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH056090Y2 (ja) * | 1987-06-22 | 1993-02-17 |
-
1977
- 1977-09-29 JP JP11711677A patent/JPS609665B2/ja not_active Expired
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH056090Y2 (ja) * | 1987-06-22 | 1993-02-17 |
Also Published As
Publication number | Publication date |
---|---|
JPS5450280A (en) | 1979-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2608351B2 (ja) | 半導体部材及び半導体部材の製造方法 | |
US4145700A (en) | Power field effect transistors | |
JP3191972B2 (ja) | 半導体基板の作製方法及び半導体基板 | |
US4983538A (en) | Method for fabricating a silicon carbide substrate | |
JPH02290045A (ja) | 非珪素半導体層を絶縁層に形成する方法 | |
JP3176072B2 (ja) | 半導体基板の形成方法 | |
JPS62570B2 (ja) | ||
JPS609665B2 (ja) | 半導体装置の製造方法 | |
JPH08250421A (ja) | 半導体基板の製造方法および半導体基板 | |
JPS61182242A (ja) | 半導体装置の製造方法 | |
JP2864658B2 (ja) | 薄膜トランジスタの製造方法 | |
KR930010973B1 (ko) | Soi 웨이퍼의 제조방법 | |
JPH0669430A (ja) | 半導体装置の製造方法 | |
JPH01241168A (ja) | バイポーラトランジスタおよびその製造方法 | |
JPH01289124A (ja) | 半導体装置の製造方法 | |
JPS61182240A (ja) | 半導体装置の製造方法 | |
JP2789965B2 (ja) | 半導体装置用貼り合わせ基板およびその製造方法 | |
JP3088033B2 (ja) | 半導体装置 | |
JP2608443B2 (ja) | 半導体ウエハの製造方法 | |
JPH05218316A (ja) | 半導体装置及びその製造方法 | |
JPH0213828B2 (ja) | ||
JPH09121039A (ja) | 半導体部材 | |
JPS62174969A (ja) | 半導体装置の製造方法 | |
JPS636138B2 (ja) | ||
JPS63308377A (ja) | バイポ−ラトランジスタの製造方法 |