JPS60201665A - 圧力・電気変換装置の製造方法 - Google Patents

圧力・電気変換装置の製造方法

Info

Publication number
JPS60201665A
JPS60201665A JP5909384A JP5909384A JPS60201665A JP S60201665 A JPS60201665 A JP S60201665A JP 5909384 A JP5909384 A JP 5909384A JP 5909384 A JP5909384 A JP 5909384A JP S60201665 A JPS60201665 A JP S60201665A
Authority
JP
Japan
Prior art keywords
diaphragm
layer
etching
single crystal
crystal silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5909384A
Other languages
English (en)
Other versions
JP2541184B2 (ja
Inventor
Tetsuo Fujii
哲夫 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP59059093A priority Critical patent/JP2541184B2/ja
Publication of JPS60201665A publication Critical patent/JPS60201665A/ja
Application granted granted Critical
Publication of JP2541184B2 publication Critical patent/JP2541184B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、ピエゾ抵抗効果を利用した圧力−電気変換装
置に関し、さらに詳しくは工業的な大量生産に適した圧
力−電気変換装置に関する。
[従来技術] 従来、圧力−電気変換装置としては、半導体ダイヤフラ
ム上に半導体圧電変換素子(歪ゲージ)を拡散等の方法
によって形成し、圧力変化をピエゾ抵抗効果による抵抗
値の変化として検出するものが知られている。ここに上
記変換装置の精度は、ダイヤフラムの両面の平行度、及
びその均一性に依存する。
しかし、上記した従来の変換装置は以下の如き欠点を有
する。
即ち工業的大量生産が困難である。ダイ17フラムの両
面を平行度よく、かつ均一に作製する過程の制御が困難
だからである。一般にダイヤフラムは半導体基板をエツ
チングして所望の厚さとするのであるが、エツチング速
度はエツチング液の温度、撹拌状態、組成の変化等に左
右されるため、その制御が極めて困難だからである。
[発明の目的] 本発明は上記事情に鑑み案出されたものであり、工業的
大量生産が可能であり、かつ、ダイヤフラムの形成が容
易な圧力−電気変換装置を提供することを目的とする。
[発明の構成] 本発明はダイ17フラム作製時のエツチング制御を、エ
ツチング停止層を用いることによって自動的に行なうと
ともに、該ダイヤフラムをアモルファス半導体又は多結
晶半導体の再結晶化によって形成することにより、上記
目的を達成するものである。
即ち本発明は、単結晶シリコン基板の両面表層部近傍の
必要部位に、それぞれ形成されIζエツチング第1停止
層及び前記基板のエツチングによりダイヤフラムの一端
面となるエツチング第2停止層と、 前記第2停止層側の前記基板表面上に形成され圧電変換
素子を保持するダイヤフラム部と、前記ダイヤフラム部
の必要部位に、アモルファスシリコン又は多結晶シリコ
ンを再結晶化させて生成した再結晶化単結晶シリコンを
原料として形成された少なくとも1の圧電変換素子と、
前記再結晶化単結晶シリコン層の少なくとも表層部に、
該再結晶化単結晶シリコンの化合物によって形成された
絶縁層と、 前記第1停止層と前記ダイヤフラム部とに挾まれ、前記
基板のエツチング残部として形成されたダイヤフラム支
持部と から成ることを特徴とする圧力−電気変換装置である。
停止層はエツチングの進行を停止させる機能を有する。
即ち、エツチング液の温度等の如何に拘らず、1ツチン
グは該停止層に至ると自動的に停止する。第2停止層上
にはダイヤフラム部が形成され、又第1停止層上にはダ
イヤフラム支持部が形成される。かかる停止層は単結晶
シリコンの熱酸化等によって形成する。
ダイヤフラム部は圧電変換素子を保持する機能を有する
。即ち、圧力が加わるとダイヤフラム部は変位し、該変
位は該ダイヤフラム部と一体的に形成された圧電変換素
子に伝えられる。ダイヤフラム部は上記第2停止層上部
にアモルファス又は多結晶シリコンを堆積させ、必要に
応じこれを再結晶化して形成する。再結晶化はレーザビ
ーム、電子ビーム、赤外線ランプ等によっても行なうこ
とができる。
圧電変換素子(歪ゲージ)は、ピエゾ抵抗効果により機
械的変位を電気抵抗変化に変換する機能を有する。圧電
変換素子はP型又はN型単結晶シリコンを用い、前記ダ
イヤフラム部に該ダイヤフラム部と一体的にアモルファ
スシリコン又は多結晶シリコンの再結晶化によって形成
する。
絶縁層は前記圧電変換素子を電気的に絶縁分離する機能
を有する。該絶縁層は前記停止層と同様の方法によって
前記再結晶化単結晶シリコン層に形成する。
ダイヤフラム支持部は単結晶シリコン基板の1ッチング
残部として形、成する、即ち、第1停止層によって、以
後のエツチングの進行を停止された部分がダイヤフラム
支持部となる。
かかる圧力−電気変換装置は複数個を同一基板に同時に
形成した後、切131(スクライビング)して製造する
。該切離し部には前記第1停止層は形成l!ツ、エツチ
ングによってスクライブラインを形成し、切離しを容易
に行ない得るようにできる。
[発明の実施例] 以下、実施例に基づき本発明を具体的に説明する。
第7図は本発明の第1実施例である圧力−電気変換装置
の断面模式図である。
第7図に示ずように本第1実施例の装置は、ダイヤフラ
ム部4と該ダイヤフラム部4を支持するダイヤフラム支
持部7とから成る。ダイヤフラム部4には圧電変換素子
5が一体的に形成され、該圧電変換素子5は絶縁層6に
よって電気的に絶縁分離されている。またダイヤフラム
支持部7は単結晶シリコン基板1のエツチング残部とし
て形成されている。即ち、第1停止層2でマスクされて
いる部分ではエツチングの進行が該第1停止層2で停止
するため、残部がダイヤフラム支持部7として形成され
る。なお、第1停止層2でマスクされていない部分8.
80では第2停止層3までエツチングが進行し、ダイヤ
フラム部4が形成される。なお、図示8のエツチング部
は各チップ間の切離しに用いるスクライブラインである
(製造手順) 本第1実施例の装置は、以下の手順によって製造した。
第11図ないし第6図は製造手順を説明する説明図であ
る。
(1)第2停止層 第1図に示すように単結晶シリコン塞板1の(100)
面の一方の面の必要部位にSi 3N4膜を用いる選択
酸化法によって第2停止層(SiO2層)3を形成した
。該第2停止層3は、基板1に表面が平坦になるように
埋め込Iυだが、そうでなくてもよい。又、熱酸化膜で
はなく、CVD法で堆積形成した酸化膜や窒化膜等であ
ってもよい。
(2)多結晶シリコン層 次に上記一方の面上に多結晶シリコン層41をCVD法
によって堆積させた。なおこれはアモルファスシリコン
層を堆積させてもよい。また該シリコン層41は、部分
的に単結晶シリコンでも良い。
(3)絶縁層61 続いて第2図に示すように(1)と同様に選択酸化法に
よって熱酸化膜を絶縁層61として前記多結晶シリコン
層41上の必要部位に形成した。
(4)多結晶シリコン層42 続いて(2)と同様に多結晶シリコン層42を前記絶縁
層61上及び前記多結晶シリコン層41上にJ[I積さ
せた。
(5)絶縁層62 上記シリコン層42の熱酸化によって絶縁層62を第3
図の如く形成した。なお、該絶縁層62は、c v o
 u(積法によって形成してもよい。
(6)再結晶化 レーザ、ビーム、電子ビーム、赤外線ランプ等によって
第3図に示す多結晶シリコン層41.42をそれぞれ再
結晶化し、単結晶とした。ここに該単結晶の結晶軸の方
向はレーザビームの走査方向によって制御した。なお、
該単結晶化は、将来圧電変換素子とするべき部分のみ行
なえば足りる。
まに1再結晶化及び結晶軸の方向は、ブリッジングエビ
タキシー、又はラテラルエピタキシー等の方法を用い、
基板の単結晶シリコンの方位に従わ往てもよい。
(7)圧電変換素子5 第3図に示す単結晶シリコン42の必要部位を上記第2
停止層と同様に第4図に示すSi 3N4膜630を用
いる選択酸化法によって酸化して絶縁層63を形成し、
該酸化の残部として圧電変換素子5を形成した。即ち圧
電変換素子5を絶縁層61.62.63で完全におおっ
た。ここに本実施例では、圧電変換素子5はP型層どし
て(100)面、<110>方向で形成した。P型車結
晶シリコンはN型に比較して圧電変換特性の直線性に優
れ、かつ、<110>方向でピエゾ抵抗係数が大きくな
るからである。
(8)第1停止層2 第4図に示すように第2停止層と同様にして基板1の他
の面に第1停止層2を形成した。
(9)電極9 第5図に示1”ように絶縁層62の必要部位にコンタク
ト穴を開けた後、アルミニウム電極9を形成した。
(10)第1停止層の窓 第6図に示すように第1停止層2のダイヤフラム部用の
窓80.Aびスクライブライン用の窓8のそれぞれの部
分の酸化膜を除去し、露出面を形成した。
〈11)エツチング 第6図に示す下方からアルカリエツチングを行ない、第
7図に示すように、ダイヤフラム部4、及びダイヤフラ
ム支持部7を形成した。ここにエツチング速度は(10
0)面では大きいが(111)面では小さい。従って第
1図に示すように直線的にエラ・チングを行なうことが
できた。また、エツチングは第2停止層に至り、自動的
に停止するためダイヤフラム部の厚さを均一にすること
がでさた。
(12)スクライブ このようにして製造した各素子を上記スクライブライン
で応力をかけ、各チップに分離した。
以上のようにして第7図に示す本第1実施例の装置を製
造した。
第8図は本発明の第2実施例の装置の断面模式本第2実
施例の素子は、上記実施例の第1図において、多結晶シ
?コン層41の再結晶化を行ない、引続き選択酸化法に
よって酸化膜6を形成し、その後同様にしてエツチング
を行なって製造したものである。
本第2実施例は圧電変換素子5を絶縁層6と第2停止層
3でとりかこみ電気的に絶縁分離した場合である。従っ
て本第2実施例の装置では、リーク電流が減少し高温に
おける使用が可能である。
又直接的に水中において使用することもできる。
又PN接合が形成されないため寄生効果が小さく、圧電
変換のリニアリティが良好である。
第9図は、本発明の第3実施例の装置の断面模式図であ
る。
第3実施例は圧電変換素子5を再結晶化単結晶シリコン
層410のPN接合分離によって形成し、かつ、該単結
晶シリコン層410を第1実施例とは異なり単層として
形成した場合である。
[発明の効果] 以上要するに、本発明は圧電変換素子を多結晶シリコン
又はアモルファスシリコンの再結晶化によって生成した
再結晶化単結晶シリコンによって形成し、かつ、ダイヤ
フラム部両面の平行度、及び均一性の向上を、ダイヤフ
ラム部形成に際し行なう基板のエツチングの自動化によ
り達成するものである。
実施例に述べたように本発明では、停止層によってダイ
ヤフラム部の厚さを均一、かつ、平行度よく形成するこ
とができる。即ち、エツチングの制御が容易である。こ
のため工業的大量生産に適している。
又圧電変換素子を多結晶又はアモルファスシリコンの再
結晶化によって形成するために形成が容易である。
又本発明ではダイヤフラム部、圧電変換素子、ダイヤフ
ラム部支持部、絶縁層等が一体的に形成され、整合性が
良好である。従って熱膨張係数の差による歪等は発生し
にくく精痕が高い。
【図面の簡単な説明】
第7図は本発明の第1実施例の圧力−電気変換装置の断
面模式図である。第1図ないし第6図は第1実施例の装
置を製造する手順を説明する説明図である。第8図は本
発明の第2実施例の装置の断面模式図であり、第9図は
第3実施例の装置の断面模式図である。 1・・・単結晶シリコン基板 2・・・第1停止層3・
・・第2停止層 4・・・ダイヤフラム部5・・・圧電
変換素子 6・・・絶縁層7・・・ダイヤフラム支持部 特許出願人 日本電装株式会社 代理人 弁理士 大川 宏 同 弁理士 藤谷 修 第1図 第2図 第3図 第4図 第5図

Claims (4)

    【特許請求の範囲】
  1. (1)単結晶シリコン基板の両面表層部近傍の必要部位
    に、それぞれ形成されたエツチング第1停止層及び、前
    記基板のエツチングによりダイヤプラムの一端面となる
    エツチング第2停止層と、前記第2停止層側の前記基板
    表面上に形成され圧電変換素子を保持するダイヤフラム
    部と、前記ダイヤフラム部の必要部位に、アモルファス
    シリコン又は多結晶シリコンを再結晶化させて生成した
    再結晶化単結晶シリコンを原料として形成された少なく
    とも1の圧電変換素子と、前記再結晶化単結晶シリコン
    層の少なくとも表層部に、該再結晶化単結晶シリコンの
    化合物によって形成された絶縁層と・7、 前記第1停止層と前記ダイヤフラム部とに挾まれ、前記
    基板のエツチング残部として形成されたダイヤフラム支
    持部と から成ることを特徴とする圧力−電気変換装置。
  2. (2)前記再結晶化単結晶シリコン層は、複数回にわた
    るアモルファスシリコン又は多結晶シリコンの堆積、及
    び該各堆積後の再結晶化によって複数層積層して形成さ
    れ、 前記絶縁層は複数層から成り、前記各堆積後の各再結晶
    化後に、それぞれ各再結晶化単結晶シリコン層表層部に
    形成したものである特許請求の範囲第1項記載の圧力−
    電気変換装置。
  3. (3)前記圧電変換素子は、前記絶縁層と前記第2停止
    層によって絶縁されている特許請求の範囲第1項記載の
    圧力−電気変換装置。
  4. (4)前記ダイヤフラム部は、前記圧電変換素子以外の
    部分が前記絶縁層によって形成されている特許請求の範
    囲第1項記載の圧ツノー電気変換装置。
JP59059093A 1984-03-26 1984-03-26 圧力・電気変換装置の製造方法 Expired - Lifetime JP2541184B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59059093A JP2541184B2 (ja) 1984-03-26 1984-03-26 圧力・電気変換装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59059093A JP2541184B2 (ja) 1984-03-26 1984-03-26 圧力・電気変換装置の製造方法

Publications (2)

Publication Number Publication Date
JPS60201665A true JPS60201665A (ja) 1985-10-12
JP2541184B2 JP2541184B2 (ja) 1996-10-09

Family

ID=13103373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59059093A Expired - Lifetime JP2541184B2 (ja) 1984-03-26 1984-03-26 圧力・電気変換装置の製造方法

Country Status (1)

Country Link
JP (1) JP2541184B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01302774A (ja) * 1988-05-30 1989-12-06 Mitsubishi Electric Corp 半導体圧力センサ
JPH0289374A (ja) * 1988-09-27 1990-03-29 Hitachi Constr Mach Co Ltd シリコン薄膜ピエゾ抵抗素子の製造法
JP2010531435A (ja) * 2007-06-06 2010-09-24 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング マイクロメカニカル素子およびマイクロメカニカル素子の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5441310A (en) * 1977-09-05 1979-04-02 Sunao Aizawa Method and apparatus for producing veneer
JPS562671A (en) * 1979-06-22 1981-01-12 Nissan Motor Co Ltd Manufacture of semiconductor diaphragm
JPS57190366A (en) * 1981-05-20 1982-11-22 Hitachi Ltd Manufacture of semiconductor pressure sensor
JPS586121A (ja) * 1981-07-02 1983-01-13 Seiko Epson Corp 半導体基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5441310A (en) * 1977-09-05 1979-04-02 Sunao Aizawa Method and apparatus for producing veneer
JPS562671A (en) * 1979-06-22 1981-01-12 Nissan Motor Co Ltd Manufacture of semiconductor diaphragm
JPS57190366A (en) * 1981-05-20 1982-11-22 Hitachi Ltd Manufacture of semiconductor pressure sensor
JPS586121A (ja) * 1981-07-02 1983-01-13 Seiko Epson Corp 半導体基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01302774A (ja) * 1988-05-30 1989-12-06 Mitsubishi Electric Corp 半導体圧力センサ
JPH0289374A (ja) * 1988-09-27 1990-03-29 Hitachi Constr Mach Co Ltd シリコン薄膜ピエゾ抵抗素子の製造法
JP2010531435A (ja) * 2007-06-06 2010-09-24 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング マイクロメカニカル素子およびマイクロメカニカル素子の製造方法

Also Published As

Publication number Publication date
JP2541184B2 (ja) 1996-10-09

Similar Documents

Publication Publication Date Title
US4400869A (en) Process for producing high temperature pressure transducers and semiconductors
US5518951A (en) Method for making thin film piezoresistive sensor
US4523964A (en) High temperature layered silicon structures
JPS60201665A (ja) 圧力・電気変換装置の製造方法
JPS63308390A (ja) 半導体圧力センサの製造方法
JP2631463B2 (ja) 半導体圧力センサおよびその製造方法
JP3296016B2 (ja) 半導体歪センサーの製造方法
JP3775629B2 (ja) 半導体圧力センサ及びその製造方法
JPH04204128A (ja) 応力センサ及びその製造方法
JPS61121478A (ja) 半導体圧力センサの製造方法
JPS62266875A (ja) 半導体圧力センサ
JPS6315422A (ja) 半導体装置の製造方法
JPS6362252A (ja) 誘電体絶縁分離基板の製造方法
JPH03180070A (ja) 半導体装置及びその製造方法
KR930010973B1 (ko) Soi 웨이퍼의 제조방법
AU650920B2 (en) Semiconductor device and method for production thereof
JPH02143465A (ja) 半導体センサおよびその製造方法
JPH07107938B2 (ja) 半導体圧力センサの製造方法
JP2726861B2 (ja) 半導体圧力センサの製造方法
JPS62283679A (ja) 半導体圧力センサの製造方法
JP3451944B2 (ja) 半導体圧力センサ及びその製造方法
JPS609665B2 (ja) 半導体装置の製造方法
JP2638824B2 (ja) 半導体圧力センサ及びその製造方法
JPS5890740A (ja) 半導体装置
JPS60154576A (ja) 半導体歪検出器の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term