JPS60154576A - 半導体歪検出器の製造方法 - Google Patents

半導体歪検出器の製造方法

Info

Publication number
JPS60154576A
JPS60154576A JP1059984A JP1059984A JPS60154576A JP S60154576 A JPS60154576 A JP S60154576A JP 1059984 A JP1059984 A JP 1059984A JP 1059984 A JP1059984 A JP 1059984A JP S60154576 A JPS60154576 A JP S60154576A
Authority
JP
Japan
Prior art keywords
layer
single crystal
semiconductor
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1059984A
Other languages
English (en)
Inventor
Keimei Himi
啓明 氷見
Masato Mizukoshi
正人 水越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP1059984A priority Critical patent/JPS60154576A/ja
Publication of JPS60154576A publication Critical patent/JPS60154576A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Pressure Sensors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体単結晶からなるピエゾ抵抗素子を用い
た半導体歪検出器の製造方法に関するものである。
従来この種の半導体歪検出器においては、半導体単結晶
基板の略中夫に設けた圧力に応じて起歪する起歪部に、
当該基板と異なる導電性を有するピエゾ抵抗領域を形成
した構造を有しており、ピエゾ抵抗領域間の絶縁は、当
該抵抗領域と基板間のPN接合によって保たれている。
このため、特に高温時において、PN接合間のリーク電
流に起因しているSN比が低下する等の欠点が生じた。
一方、上記欠点を克服する目的で、5O8(silic
on on 5apphire )型圧力センサが提案
さkているが、これは、基板にす゛ファイアを使用して
いるため、高価な上にダイヤプラムの加工が困n−c′
あるという欠点があった。
本発明は、このような状況に鑑みてなされたものであり
、その目的は、リーク電流を小さくすることにより圧力
センサとして6使用部度範囲の上限を向上するとともに
、基板に半導体ウェハを使用することにより、SO8型
圧力センサの欠点であったダイヤフラムの加工のむずか
しさを克服して加工性の良好な半導体歪検出器の製造方
法を提供することにある。
このような目的を達成するために、本発明は、半導体単
結晶基板上に半導体化合物、または金属化合物からなる
絶縁層を設け、この絶縁層の上に金属極薄膜を設け、こ
の金属極i膜上に多結晶、あるいは非晶質の半導体層を
設け、この多結晶、あるいは非晶質の半導体層を溶融再
固化することで、半導体単結晶からなるピエゾ抵抗素子
を形成し、このピエゾ抵抗素子の電極となるメタリーゼ
ーションパタンを形成するものである。
以下、実施例を用いて本発明の詳細な説明する。
第り図は、本発明の半導体歪検出器における一実施例で
ある半導体圧力変換器の構成を示す断面図である。同図
においてlは単結晶シリコンからなる基板である。この
基@lは、エツチングにより裏面の略中央部を削除して
形成したダイヤフラム1aと同縁部の固定部1bとから
なり、その表面上に二酸化シリコンからなる絶縁層2a
、2bが設けである。3は単結晶シリコンからなるピエ
ゾ抵抗素子で、絶縁層2a、2bの上に例えばタングス
テンからなる金属極薄膜4を介して形成されている。5
は電極パターンである。
このように、単結晶シリコンからなる基板1の表面上に
二酸化シリコンからなる絶縁層2a12bを設け、その
上にピエゾ抵抗素子3を形成したことにより、ピエゾ抵
抗素子3は完全な絶縁体によって絶縁が保たれるため、
従来のPN接合による場合に比較して高温時のリーク電
流が極めて小さくなる。
この場合、単結晶シリコンからなるピエゾ抵抗素子3を
形成する際に、金属極薄膜4を絶縁層2の上に設けるこ
とで、溶融シリコンの濡れ性が良くなり、均一な単結晶
シリコンを成長させることができる。
このような半導体圧力変換器は例えば次のようにして形
成される。
即ち、第2図において、単結晶シリコンウェハからなる
基板lの表面に熱酸化法で二酸化シリコン層2aを形成
し、さらにその上に、タングステン等からなる金属極薄
膜4をスパッタリングにより形成する。(第2図(a)
)。次いで、二酸化シリコン層2aと金属極薄膜4にお
ける、ピエゾ抵抗 1素子を形成すべき領域部分だけを
残して、エツチングにより削除し、島状領域2a、4を
形成するQこの表面に、CVD法により多結晶または非
晶質シリコン層6を形成する。(第2図中))。その後
、ストリップヒータによるラテラルシーディング法で、
多結晶または非晶質シリコン層6を溶融再固化して単結
晶化する。この際、前記二酸化シリコン層2aと金属極
薄膜4を削除した領域がラテラルシーディングの際の種
となって単結晶化が起こり、それが島状領域2a、4の
上に達すると、金属極薄膜4の作用で溶融シリコンの濡
れ性が向上し、したがって溶融シリコンが液滴状となら
ず均一な単結晶層が得られる。その後、不要部のシリコ
ンをアルカリによるエツチング等で削除し、島状に分離
されたピエゾ抵抗素子3を形成する(第2図(C))。
次いで、再び熱酸化により二酸化シリコン層2bを形成
して上記ピエゾ抵抗素子3を覆う(第2図(d))。
次いで、図上省略したが、この二酸化シリコン層2bの
上にCVDにより更に二酸化シリコン層を形成してコー
ティングを施した後、電極形成のため、第1図に示すよ
うにこれら二酸化シリコンからなる絶縁層2bに、エツ
チングにより孔を設。
け、金!ti膜を形成した後、エツチングして所望のパ
ターンを有するメタリゼーシ日ンバタン5を形成する。
次いで、基板1の裏面略中央部をエツチングにより削除
してダイヤフラムlaを形成することにより、第1図に
示すような半導体圧電変換器が形成できる。
なお、上記実施例では、絶縁層2a、2bとして二酸化
シリコンを用いたが、これ以外にも窒化シリコンであっ
てもよく、または酸化アルミニウム等の金属化合物から
なる絶縁物であってもよい。
また、上記実施例では、二酸化シリコン層2aと金属極
vI#膜4とを削除した領域を、多結晶、または非晶質
のシリコン層6の溶融再固化による単結晶シリコン3の
成長に利用するため、あらかじめ、二酸化シリコン層2
as金属極薄膜4を島状領域としていたが、第2図(a
lの状態で、あらかじ ゛め、結晶面及び方位を決める
溝状のものを下地絶線層2aに設けておくグレーティン
グ構造にしておき、その上に金属極薄膜4を介して多結
晶または非晶質のシリコン層6を設けて溶融再固化して
もかまわない。(グラフオエピタキシ法)また上記実施
例では、単結晶シリコン3を、二酸化シリコン層2aと
金属極薄膜4の上に島状に形成したが、かわりに所謂L
OCO3法で絶縁層中にうめ込むように形成してもよい
つまりこのように、ピエゾ抵抗素子3は種結晶がある場
合にはその結晶面及び方位に従うので結晶面及び方位の
選び方により、また種結晶のない場合には照射するエネ
ルギービームの走査方向または下地絶縁膜のグレーティ
ング構造等により、結晶面及び方位を制御して、圧力に
対する感度を大きくすることが可能となる。
また、上記実施例では、半導体圧力変換器について述べ
ているが、本発明は半導体圧力変換器に限ったものでは
なく、歪ゲージを使用する歪検出器一般の製造に用いて
もかまわない。
以上説明したように、本発明によれば、半導体単結晶基
板上に絶縁層を設け、さらに絶縁層上に金属極薄膜を設
け、この金属極薄膜上に多結晶、または非晶質の半導体
層を設け、この多結晶、または非晶質の半導体層を溶融
した時、金属極薄膜により、溶融半導体の濡れ性が、絶
縁層上に直接溶融した場合より、はるかに向上し、これ
を再固化すると結晶性が均一良好な半導体単結晶からな
るピエゾ抵抗素子を形成することができ、また、そのピ
エゾ抵抗素子は、半導体単結晶基板上に形成した半導体
化合物、または、金属化合物からなる絶縁層と、さらに
ピエゾ抵抗素子の上に設けた前記絶縁層と同材料の絶縁
層を設けたことから、確実に絶縁分離することができる
ので、高温におけるリーク電流を極めて少なくすること
ができる。
またピエゾ抵抗素子の結晶方位を制御することができる
のでピエゾ抵抗係数の大きな結晶方位を選択できるとい
う優れた効果を有する。
【図面の簡単な説明】
え□。。□。−え、%g、、)□1カ、あ、1の構成を
示す断面図、第2図(al〜(dlはその各製造工程に
おける断面図である。 1・・・基板、2・・・絶縁層、3・・・ピエゾ抵抗素
子。 4・・・金属極薄膜、5・・・メタリゼーションバタン
。 6・・・多結晶、または非晶質半導体層。 代理人弁理士 岡 部 隆

Claims (1)

    【特許請求の範囲】
  1. 半導体単結晶基板の上に半導体化合物、または金属化合
    物からなる絶縁層を珍成し、前記絶縁層の上に金属極薄
    膜を形成し、前記金属極薄膜の上に多結晶、または非晶
    質の半導体層を形成し、前記多結晶、または非晶質の半
    導体層を溶融再固化することで半導体単結晶からな′る
    ピエゾ抵抗素子゛ を形成し、前記ピエゾ抵抗素子の電
    極となるメタリゼーションバクンを形成した半導体歪検
    出器の製造方法。
JP1059984A 1984-01-23 1984-01-23 半導体歪検出器の製造方法 Pending JPS60154576A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1059984A JPS60154576A (ja) 1984-01-23 1984-01-23 半導体歪検出器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1059984A JPS60154576A (ja) 1984-01-23 1984-01-23 半導体歪検出器の製造方法

Publications (1)

Publication Number Publication Date
JPS60154576A true JPS60154576A (ja) 1985-08-14

Family

ID=11754705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1059984A Pending JPS60154576A (ja) 1984-01-23 1984-01-23 半導体歪検出器の製造方法

Country Status (1)

Country Link
JP (1) JPS60154576A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336918A (en) * 1992-09-09 1994-08-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor pressure sensor and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5336918A (en) * 1992-09-09 1994-08-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor pressure sensor and method of fabricating the same

Similar Documents

Publication Publication Date Title
EP0150827B1 (en) Method of making silicon diaphragm pressure sensor
USRE33096E (en) Semiconductor substrate
JPS6089953A (ja) 積層型半導体装置の製造方法
JPS6163017A (ja) 半導体薄膜結晶層の製造方法
JPH06112121A (ja) 半導体装置およびその製造方法
JP2554180B2 (ja) 優れた被覆層を用いるsoi半導体装置の製造方法
JP3730868B2 (ja) 薄膜圧電抵抗センサ製作の方法
JPS5939790A (ja) 単結晶の製造方法
US5336918A (en) Semiconductor pressure sensor and method of fabricating the same
JPS60154576A (ja) 半導体歪検出器の製造方法
JP2541184B2 (ja) 圧力・電気変換装置の製造方法
JPH1048246A (ja) 半導体加速度センサ
JP3775629B2 (ja) 半導体圧力センサ及びその製造方法
JPH02143465A (ja) 半導体センサおよびその製造方法
JPH0682631B2 (ja) 半導体装置の製造方法
JPS61160924A (ja) 半導体薄膜結晶層の製造方法
JP2532252B2 (ja) Soi基板の製造方法
JPS61121478A (ja) 半導体圧力センサの製造方法
JPS58102566A (ja) 半導体圧力変換器
JP2946351B2 (ja) 赤外線センサおよびその製造方法
JPS5810816A (ja) 半導体装置
JP3478896B2 (ja) 加速度センサ及びその製造方法
JPH0242719A (ja) 半導体装置の製造方法
JP2606414B2 (ja) 半導体装置の製造方法
JPS63260014A (ja) 炭化珪素単結晶薄膜の形成方法