JP2554180B2 - 優れた被覆層を用いるｓｏｉ半導体装置の製造方法 - Google Patents

優れた被覆層を用いるｓｏｉ半導体装置の製造方法

Info

Publication number
JP2554180B2
JP2554180B2 JP1336832A JP33683289A JP2554180B2 JP 2554180 B2 JP2554180 B2 JP 2554180B2 JP 1336832 A JP1336832 A JP 1336832A JP 33683289 A JP33683289 A JP 33683289A JP 2554180 B2 JP2554180 B2 JP 2554180B2
Authority
JP
Japan
Prior art keywords
layer
silicon
doped
sio
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1336832A
Other languages
English (en)
Other versions
JPH02228023A (ja
Inventor
バウムガルト ヘルマット
マーティンズ アンドレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JPH02228023A publication Critical patent/JPH02228023A/ja
Application granted granted Critical
Publication of JP2554180B2 publication Critical patent/JP2554180B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/903—Dendrite or web or cage technique
    • Y10S117/904—Laser beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/152—Single crystal on amorphous substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/154—Solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、SOI（Silicon-on-insulator）装置の優れ
た製造方法に関するもので、特にSOI膜のゾーンメルデ
ィング再結晶を優れた被覆層に提供するものである。
（従来の技術） 近年、SOI装置の製造方法が相当な変化を呈してい
る。かかる変化は、３次元集積回路の発達を原因とする
ものである。しかし、特にポリシリコン又はアモルファ
スシリコン（α‐Si）層をゾーンメルティング再結晶法
により単一結晶層に転移する操作可能なSOI装置に対し
て極めて十分な出力（yield）を得ることに関し、若干
の問題が生ずる。
ゾーンメルティング再結晶を実施するにあたり、従来
技術においてはシリコンの相変化の間に、極めて大きい
９％の体膨張から生ずる応力及びシリコン−二酸化シリ
コン界面での大きい二軸引張り応力により種々の問題が
生ずる。かかる二軸引張り応力は、代表的なSOI構造物
（例えばSi及びSiO2）における種々の材料層の異なる熱
膨脹及び収縮により生ずる。
ガイス（Geis）らはジャーナルオブエレクトロケミカ
ルソサイエティ.129巻,2812〜2818ページ（1982年12
月）に、SiO2‐Si3N4の封入が行なわれる可動ストリッ
プヒーターオーブンを用いるシリコン膜のゾーンメルテ
ィング再結晶を開示している。かかる封入層は完全でな
いので、物質移動を原因とする膜厚変化、膜層間剥離、
隙間形成及び膜凝集が、実用に関して頻頒に生じ、これ
はSi3N4堆積のスパッタリング制御における困難性に因
るものである。
更に、サクライらは、ジャーナルオブエレクトロケミ
カルソサイエティ：固相サイエンス及びテクノロジー，
第133巻、No.7、1485〜1488ページ（1986年７月）に記
載されている報告に、キャッピング層の使用、及びガイ
ズと同様の二酸化ケイ素−窒化ケイ素の層を利用するこ
とを記載している。しかし、重大な不純物の再分布（me
asurable impurity redistribution）が、0.4μｍのポ
リシリコン膜の再結晶の間に、絶縁分離層の下の基板内
に生じないことを明らかにすることにおいて、サクライ
は、リンケイ酸塩ガラス（PSG）キャッピング層を伴な
うポリシリコン層及び下の窒化ケイ素/PSG/窒化ケイ素
のコンボジット層を、高い熱インピーダンスを得るため
に、また基板を保護するためにヒ素埋込シリコン基板上
に形成した。かかる研究は３−Ｄ集積実行可能性を行な
うために設計された。サクライによるPSGの薄層はそれ
自身で、下にあるシリコン膜のゾーンメルティング再結
晶を誘導する厳しいビーム条件に耐えられるものでな
く、従って広範囲な膜層間剥離、及び集塊を生ずること
となる。
（発明が解決しようとする課題） 従来技術においては、再結晶の間のシリコン層の極め
て大きい９％体膨張を回避し、更に大きい二軸引張り応
力を妨げることはできない。従って一貫して高い出力を
伴う実用性のある再現性のよいSOI装置を従来の方法で
は製造できなかった。
（課題を解決するための手段） 本発明は、従来のSOIプロセスの問題点を、薄い連続S
i3N4／ドープトSiO2／Si3N4コンポジット被覆層を形成
することにより薄膜Si結晶の間に溶融物を含有するため
の信頼性のあるるつぼを提供することにより克服する方
法を提供するものである。本発明のコンポジット被覆構
造物はシリコン層の体膨張に順応し、二軸界面引張り応
力を排除する。
薄膜装置を製造する必要性に伴い、近真性（near int
rinsic）LPCVDポリSiの極めて高い抵抗性を保持し、更
に被覆ケイ酸塩ガラス層からのドーパントの侵出を回避
することが望ましい。このことはケイ酸塩ガラス層５か
らシリコン層を分離するように、シリコン層３上に薄い
付加連続Si3N4層４のCVD堆積をすることにより達成され
る。該付加層は、40〜50オングストロームの厚みのみを
必要とし、拡散バリアとして、上記ケイ酸塩ガラスから
のリン及びホウ素ドーパントの侵出を回避するように作
用し、濡れ角度（wetting angle）の改良をもたらす。
次いで前記連続Si3N4層上にSiO2被覆層を、リン、ホ
ウ素若しくは、ヒ素、又は好ましくはホウ素及びリンの
如き、これらの組み合わせでドーピングし、リン−ケイ
酸塩ガラス（PSG）、ホウ素ケイ酸塩ガラス（BSG）、ヒ
素ケイ酸塩ガラス又はホウ素リンケイ酸塩ガラス（BPS
G）のようなガラス状材料を形成することによる本発明
において達せられる。かかるガラスは，半液状になり、
約850℃〜1400℃で流動する。
被覆材料の軟化は、Si層体膨張に適合し、二軸界面応
力を回避する。これは液体は、せん断応力を全く被むら
ないからであり、そうでなければ該応力は、従来のプロ
セスにおいて生じていた如く、膜を被覆し、及び／又
は、層間剥離を招くものである。
ドープトSiO2層上に堆積されるのはSi3N4層で、これ
によりSiO2層に機械的強度が付加される。
本発明は優れたSOI装置を提供するもので、信頼し得
る方法で、溶融物を含ませるためのSi薄膜結晶成長用の
るつぼとして作用するコンポジット層により多結晶シリ
コン又はα−シリコン膜を被覆するものである。
（実施例） 本発明を図面を参照して次の実施例により説明する。
第１図に示す如く、約0.5ミクロンの極めて薄い多結
晶シリコン又はα‐Si膜３をSiO2層２上に、化学蒸着
（CVD）により堆積する。SiO2層は、ケイ層、石英材
料、サファイヤ又はあらゆる他の適切な基板材料より成
る基板層１上に、熱的成長するか又はCVDで堆積する。
次いで、上記シリコン膜３を薄い連続Si3N4層４、ケ
イ酸塩ガラス（ドープトSiO2）層５及びSi3N4層６のコ
ンポジット層で被覆する。かかる封入層は低圧（LPCV
D）で化学蒸着（CVD）により製造される。
シリコン層３上の薄い連続Si3N4層４は、40〜50オン
グストロームの厚みを有し、拡散バリアとして、ドープ
トケイ酸塩ガラス層からのドーパントの浸出を防止す
る。また、被覆層の液体Si-SiO2外面での濡れ角度（wet
ting angle）をθ＝87°から、液体ケイ素−（オキシ窒
化物及びケイ素）界面に関する濡れ角度をθ＝25°に減
ずることをもたらし、濡れていないこと原因とする液体
シリコンのビーズ形状を排除する。従って、ゾーンメル
ティング再結晶の間に生ずる界面応力を減ずる。
低温可融性ケイ酸塩ガラス層（ドープトSiON2）５
は、１又は２ミクロンの厚みを有し、リン、ホウ素若し
くはヒ素のいずれ又は好ましくは、ホウ素及びリンの双
方で、３〜６％までドープされる。例えばホウ素及びリ
ンのような周期表の、第III及びＶ族の元素は、純石英
ガラス中の網目形成成分であり、PSG（リン−ケイ酸塩
ガラス）又はBSG（ホウ素−ケイ酸塩ガラス）を形成す
るホウ素及びリンをドープした二酸化ケイ素層５（BPS
G）は、従来のケイ酸塩ガラスの温度より300℃低い温度
で流動する低温可融性ケイ酸塩ガラスを構成し、下の再
結晶Si層３からのひずみを消滅させるように軟化し、柔
軟になり、可融化し、従って、ドープされていない純酸
化物に存するぜい化破壊問題を回避することができるの
で、特に被覆層に適したものである。
本発明の一例において、リン及びホウ素（BPSG）ドー
ピングのSiO2層５を用いると、かかる層は、ビーム融解
シリコン層３の液体シリコンから固体シリコンへの相変
化による極めて大きい９％の体膨張、そして、Si及びSi
O2間の線形熱膨張係数における６倍の差異により、並び
にビーム誘導（beam induced）ゾーンメルティングプロ
セス中の溶融シリコンの挙動及び物質移動により誘導さ
れる応力を、高温で吸収するに十分柔軟になる。
Si3N4層６を、系に機械的応力を付加するため低圧化
学蒸着（LPCVD）により、約600オングストロームの厚み
に堆積する。Si3N4層６は、相当な機械的強度をコンポ
ジット被覆層に付加し、これは硬度が高く、融点（1900
℃）が高いことによるものであり、この特性はSi3N
4が、軟化可撓性及び可融化性のホウ素−リン−ケイ酸
塩ガラス（BPSG）層５を効果的に設けることを可能とす
るものである。
第２図に示される如く、SOI構造物の頂部に渡るレー
ザービーム９の走査により、ポリシリコン又はα‐Si層
３が融解ケイ素（部分7a）となり、その後、単一結晶シ
リコン部7bに再結晶する。本発明の被覆層は、従来の方
法において存在した問題を回避するような方法で、シリ
コンの再結晶が生ずることを可能にする。
３つの被覆層4,5及び６の厚みは広範囲に変化するこ
とができ、SiO2層に対するドーパントは、リン、ホウ
素、ヒ素又は好ましくはホウ素及びリンの組合せが可能
である。レーザービーム９を、可視スペクトル内のアル
ゴンレーザーにより、又は赤外線領域内のCO2により供
給することが可能である。更に黒鉛ストリップヒータ
ー、タングステンハロゲンランプ、水銀アーク灯、及び
電子ビームも、多結晶シリコン層３のゾーンメルティン
グに用いることが可能である。
本発明は上記好適例に限定されるものでなく、本発明
の範囲内において種々の変形等が可能である。
【図面の簡単な説明】
第１図は本発明のSOI装置上に形成されたコンポジット
被覆層を示す断面図、 第２図はポリシリコン層のゾーンメルティング再結晶が
実施されている本発明のドープトコンポジット被覆層を
示す断面図である。 １……基板層 ２……SiO2層 ３……多結晶シリコン膜（α‐Si膜） ４……連続Si3N4層 ５……ドープトSiO2（ケイ酸塩ガラス）層 ６……Si3N4層 7a……融解ケイ素 7b……単結晶シリコン部分 ８……オキシ窒化物膜 ９……レーザービーム
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−158514（ＪＰ，Ａ) 特開 昭61−19116（ＪＰ，Ａ)

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】SOI（Silicon-on-insulator）半導体装置
    を製造するにあたり、 基板上にSiO2層を形成し、 上記SiO2層上に比較的薄いポリシリコン又はアモルファ
    スシリコン膜を形成し、 上記シリコン膜をコンポジット構造物で被覆し、 上記シリコン膜を上記コンポジット構造物を介してゾー
    ンメルティングして上記シリコン膜を再結晶する工程か
    らなる方法において、 上記シリコン膜を、上記シリコン膜上に堆積する薄い連
    続Si3N4層及び前記連続Si3N4層上に堆積するドープトSi
    O2層並びに前記ドープトSiO2層上に堆積するSi3N4層の
    コンポジット構造物で被覆することを特徴とするSOI半
    導体装置の製造方法。
  2. 【請求項２】上記ドープトSiO2層は、リン、ホウ素及び
    ヒ素から成る群より選ばれるドーパントでドープされて
    いることを特徴とする請求項１記載の方法。
  3. 【請求項３】上記ドープトSiO2層は、ホウ素及びリンを
    含むドーパントでドープされていることを特徴とする請
    求項１記載の方法。
  4. 【請求項４】上記ゾーンメルティングを、レーザーによ
    りエミッタされる放射線を用いることで実施することを
    特徴とする請求項１記載の方法。
  5. 【請求項５】上記シリコン膜を低圧化学蒸着により形成
    することを特徴とする請求項１記載の方法。
  6. 【請求項６】上記Si3N4層を、低圧化学蒸着により堆積
    することを特徴とする請求項１記載の方法。
JP1336832A 1988-12-30 1989-12-27 優れた被覆層を用いるｓｏｉ半導体装置の製造方法 Expired - Lifetime JP2554180B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US292606 1988-12-30
US07/292,606 US4990464A (en) 1988-12-30 1988-12-30 Method of forming improved encapsulation layer

Publications (2)

Publication Number Publication Date
JPH02228023A JPH02228023A (ja) 1990-09-11
JP2554180B2 true JP2554180B2 (ja) 1996-11-13

Family

ID=23125404

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1336832A Expired - Lifetime JP2554180B2 (ja) 1988-12-30 1989-12-27 優れた被覆層を用いるｓｏｉ半導体装置の製造方法

Country Status (5)

Country Link
US (1) US4990464A (ja)
EP (1) EP0376400B1 (ja)
JP (1) JP2554180B2 (ja)
KR (1) KR900010953A (ja)
DE (1) DE68915523T2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459346A (en) * 1988-06-28 1995-10-17 Ricoh Co., Ltd. Semiconductor substrate with electrical contact in groove
US5310446A (en) * 1990-01-10 1994-05-10 Ricoh Company, Ltd. Method for producing semiconductor film
US5747389A (en) * 1991-04-30 1998-05-05 Intel Corporation Crack resistant passivation layer
JP3416163B2 (ja) * 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JP2669333B2 (ja) * 1993-12-13 1997-10-27 日本電気株式会社 半導体装置の製造方法
JPH0851103A (ja) * 1994-08-08 1996-02-20 Fuji Electric Co Ltd 薄膜の生成方法
US5895228A (en) * 1996-11-14 1999-04-20 International Business Machines Corporation Encapsulation of organic light emitting devices using Siloxane or Siloxane derivatives
US6259592B1 (en) 1998-11-19 2001-07-10 Applied Materials, Inc. Apparatus for retaining a workpiece upon a workpiece support and method of manufacturing same
US6696360B2 (en) * 2001-03-15 2004-02-24 Micron Technology, Inc. Barrier-metal-free copper damascene technology using atomic hydrogen enhanced reflow
US7096581B2 (en) * 2002-03-06 2006-08-29 Stmicroelectronics, Inc. Method for providing a redistribution metal layer in an integrated circuit
US20040121146A1 (en) * 2002-12-20 2004-06-24 Xiao-Ming He Composite barrier films and method
JP2005079122A (ja) * 2003-08-29 2005-03-24 Rikogaku Shinkokai 結晶性薄膜の作製方法
US20090142875A1 (en) * 2007-11-30 2009-06-04 Applied Materials, Inc. Method of making an improved selective emitter for silicon solar cells
CN104008961A (zh) * 2014-05-27 2014-08-27 复旦大学 一种改善硅晶片机械性能的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4461670A (en) * 1982-05-03 1984-07-24 At&T Bell Laboratories Process for producing silicon devices
JPS59129418A (ja) * 1983-01-13 1984-07-25 Fujitsu Ltd 半導体装置の製造方法
JPS59158514A (ja) * 1983-02-28 1984-09-08 Hitachi Ltd 半導体装置の製造方法
JPS59205712A (ja) * 1983-04-30 1984-11-21 Fujitsu Ltd 半導体装置の製造方法
US4590130A (en) * 1984-03-26 1986-05-20 General Electric Company Solid state zone recrystallization of semiconductor material on an insulator
JPS6119116A (ja) * 1984-07-05 1986-01-28 Matsushita Electronics Corp 半導体装置の製造方法
JPS61270812A (ja) * 1985-05-22 1986-12-01 エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン 半導体装置の製造方法
US4743567A (en) * 1987-08-11 1988-05-10 North American Philips Corp. Method of forming thin, defect-free, monocrystalline layers of semiconductor materials on insulators

Also Published As

Publication number Publication date
KR900010953A (ko) 1990-07-11
EP0376400A1 (en) 1990-07-04
US4990464A (en) 1991-02-05
DE68915523D1 (de) 1994-06-30
DE68915523T2 (de) 1994-12-22
JPH02228023A (ja) 1990-09-11
EP0376400B1 (en) 1994-05-25

Similar Documents

Publication Publication Date Title
JP2554180B2 (ja) 優れた被覆層を用いるｓｏｉ半導体装置の製造方法
US4344985A (en) Method of passivating a semiconductor device with a multi-layer passivant system by thermally growing a layer of oxide on an oxygen doped polycrystalline silicon layer
US4795679A (en) Monocrystalline silicon layers on substrates
JPH0328178A (ja) セラミック部品の接合方法及び接合セラミック構造物
JP2505736B2 (ja) 半導体装置の製造方法
JPS60189922A (ja) 単結晶層の製造方法
JPS6046539B2 (ja) シリコン結晶膜の製造方法
US4128681A (en) Method for producing an InSb thin film element
JPS6119116A (ja) 半導体装置の製造方法
US6737307B2 (en) Method for forming amorphous silicon film on single crystal silicon and structure formed
JPH02295111A (ja) 薄膜結晶層を有する半導体装置の製造方法
JPH0335821B2 (ja)
JPS61174621A (ja) 半導体薄膜結晶の製造方法
JP2532252B2 (ja) Ｓｏｉ基板の製造方法
JPS58184720A (ja) 半導体膜の製造方法
JPS60127745A (ja) 半導体基板
JPH0770479B2 (ja) 半導体装置の製造方法
JPH0118575B2 (ja)
SU1143702A1 (ru) Стекло дл интегральных схем
JPS6337638A (ja) 半導体装置の製造方法
JPH01230255A (ja) 半導体基板の製造方法
JPS61270812A (ja) 半導体装置の製造方法
JPH0479330A (ja) 積層配線の形成方法
JPS61123125A (ja) 半導体装置の製造方法
JPS60136305A (ja) 半導体基板