JP2741385B2 - シリコン薄膜ピエゾ抵抗素子の製造法 - Google Patents
シリコン薄膜ピエゾ抵抗素子の製造法Info
- Publication number
- JP2741385B2 JP2741385B2 JP63241995A JP24199588A JP2741385B2 JP 2741385 B2 JP2741385 B2 JP 2741385B2 JP 63241995 A JP63241995 A JP 63241995A JP 24199588 A JP24199588 A JP 24199588A JP 2741385 B2 JP2741385 B2 JP 2741385B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- heat treatment
- substrate
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F17—STORING OR DISTRIBUTING GASES OR LIQUIDS
- F17C—VESSELS FOR CONTAINING OR STORING COMPRESSED, LIQUEFIED OR SOLIDIFIED GASES; FIXED-CAPACITY GAS-HOLDERS; FILLING VESSELS WITH, OR DISCHARGING FROM VESSELS, COMPRESSED, LIQUEFIED, OR SOLIDIFIED GASES
- F17C13/00—Details of vessels or of the filling or discharging of vessels
- F17C13/02—Special adaptations of indicating, measuring, or monitoring equipment
- F17C13/023—Special adaptations of indicating, measuring, or monitoring equipment having the mass as the parameter
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F17—STORING OR DISTRIBUTING GASES OR LIQUIDS
- F17C—VESSELS FOR CONTAINING OR STORING COMPRESSED, LIQUEFIED OR SOLIDIFIED GASES; FIXED-CAPACITY GAS-HOLDERS; FILLING VESSELS WITH, OR DISCHARGING FROM VESSELS, COMPRESSED, LIQUEFIED, OR SOLIDIFIED GASES
- F17C2250/00—Accessories; Control means; Indicating, measuring or monitoring of parameters
- F17C2250/06—Controlling or regulating of parameters as output values
- F17C2250/0605—Parameters
- F17C2250/0615—Mass or weight of the content of the vessel
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F17—STORING OR DISTRIBUTING GASES OR LIQUIDS
- F17C—VESSELS FOR CONTAINING OR STORING COMPRESSED, LIQUEFIED OR SOLIDIFIED GASES; FIXED-CAPACITY GAS-HOLDERS; FILLING VESSELS WITH, OR DISCHARGING FROM VESSELS, COMPRESSED, LIQUEFIED, OR SOLIDIFIED GASES
- F17C2250/00—Accessories; Control means; Indicating, measuring or monitoring of parameters
- F17C2250/06—Controlling or regulating of parameters as output values
- F17C2250/0605—Parameters
- F17C2250/0636—Flow or movement of content
Landscapes
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Recrystallisation Techniques (AREA)
- Pressure Sensors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば圧力センサ、ロードセル等に用いて
好適な半導体歪センサを構成するシリコン薄膜ピエゾ抵
抗素子の製造法に関する。
好適な半導体歪センサを構成するシリコン薄膜ピエゾ抵
抗素子の製造法に関する。
半導体歪ゲージは金属歪ゲージに比較してゲージ率が
大きく、僅かな機械的歪に対して大きな抵抗値変化を発
生することから、近時広く使用されるようになってい
る。この半導体歪ゲージにはシリコン薄膜ピエゾ抵抗素
子が用いられており、シリコン薄膜ピエゾ抵抗素子は基
板上にシリコン薄膜を形成するこトにより得られる。薄
膜形成法としては真空蒸着法（PVD），気相成長法（CV
D）、スパッタ法等種々の方法が知られているが、特にC
VD法の中でもプラズマCVD法は成膜速度が早いこと、約2
00〜600℃の比較的低い温度で成膜できるという利点か
ら、近時多く採用されている。
大きく、僅かな機械的歪に対して大きな抵抗値変化を発
生することから、近時広く使用されるようになってい
る。この半導体歪ゲージにはシリコン薄膜ピエゾ抵抗素
子が用いられており、シリコン薄膜ピエゾ抵抗素子は基
板上にシリコン薄膜を形成するこトにより得られる。薄
膜形成法としては真空蒸着法（PVD），気相成長法（CV
D）、スパッタ法等種々の方法が知られているが、特にC
VD法の中でもプラズマCVD法は成膜速度が早いこと、約2
00〜600℃の比較的低い温度で成膜できるという利点か
ら、近時多く採用されている。
〔発明が解決しようとする課題〕 プラズマCVD法は、原料ガスに不純物としてのドーピ
ングガスを添加した混合ガスを反応容器内に供給し、反
応容器内にプラズマを生成して混合ガスを活性化するこ
とにより他のCVD法に比較して低い気体温度でイオン・
ラジカルを生成し、基板上に成膜する方法であるが、特
開昭61−70716号公報に見られるように基板温度を500〜
650℃の高温にしてイオン・ラジカルの移動度を大きく
しなければ、結晶質でピエゾ抵抗効果を持ったシリコン
薄膜を形成できないという問題がある。
ングガスを添加した混合ガスを反応容器内に供給し、反
応容器内にプラズマを生成して混合ガスを活性化するこ
とにより他のCVD法に比較して低い気体温度でイオン・
ラジカルを生成し、基板上に成膜する方法であるが、特
開昭61−70716号公報に見られるように基板温度を500〜
650℃の高温にしてイオン・ラジカルの移動度を大きく
しなければ、結晶質でピエゾ抵抗効果を持ったシリコン
薄膜を形成できないという問題がある。
このように、基板温度を500℃以上の高温に保持する
必要から、反応容器に冷却手段が必要になるし、反応容
器内で基板を保持しつつ該基板を加熱する基板ホルダー
の温度分布を均一にしなければならないという問題があ
る。また、基板温度が高温のために原料ガスの反応速度
が速い結果、ドーピングガスの濃度分布が不均一にな
り、高品質の結晶質シリコン薄膜を形成をすることが困
難であるという欠点がある。
必要から、反応容器に冷却手段が必要になるし、反応容
器内で基板を保持しつつ該基板を加熱する基板ホルダー
の温度分布を均一にしなければならないという問題があ
る。また、基板温度が高温のために原料ガスの反応速度
が速い結果、ドーピングガスの濃度分布が不均一にな
り、高品質の結晶質シリコン薄膜を形成をすることが困
難であるという欠点がある。
本発明は上述した従来技術の欠点等に鑑みなされたも
ので、基板温度を低く設定でき、従って反応容器の冷却
手段も不要にできると共に、ドーピングガスの濃度分布
も均一にできる結果、低コストで高品質なシリコン薄膜
ピエゾ抵抗素子を製造する製造法に関する。
ので、基板温度を低く設定でき、従って反応容器の冷却
手段も不要にできると共に、ドーピングガスの濃度分布
も均一にできる結果、低コストで高品質なシリコン薄膜
ピエゾ抵抗素子を製造する製造法に関する。
上述した課題を解決するために構成された本発明の手
段は、ケイ素を含む原料ガスに３価又は５価の元素を含
むドーピングガスを添加してなる混合ガスをプラズマ雰
囲気下で分解し、約300℃以下の温度状態にした基板上
に非晶質シリコン薄膜を形成する第１工程と、該第１工
程により前記基板上に形成された非晶質シリコン薄膜を
熱処理温度を約600℃、熱処理時間を約１時間から２時
間の範囲に設定して熱処理することにより、荷重の変化
に対して抵抗変化率が直線的に変化するピエゾ抵抗効果
を持つ多結晶質シリコン薄膜に形成する第２工程とから
なる。
段は、ケイ素を含む原料ガスに３価又は５価の元素を含
むドーピングガスを添加してなる混合ガスをプラズマ雰
囲気下で分解し、約300℃以下の温度状態にした基板上
に非晶質シリコン薄膜を形成する第１工程と、該第１工
程により前記基板上に形成された非晶質シリコン薄膜を
熱処理温度を約600℃、熱処理時間を約１時間から２時
間の範囲に設定して熱処理することにより、荷重の変化
に対して抵抗変化率が直線的に変化するピエゾ抵抗効果
を持つ多結晶質シリコン薄膜に形成する第２工程とから
なる。
第１工程では、基板上に非晶質のシリコン薄膜を形成
し、第２工程で熱処理を加えることにより、抵抗値が大
きくほとんど絶縁体に近い非晶質シリコン薄膜を抵抗値
が減少し、ピエゾ抵抗効果を持った多結晶質シリコン薄
膜に変化させる。この際、第１工程では基板上に形成す
るシリコン薄膜は非晶質状態にすればよいから、基板温
度は約300度以下でよい。また、第２工程では熱処理温
度を約600℃、熱処理時間を約１時間ないし２時間の範
囲となる条件に設定し、多結晶質シリコン薄膜に形成て
いるから、荷重の変化に対して抵抗変化率が直線的に変
化するピエゾ抵抗効果を持った多結晶質シリコン薄膜
を、短時間で製造できる。
し、第２工程で熱処理を加えることにより、抵抗値が大
きくほとんど絶縁体に近い非晶質シリコン薄膜を抵抗値
が減少し、ピエゾ抵抗効果を持った多結晶質シリコン薄
膜に変化させる。この際、第１工程では基板上に形成す
るシリコン薄膜は非晶質状態にすればよいから、基板温
度は約300度以下でよい。また、第２工程では熱処理温
度を約600℃、熱処理時間を約１時間ないし２時間の範
囲となる条件に設定し、多結晶質シリコン薄膜に形成て
いるから、荷重の変化に対して抵抗変化率が直線的に変
化するピエゾ抵抗効果を持った多結晶質シリコン薄膜
を、短時間で製造できる。
本発明において、第１工程で使用される原料ガスに
は、モノシラン（SiH4）、ジシラン（Si2H6）、四フッ
化ケイ素（SiF4）等がある。該原料ガスに添加されるド
ーピングガスには、３価のホウ素（Ｂ）を含むジボラン
（B2H6）、三フッ化ホウ素（B2F3）等と、５価のリン
（Ｐ）を含むホスフィン（PH3）、三フッ化リン（PF3）
等があり、３価のホウ素（Ｂ）を含むドーピングガスを
用いるとＰ型半導体を形成でき、５価のリン（Ｐ）を含
むドーピングガスを用いるとＮ型半導体を形成できる。
は、モノシラン（SiH4）、ジシラン（Si2H6）、四フッ
化ケイ素（SiF4）等がある。該原料ガスに添加されるド
ーピングガスには、３価のホウ素（Ｂ）を含むジボラン
（B2H6）、三フッ化ホウ素（B2F3）等と、５価のリン
（Ｐ）を含むホスフィン（PH3）、三フッ化リン（PF3）
等があり、３価のホウ素（Ｂ）を含むドーピングガスを
用いるとＰ型半導体を形成でき、５価のリン（Ｐ）を含
むドーピングガスを用いるとＮ型半導体を形成できる。
第１工程において、前記原料ガスとドーピングガスの
混合ガスをプラズマ雰囲気下で分解し、基板上に成膜す
る方法には、プラズマCVD法が用いられる。このプラズ
マCVD法におけるプラズマの生成方式には、例えば熱電
子放電形式、二極放電形式、磁場収束形式、無電極放電
形式等の基本方式があるが、これらは電源に直流或いは
高周波を用いていずれの方式を採用してもよい。
混合ガスをプラズマ雰囲気下で分解し、基板上に成膜す
る方法には、プラズマCVD法が用いられる。このプラズ
マCVD法におけるプラズマの生成方式には、例えば熱電
子放電形式、二極放電形式、磁場収束形式、無電極放電
形式等の基本方式があるが、これらは電源に直流或いは
高周波を用いていずれの方式を採用してもよい。
次に、成膜用の基板には、ガラス板、合成樹脂板、金
属板等を用いることができるが、金属板を用いる場合に
は基板表面に予め絶縁層を形成しておく必要がある。
属板等を用いることができるが、金属板を用いる場合に
は基板表面に予め絶縁層を形成しておく必要がある。
第１工程は基板上に結晶度の低い非晶質（アモルファ
ス）状態のシリコン薄膜を形成する工程であり、このた
めに基板温度は約300℃以下であれば常温でもよい。第
１工程により形成される非晶質シリコン薄膜の抵抗値は
約10〜100MΩで殆んど絶縁体であり、ピエゾ抵抗効果は
持っていない。
ス）状態のシリコン薄膜を形成する工程であり、このた
めに基板温度は約300℃以下であれば常温でもよい。第
１工程により形成される非晶質シリコン薄膜の抵抗値は
約10〜100MΩで殆んど絶縁体であり、ピエゾ抵抗効果は
持っていない。
このように、基板温度は約300℃以下の低温で良いか
ら、原料ガスの反応速度を遅くできると共に、基板の温
度分布を容易に平均化できる結果、ドーピングガスの濃
度分布を均一化でき、バラツキのない非晶質シリコン薄
膜を成形できる。
ら、原料ガスの反応速度を遅くできると共に、基板の温
度分布を容易に平均化できる結果、ドーピングガスの濃
度分布を均一化でき、バラツキのない非晶質シリコン薄
膜を成形できる。
次に、本発明の第２工程における熱処理は、非晶質の
シリコン薄膜をその抵抗値が例えば約100Ω程度になる
ように結晶化させて、ピエゾ抵抗効果を持たせるための
処理である。この熱処理は、例えば電気炉等の公知の熱
処理炉を用いて大気中で行うことができる。熱処理温度
と熱処理時間は、抵抗値の同じ結晶質を得る場合でも、
熱処理温度を550℃としたときには熱処理時間を５時間
とし、熱処理温度を600℃に設定するときには、熱処理
時間を約１時間から２時間の範囲に設定すればよく、熱
処理の温度と時間は相対的に設定できる。しかし、熱処
理温度を約600℃に設定し、熱処理時間を約１時間から
２時間の範囲として設定することにより、多結晶質シリ
コンを製造するための時間を短縮し、生産性、製造効率
を高めることができるものである。
シリコン薄膜をその抵抗値が例えば約100Ω程度になる
ように結晶化させて、ピエゾ抵抗効果を持たせるための
処理である。この熱処理は、例えば電気炉等の公知の熱
処理炉を用いて大気中で行うことができる。熱処理温度
と熱処理時間は、抵抗値の同じ結晶質を得る場合でも、
熱処理温度を550℃としたときには熱処理時間を５時間
とし、熱処理温度を600℃に設定するときには、熱処理
時間を約１時間から２時間の範囲に設定すればよく、熱
処理の温度と時間は相対的に設定できる。しかし、熱処
理温度を約600℃に設定し、熱処理時間を約１時間から
２時間の範囲として設定することにより、多結晶質シリ
コンを製造するための時間を短縮し、生産性、製造効率
を高めることができるものである。
更に、非晶質シリコン薄膜の熱処理は大気中に限られ
るものではなく、成膜のためのプラズマCVD装置内の真
空状態の中ででも或いはN2ガスの雰囲気中で熱処理を行
っても同様の結晶質にすることができる。
るものではなく、成膜のためのプラズマCVD装置内の真
空状態の中ででも或いはN2ガスの雰囲気中で熱処理を行
っても同様の結晶質にすることができる。
本発明方法は基板上に約300℃以下の温度状態で非晶
質のシリコン薄膜を形成する第１工程と、非晶質シリコ
ン薄膜を熱処理温度を約600℃、熱処理時間を約１時間
から２時間の範囲に設定して熱処理し、荷重の変化に対
して抵抗変化率が直線的に変化するピエゾ抵抗効果を持
つ多結晶質シリコン薄膜に形成する第２工程とから構成
したから、次の諸効果を奏する。
質のシリコン薄膜を形成する第１工程と、非晶質シリコ
ン薄膜を熱処理温度を約600℃、熱処理時間を約１時間
から２時間の範囲に設定して熱処理し、荷重の変化に対
して抵抗変化率が直線的に変化するピエゾ抵抗効果を持
つ多結晶質シリコン薄膜に形成する第２工程とから構成
したから、次の諸効果を奏する。
第１工程における基板温度は常温を含む約300℃以
下の低温でよいから、反応容器、基板ホルダ等の温度管
理が容易であり、反応容易の冷却手段も不要にできるか
ら、製造コストを低減できる。
下の低温でよいから、反応容器、基板ホルダ等の温度管
理が容易であり、反応容易の冷却手段も不要にできるか
ら、製造コストを低減できる。
前記項と同じ理由から、基板保持部材の温度分布
も平均化できると共に、原料ガスの反応速度を遅くでき
るから、ドーピングガスの濃度分布を均一にできる結
果、荷重の変化に対して抵抗変化率が直線的に変化し、
性能が安定した信頼性の高いピエゾ抵抗素子を製造でき
る。
も平均化できると共に、原料ガスの反応速度を遅くでき
るから、ドーピングガスの濃度分布を均一にできる結
果、荷重の変化に対して抵抗変化率が直線的に変化し、
性能が安定した信頼性の高いピエゾ抵抗素子を製造でき
る。
熱処理温度を約600℃に設定することにより、熱処
理時間を約１時間ないし２時間の短い時間に設定するこ
とができ、多結晶質シリコンを製造するための時間を短
縮し、ピエゾ抵抗素子を生産効率よく、容易に製造でき
る。
理時間を約１時間ないし２時間の短い時間に設定するこ
とができ、多結晶質シリコンを製造するための時間を短
縮し、ピエゾ抵抗素子を生産効率よく、容易に製造でき
る。
以下、本発明の実施例を図面を参照しつつ説明する。
まず、実施例方法に用いるプラズマCVD装置を第１図
に示す。図において、１は反応容器としてのベルジャー
で、該ベルジャー１内は密閉構造になっている。２は前
記ベルジャー１内に設けられた上部電極、３は基板ホル
ダーを兼ねた下部電極で、上部電極２には該下部電極３
に向けて混合ガスを吹出すための多数のガス吹出孔が形
成されている。一方、下部電極３にはヒータ４が埋設さ
れており、基板を加熱できるようになっている。
に示す。図において、１は反応容器としてのベルジャー
で、該ベルジャー１内は密閉構造になっている。２は前
記ベルジャー１内に設けられた上部電極、３は基板ホル
ダーを兼ねた下部電極で、上部電極２には該下部電極３
に向けて混合ガスを吹出すための多数のガス吹出孔が形
成されている。一方、下部電極３にはヒータ４が埋設さ
れており、基板を加熱できるようになっている。
５は上部電極２に接続された高周波電源で、該高周波
電源５は13.56MHzである。次に、６はモノシラン（S
iH4）を貯蔵した原料ガス用ボンベ、７はジボラン（B2H
6）を貯蔵したドーピングガス用ボンベで、該各ボンベ
6,7は配管8,9を介してベルジャー１内とそれぞれ連通し
ており、該各配管8,9の途中にはバルブ10,11及び12,13
と流量調整用のマスフローコントローラ14,15がそれぞ
れ設けられている。16は窒素ガス（N2）を貯蔵したボン
ベで、該ボンベ16は配管17を介してベルジャー１と連通
しており、該配管17の途中にはバルブ18,19及びフロー
メータ20が設けられている。
電源５は13.56MHzである。次に、６はモノシラン（S
iH4）を貯蔵した原料ガス用ボンベ、７はジボラン（B2H
6）を貯蔵したドーピングガス用ボンベで、該各ボンベ
6,7は配管8,9を介してベルジャー１内とそれぞれ連通し
ており、該各配管8,9の途中にはバルブ10,11及び12,13
と流量調整用のマスフローコントローラ14,15がそれぞ
れ設けられている。16は窒素ガス（N2）を貯蔵したボン
ベで、該ボンベ16は配管17を介してベルジャー１と連通
しており、該配管17の途中にはバルブ18,19及びフロー
メータ20が設けられている。
一方、21は基端側がベルジャー１に接続された排気管
で、該排気管21の一側分岐管21Aにはバルブ22,拡散ポン
プ23、回転ポンプ24からなる真空装置25が設けられてお
り、他側分岐管21Bにはバルブ26及び回転ポンプ27から
なるガス吸引装置28が設けられている。
で、該排気管21の一側分岐管21Aにはバルブ22,拡散ポン
プ23、回転ポンプ24からなる真空装置25が設けられてお
り、他側分岐管21Bにはバルブ26及び回転ポンプ27から
なるガス吸引装置28が設けられている。
次に、上述した装置を用いてシリコン薄膜ピエゾ抵抗
素子を製造する方法について詳述する。最初に、下部電
極３上に基板29を載置し、上部電極２と下部電極３との
間の距離を20〜50mmに設定する。次に、基板29上に非晶
質のシリコン薄膜を形成すべく、基板29の温度が約300
℃になるように、ヒータ４に通電して下部電極３を加熱
する。
素子を製造する方法について詳述する。最初に、下部電
極３上に基板29を載置し、上部電極２と下部電極３との
間の距離を20〜50mmに設定する。次に、基板29上に非晶
質のシリコン薄膜を形成すべく、基板29の温度が約300
℃になるように、ヒータ４に通電して下部電極３を加熱
する。
一方、真空装置25の拡散ポンプ23、回転ポンプ24を駆
動して、ベルジャー１内が約10-6torr台の真空度になる
まで真空引きを行った後、ガス吸引装置28に切換えて回
転ポンプ27を駆動し、原料ガス用ボンベ６からモノシラ
ンを6SCCM（１分間に流れる質量流量ml/min）、ドーピ
ングガス用ボンベ７からジボランを３×10-3〜0.045
SCCMずつマスフローコントローラ14,15をそれぞれ介し
てベルジャー１内に導入する。
動して、ベルジャー１内が約10-6torr台の真空度になる
まで真空引きを行った後、ガス吸引装置28に切換えて回
転ポンプ27を駆動し、原料ガス用ボンベ６からモノシラ
ンを6SCCM（１分間に流れる質量流量ml/min）、ドーピ
ングガス用ボンベ７からジボランを３×10-3〜0.045
SCCMずつマスフローコントローラ14,15をそれぞれ介し
てベルジャー１内に導入する。
しかる後、高周波電源５から上部電極２に20〜100Wの
高周波電力を印加してプラズマＰを発生させ、モノシラ
ン及びジボランの混合ガスを活性化して基板29上に非晶
質シリコン薄膜を形成する。所定の時間成膜を行って所
定の膜厚が得られたら、混合ガスの供給、ヒータ４への
給電を止め、基板温度が下ったらベルジャー１内にボン
ベ16からN2ガスを供給し、大気圧にしてシリコン薄膜の
形成されている基板29を取出す。
高周波電力を印加してプラズマＰを発生させ、モノシラ
ン及びジボランの混合ガスを活性化して基板29上に非晶
質シリコン薄膜を形成する。所定の時間成膜を行って所
定の膜厚が得られたら、混合ガスの供給、ヒータ４への
給電を止め、基板温度が下ったらベルジャー１内にボン
ベ16からN2ガスを供給し、大気圧にしてシリコン薄膜の
形成されている基板29を取出す。
以上が実施例の第１工程で、基板29上に形成された非
晶質シリコン薄膜は抵抗値が約10〜100MΩと著しく大き
く、殆んど絶縁体に近いもので、ピエゾ抵抗効果は持っ
ていない。
晶質シリコン薄膜は抵抗値が約10〜100MΩと著しく大き
く、殆んど絶縁体に近いもので、ピエゾ抵抗効果は持っ
ていない。
次に、第２工程として前記非晶質シリコン薄膜を結晶
質シリコン薄膜にするための熱処理を行う。この熱処理
は例えば電気高温炉等の公知の加熱炉により大気中で、
非晶質シリコン薄膜を例えば500℃以上の温度で所定時
間加熱することにより行う。非晶質シリコン薄膜は結晶
質シリコン薄膜より比抵抗が大きいが、この熱処理を行
うことによってシリコン薄膜が非晶質から多結晶の結晶
質に変化し、これによって比抵抗が変化する。第２図は
下部電極３の基板温度を300℃にして形成した非晶質シ
リコン薄膜の熱処理温度と熱処理時間と抵抗値の関係を
示す。熱処理温度を例えば550℃に設定すると、当初100
MΩあった抵抗値は加熱後３時間以降から減少し、５時
間後には100Ωに下り、その後一定となる。また、熱処
理温度を600℃に設定すると、１時間で抵抗値を100MΩ
から100Ωに下げることができ、第２図に示されるよう
に１時間ないし２時間の範囲で熱処理すればよく、短時
間で多結晶質シリコン薄膜とすることができる。
質シリコン薄膜にするための熱処理を行う。この熱処理
は例えば電気高温炉等の公知の加熱炉により大気中で、
非晶質シリコン薄膜を例えば500℃以上の温度で所定時
間加熱することにより行う。非晶質シリコン薄膜は結晶
質シリコン薄膜より比抵抗が大きいが、この熱処理を行
うことによってシリコン薄膜が非晶質から多結晶の結晶
質に変化し、これによって比抵抗が変化する。第２図は
下部電極３の基板温度を300℃にして形成した非晶質シ
リコン薄膜の熱処理温度と熱処理時間と抵抗値の関係を
示す。熱処理温度を例えば550℃に設定すると、当初100
MΩあった抵抗値は加熱後３時間以降から減少し、５時
間後には100Ωに下り、その後一定となる。また、熱処
理温度を600℃に設定すると、１時間で抵抗値を100MΩ
から100Ωに下げることができ、第２図に示されるよう
に１時間ないし２時間の範囲で熱処理すればよく、短時
間で多結晶質シリコン薄膜とすることができる。
かくして、第１工程と第２工程により多結晶の結晶質
シリコン薄膜を形成できるが、第３図に該結晶質シリコ
ン薄膜の荷重と抵抗変化率の関係を市販品の金属ひずみ
ゲージと比較して示す。結晶質シリコン薄膜の抵抗変化
率は金属ひずみゲージの場合と同様に荷重に対して直線
的に変化しており、また、そのゲージ率は10〜20程度で
ある。一般に多結晶シリコンのゲージ率は15程度とされ
ていることから、明らかにピエゾ抵抗効果を有する結晶
質シリコン薄膜を形成できたことが確認される。
シリコン薄膜を形成できるが、第３図に該結晶質シリコ
ン薄膜の荷重と抵抗変化率の関係を市販品の金属ひずみ
ゲージと比較して示す。結晶質シリコン薄膜の抵抗変化
率は金属ひずみゲージの場合と同様に荷重に対して直線
的に変化しており、また、そのゲージ率は10〜20程度で
ある。一般に多結晶シリコンのゲージ率は15程度とされ
ていることから、明らかにピエゾ抵抗効果を有する結晶
質シリコン薄膜を形成できたことが確認される。
第４図及び第５図は第２工程としての熱処理の前後に
おけるシリコン薄膜の結晶性をＸ線回折法によって比較
した結果を示す。第４図は熱処理前の非晶質シリコン薄
膜のＸ線回折結果を示すが、結晶成分が特定の回折角に
観測されていない。これに対し、第５図は実施例による
熱処理後の結晶質シリコン薄膜のＸ線回折結果を示し、
結晶成分が回折角２θで約28゜,48゜,56゜の位置に観測
されており、主な結晶成分のミラー指数による結晶面
は、（111）、（220）、（311）の３面であって、通常
の結晶質シリコン薄膜と同じ結晶面であることが確認さ
れる。
おけるシリコン薄膜の結晶性をＸ線回折法によって比較
した結果を示す。第４図は熱処理前の非晶質シリコン薄
膜のＸ線回折結果を示すが、結晶成分が特定の回折角に
観測されていない。これに対し、第５図は実施例による
熱処理後の結晶質シリコン薄膜のＸ線回折結果を示し、
結晶成分が回折角２θで約28゜,48゜,56゜の位置に観測
されており、主な結晶成分のミラー指数による結晶面
は、（111）、（220）、（311）の３面であって、通常
の結晶質シリコン薄膜と同じ結晶面であることが確認さ
れる。
実施例方法は叙上の如くであって、実施例によるシリ
コン薄膜ピエゾ抵抗素子は金属歪ゲージに比較してゲー
ジ率は大きいから、ダイヤフラムの微小変位に対しても
大きい出力を得ることができる。従って、建設機械用圧
力センサのように、圧力脈動に対するダイヤフラムの耐
疲労性を確保するため、ダイヤフラムの肉厚を厚くする
結果歪量が小さい圧力センサにも実施例方法によるシリ
コン薄膜ピエゾ抵抗素子は好適に用いることができる。
コン薄膜ピエゾ抵抗素子は金属歪ゲージに比較してゲー
ジ率は大きいから、ダイヤフラムの微小変位に対しても
大きい出力を得ることができる。従って、建設機械用圧
力センサのように、圧力脈動に対するダイヤフラムの耐
疲労性を確保するため、ダイヤフラムの肉厚を厚くする
結果歪量が小さい圧力センサにも実施例方法によるシリ
コン薄膜ピエゾ抵抗素子は好適に用いることができる。
なお、実施例は原料ガスとしてモノシラン、ドーピン
グガスとしてジボランを用いた場合を例に挙げたが、ジ
シラン、四フッ化ケイ素を原料ガスとして用い、これに
三フッ化ホウ素、ホスフィン、三フッ化リンをドーピン
グガスとして適宜組合せてもよい。
グガスとしてジボランを用いた場合を例に挙げたが、ジ
シラン、四フッ化ケイ素を原料ガスとして用い、これに
三フッ化ホウ素、ホスフィン、三フッ化リンをドーピン
グガスとして適宜組合せてもよい。
第１図は本発明方法の実施例に用いるプラズマCVD装置
の全体構成図、第２図は熱処理時間と抵抗値の関係を示
す線図、第３図は結晶質シリコン薄膜のゲージ率を金属
歪ゲージのゲージ率と比較して示す線図、第４図は熱処
理前の非晶質シリコン薄膜のＸ線回折線図、第５図は熱
処理後の結晶質シリコン薄膜のＸ線回折線図である。 １……ベルジャー、２……上部電極、３……下部電極、
29……基板、Ｐ……プラズマ。
の全体構成図、第２図は熱処理時間と抵抗値の関係を示
す線図、第３図は結晶質シリコン薄膜のゲージ率を金属
歪ゲージのゲージ率と比較して示す線図、第４図は熱処
理前の非晶質シリコン薄膜のＸ線回折線図、第５図は熱
処理後の結晶質シリコン薄膜のＸ線回折線図である。 １……ベルジャー、２……上部電極、３……下部電極、
29……基板、Ｐ……プラズマ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 久儀 茨城県土浦市神立町650番地 日立建機 株式会社土浦工場内 (72)発明者 田中 潔 茨城県土浦市神立町650番地 日立建機 株式会社土浦工場内 (56)参考文献 特開 昭60−201665（ＪＰ，Ａ) 特開 昭58−139475（ＪＰ，Ａ) 特開 昭63−181311（ＪＰ，Ａ)
Claims (1)
- 【請求項１】ケイ素を含む原料ガスに３価又は５価の元
素を含むドーピングガスを添加してなる混合ガスをプラ
ズマ雰囲気下で分解し、約300℃以下の温度状態にした
基板上に非晶質シリコン薄膜を形成する第１工程と、該
第１工程により前記基板上に形成された非晶質シリコン
薄膜を熱処理温度を約600℃、熱処理時間を約１時間か
ら２時間の範囲に設定して熱処理することにより、荷重
の変化に対して抵抗変化率が直線的に変化するピエゾ抵
抗効果を持つ多結晶質シリコン薄膜に形成する第２工程
とから構成してなるシリコン薄膜ピエゾ抵抗素子の製造
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241995A JP2741385B2 (ja) | 1988-09-27 | 1988-09-27 | シリコン薄膜ピエゾ抵抗素子の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63241995A JP2741385B2 (ja) | 1988-09-27 | 1988-09-27 | シリコン薄膜ピエゾ抵抗素子の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0289374A JPH0289374A (ja) | 1990-03-29 |
| JP2741385B2 true JP2741385B2 (ja) | 1998-04-15 |
Family
ID=17082684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63241995A Expired - Lifetime JP2741385B2 (ja) | 1988-09-27 | 1988-09-27 | シリコン薄膜ピエゾ抵抗素子の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2741385B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112359320A (zh) * | 2020-10-22 | 2021-02-12 | 江苏杰太光电技术有限公司 | 一种用于制备掺杂非晶硅薄膜的气源 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58139475A (ja) * | 1982-02-15 | 1983-08-18 | Anritsu Corp | ひずみゲ−ジ |
| JP2541184B2 (ja) * | 1984-03-26 | 1996-10-09 | 日本電装株式会社 | 圧力・電気変換装置の製造方法 |
| JPH0817157B2 (ja) * | 1984-11-30 | 1996-02-21 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
| JPS63121426U (ja) * | 1987-01-30 | 1988-08-05 | ||
| JPH01315172A (ja) * | 1988-06-15 | 1989-12-20 | Komatsu Ltd | 応力変換素子およびその製造方法 |
-
1988
- 1988-09-27 JP JP63241995A patent/JP2741385B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0289374A (ja) | 1990-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0174553B1 (en) | Method for production of silicon thin film piezoresistive devices | |
| CN111270214B (zh) | 一种磁控溅射制备c轴择优取向氮化铝多晶薄膜的方法和氮化铝多晶薄膜 | |
| EP0238315B1 (en) | Deposition process | |
| US5876504A (en) | Process for producing oxide thin films and chemical vapor deposition apparatus used therefor | |
| JP3146112B2 (ja) | プラズマｃｖｄ装置 | |
| JP2741385B2 (ja) | シリコン薄膜ピエゾ抵抗素子の製造法 | |
| JPS62139876A (ja) | 堆積膜形成法 | |
| JPS62151572A (ja) | 堆積膜形成法 | |
| JPS62156813A (ja) | 薄膜半導体素子及びその形成法 | |
| JP3424069B2 (ja) | エピタキシャルシリコン基板の製造方法 | |
| JPS6239534B2 (ja) | ||
| JPS6239533B2 (ja) | ||
| JP2000178749A (ja) | プラズマｃｖｄ装置 | |
| JPH02148843A (ja) | 半導体装置の製造方法 | |
| JPS6052578A (ja) | 窒化シリコン膜の形成方法 | |
| US20200389747A1 (en) | Method for manufacturing polycrystalline silicon thin film, polycrystalline silicon thin film, and acoustic sensor | |
| JPS63136617A (ja) | 堆積膜形成法 | |
| JP3428766B2 (ja) | 多結晶Ｓｉ薄膜の堆積法 | |
| JPS6041453B2 (ja) | 微結晶化非晶質シリコン膜の生成方法 | |
| JPS58125821A (ja) | 半導体製造装置 | |
| JPS6326557B2 (ja) | ||
| JP3112796B2 (ja) | 化学気相成長方法 | |
| JP2994104B2 (ja) | Ｐ＋ 型結晶質シリコン薄膜の形成方法 | |
| JPS61170023A (ja) | ｐ型水素化無定形シリコンの製造法 | |
| JPS61179868A (ja) | 堆積膜形成法 |