JPH02148843A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02148843A JPH02148843A JP30079088A JP30079088A JPH02148843A JP H02148843 A JPH02148843 A JP H02148843A JP 30079088 A JP30079088 A JP 30079088A JP 30079088 A JP30079088 A JP 30079088A JP H02148843 A JPH02148843 A JP H02148843A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- electrode
- high frequency
- reaction chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 11
- 230000001681 protective effect Effects 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 abstract description 17
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 239000000376 reactant Substances 0.000 abstract 2
- 238000005229 chemical vapour deposition Methods 0.000 description 14
- 230000005284 excitation Effects 0.000 description 5
- 239000012495 reaction gas Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法、より詳しくは、窒化ケイ素（ｓ
ｔｘＮｙ）保護膜の形成方法に関し、窒化ケイ素膜を厚
（形成しても半導体基板にそりが発生しないように、窒
化ケイ素膜に高ストレスが生じないプラズマ励起反応利
用ＣＶＤ法での成長条件を見出して半導体装置を製造す
る方法を提供することを目的とし、 厚さ３００ｎｍ以上の窒化ケイ素保護膜を有する半導体
装置の製造方法において、前記窒化ケイ素膜が半導体基
板のそりを招くことのないように、プラズマ励起反応利
用のＣＶＤ装置でその高周波電力を１．１±０．１ Ｗ
／ｃ１ａにして窒化ケイ素膜を成長させるように構成す
る。
ｔｘＮｙ）保護膜の形成方法に関し、窒化ケイ素膜を厚
（形成しても半導体基板にそりが発生しないように、窒
化ケイ素膜に高ストレスが生じないプラズマ励起反応利
用ＣＶＤ法での成長条件を見出して半導体装置を製造す
る方法を提供することを目的とし、 厚さ３００ｎｍ以上の窒化ケイ素保護膜を有する半導体
装置の製造方法において、前記窒化ケイ素膜が半導体基
板のそりを招くことのないように、プラズマ励起反応利
用のＣＶＤ装置でその高周波電力を１．１±０．１ Ｗ
／ｃ１ａにして窒化ケイ素膜を成長させるように構成す
る。
本発明は、半導体装置の製造方法、より詳しくは、窒化
ケイ素（Ｓｉ、Ｎ、）保護膜の形成方法に関する。
ケイ素（Ｓｉ、Ｎ、）保護膜の形成方法に関する。
最近、半導体装置は耐湿性向上、高硬度化のために、パ
ッシベーション膜を厚く形成することが求められており
、このパッシベーション膜に窒化ケイ素は適している。
ッシベーション膜を厚く形成することが求められており
、このパッシベーション膜に窒化ケイ素は適している。
窒化ケイ素膜はＣＶＤ （化学的気相成長）法によって
半導体基Ｆｉ（ウェハー）上に形成され、成長温度の低
温化のためにプラズマ励起反応を利用したＣＶＤ法が採
用されている。
半導体基Ｆｉ（ウェハー）上に形成され、成長温度の低
温化のためにプラズマ励起反応を利用したＣＶＤ法が採
用されている。
プラズマ励起反応利用のＣＶＤ装置では、一般的に周波
数１３．５６ＭＨｚの電力０〜２００Ｗの高周波電源を
用いており、窒化ケイ素膜を形成したときに膜にｌＸｌ
０９〜１０ダイン／ｃｒＡ程度の高い引張りストレスが
発生して、半導体基板（ウェハー）にそりが生じること
がある。このウェハーのそりはウェハー中心部よりも周
辺部にて大きく、これが原因で半導体基板に既に形成し
たＰＳＧ膜、ＳｉＯ□膜にさらに形成する窒化ケイ素膜
にクランク（割れ）が発生することがある。ウェハーの
サイズが大きくなるほど、そり量も大きくなる。そこで
、従来は窒化ケイ素膜の厚さを厚くしないようにしてそ
りが生じるのを回避していた。
数１３．５６ＭＨｚの電力０〜２００Ｗの高周波電源を
用いており、窒化ケイ素膜を形成したときに膜にｌＸｌ
０９〜１０ダイン／ｃｒＡ程度の高い引張りストレスが
発生して、半導体基板（ウェハー）にそりが生じること
がある。このウェハーのそりはウェハー中心部よりも周
辺部にて大きく、これが原因で半導体基板に既に形成し
たＰＳＧ膜、ＳｉＯ□膜にさらに形成する窒化ケイ素膜
にクランク（割れ）が発生することがある。ウェハーの
サイズが大きくなるほど、そり量も大きくなる。そこで
、従来は窒化ケイ素膜の厚さを厚くしないようにしてそ
りが生じるのを回避していた。
半導体装置の保護膜として窒化ケイ素膜を用いて耐湿性
向上、高硬度化のために膜厚を厚＜ （３００ｎｍ以上
に）すると、半導体基板（ウェハー）にそりが発生し、
クランクも発生する。
向上、高硬度化のために膜厚を厚＜ （３００ｎｍ以上
に）すると、半導体基板（ウェハー）にそりが発生し、
クランクも発生する。
本発明の目的は、窒化ケイ素膜を厚く形成しても半導体
基板にそりが発生しないように、窒化ケイ素膜に高スト
レスが生じないプラズマ励起反応利用ＣＶＤ法での成長
条件を見出して半導体装置を製造する方法を提供するこ
とである。
基板にそりが発生しないように、窒化ケイ素膜に高スト
レスが生じないプラズマ励起反応利用ＣＶＤ法での成長
条件を見出して半導体装置を製造する方法を提供するこ
とである。
上述の目的が、厚さ３００ｎｍ以上の窒化ケイ素保護膜
を有する半導体装置の製造方法において、窒化ケイ素膜
が半導体基板のそりを招くことのないように、プラズマ
励起反応利用のＣＶＤ装置でその高周波電力（電極面積
当りの印加電力）を１．１±０．１ Ｗ ／ ｃＪにし
て窒化ケイ素膜を成長させることを特徴とする半導体装
置の製造方法によって達成される。
を有する半導体装置の製造方法において、窒化ケイ素膜
が半導体基板のそりを招くことのないように、プラズマ
励起反応利用のＣＶＤ装置でその高周波電力（電極面積
当りの印加電力）を１．１±０．１ Ｗ ／ ｃＪにし
て窒化ケイ素膜を成長させることを特徴とする半導体装
置の製造方法によって達成される。
本発明では、そりを回避するために形成する窒化ケイ素
膜のストレスをほぼゼロにすることであり、プラズマ励
起反応利用のＣＶＤ装置での高周波電力を変えると、発
生するストレスが引張り（ｔｅｎｓ １ｏｎ）から圧縮
（ｃｏｍｐｒｅｓｓｉｏｎ）へと変化することがわかり
、その変化の途中にストレスがほぼゼロになる高周波電
力条件がある。このようにストレスがゼロであれば、従
来よりも形成する膜厚を厚くしてもそりは発生せず、厚
い保護膜を窒化ケイ素で形成することができる。
膜のストレスをほぼゼロにすることであり、プラズマ励
起反応利用のＣＶＤ装置での高周波電力を変えると、発
生するストレスが引張り（ｔｅｎｓ １ｏｎ）から圧縮
（ｃｏｍｐｒｅｓｓｉｏｎ）へと変化することがわかり
、その変化の途中にストレスがほぼゼロになる高周波電
力条件がある。このようにストレスがゼロであれば、従
来よりも形成する膜厚を厚くしてもそりは発生せず、厚
い保護膜を窒化ケイ素で形成することができる。
以下、添付図面を参照して本発明の詳細な説明する。
第２図に示す公知のＣＶＤ装置において、シリコン半導
体基板（ウェハー）上に窒化ケイ素膜を後述の条件にて
形成する。
体基板（ウェハー）上に窒化ケイ素膜を後述の条件にて
形成する。
まず、このＣＶＤ装置は、真空ポンプ等の排気系に接続
されかつ反応気体が導入される反応室１と、高周波電源
２に接続された対向電極３．４とからなり、下側の電極
４には加熱ヒータ（図示せず）が取付けられ、そしてそ
の上に半導体基板５だ搭載されている。
されかつ反応気体が導入される反応室１と、高周波電源
２に接続された対向電極３．４とからなり、下側の電極
４には加熱ヒータ（図示せず）が取付けられ、そしてそ
の上に半導体基板５だ搭載されている。
窒化ケイ素膜を形成するには、シリコンウェハー（半導
体基板、４インチウェハー）５を電極４（直径：１８ｃ
ｍ）上に載せてから、反応室１内を排気し、反応気体を
流し、所定の圧力に反応室１を維持する。シリコンウェ
ハー５を所定温度までカワ熱し、１３．５６ＭＨｚの高
周波電力を印加して電極３゜４間にプラズマを発生させ
る。このプラズマ発生状態下で反応気体が反応してシリ
コンウェハー５上にＳｉ、Ｎ、膜を所定厚さまで形成す
る。印加する高周波電力（６０〜３８０Ｗ）をパラメー
タとして、Ｓｉ、Ｎ、膜を形成し、それぞれについての
ウェハーのそりからニュートンリング法によってウェハ
ー全体にかかっているストレスを測定し、その結果を第
１図に示す。
体基板、４インチウェハー）５を電極４（直径：１８ｃ
ｍ）上に載せてから、反応室１内を排気し、反応気体を
流し、所定の圧力に反応室１を維持する。シリコンウェ
ハー５を所定温度までカワ熱し、１３．５６ＭＨｚの高
周波電力を印加して電極３゜４間にプラズマを発生させ
る。このプラズマ発生状態下で反応気体が反応してシリ
コンウェハー５上にＳｉ、Ｎ、膜を所定厚さまで形成す
る。印加する高周波電力（６０〜３８０Ｗ）をパラメー
タとして、Ｓｉ、Ｎ、膜を形成し、それぞれについての
ウェハーのそりからニュートンリング法によってウェハ
ー全体にかかっているストレスを測定し、その結果を第
１図に示す。
ＣＶＤ条件：
Ｎｚ −３００ｃｃｍ
圧力・・・Ｉ Ｔｏｒｒ
基板温度＝４１５°Ｃ
Ｓｉ、Ｎ、膜厚さ：１卿
電極面積： ２５４ｃｎｌ
第１図から明らかなように、印加電力（電極面積当りの
電力） ２７５Ｗ （１，１Ｗ／ｃｆｆｌ）のところ
にてストレスがゼロとなり、この場合には厚い窒化ケイ
素膜を形成してもシリコンウェハーにそりは生じない。
電力） ２７５Ｗ （１，１Ｗ／ｃｆｆｌ）のところ
にてストレスがゼロとなり、この場合には厚い窒化ケイ
素膜を形成してもシリコンウェハーにそりは生じない。
しかしながら、印加電力２５０Ｗ （１，０Ｗ ／ ｃ
ｉ ）以下および３００ Ｗ （１，２Ｗ ／ ｃｎＴ
）以上の場合にはそれが大きく、クランクが発生して
いた。
ｉ ）以下および３００ Ｗ （１，２Ｗ ／ ｃｎＴ
）以上の場合にはそれが大きく、クランクが発生して
いた。
印加電力２５０〜３００Ｗ （２７０Ｗを除く）の範囲
では、そりが生じるがそれほど大きくはなくクラックは
発生していない。また、Ｎｌｈ／ ５ｉｔｌａ （Ｒ）
＝３〜１０の範囲では、ストレスの変化は第１図とほ
ぼ同じである。
では、そりが生じるがそれほど大きくはなくクラックは
発生していない。また、Ｎｌｈ／ ５ｉｔｌａ （Ｒ）
＝３〜１０の範囲では、ストレスの変化は第１図とほ
ぼ同じである。
〔発明の効果］
以上説明したように、本発明によれば、低ストレスの（
そりのないあるいは小さいように）窒化ケイ素膜を厚く
形成でき、半導体装置の保護膜として耐湿性が向上しか
つ硬度も高くなる。
そりのないあるいは小さいように）窒化ケイ素膜を厚く
形成でき、半導体装置の保護膜として耐湿性が向上しか
つ硬度も高くなる。
第１図は、窒化ケイ素膜によるストレスとＣＶＤ装置の
印加高周波電力との関係を示すグラフであり、 第２図は、公知のプラズマ励起反応利用のＣＶＤ装置の
概略図である。 １・・・反応室、 ２・・・高周波電源、３．
４・・・電極、 ５・・・半導体基板（シリコンウェハー）。
印加高周波電力との関係を示すグラフであり、 第２図は、公知のプラズマ励起反応利用のＣＶＤ装置の
概略図である。 １・・・反応室、 ２・・・高周波電源、３．
４・・・電極、 ５・・・半導体基板（シリコンウェハー）。
Claims (1)
- １、厚さ３００ｎｍ以上の窒化ケイ素保護膜を有する半
導体装置の製造方法において、前記窒化ケイ素膜が半導
体基板のそりを招くことのないように、プラズマ励起反
応利用のＣＶＤ装置でその高周波電力を１．１±０．１
Ｗ／ｃｍ＾２にして窒化ケイ素膜を成長させることを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30079088A JPH02148843A (ja) | 1988-11-30 | 1988-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30079088A JPH02148843A (ja) | 1988-11-30 | 1988-11-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02148843A true JPH02148843A (ja) | 1990-06-07 |
Family
ID=17889126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30079088A Pending JPH02148843A (ja) | 1988-11-30 | 1988-11-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02148843A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5300460A (en) * | 1989-10-03 | 1994-04-05 | Applied Materials, Inc. | UHF/VHF plasma for use in forming integrated circuit structures on semiconductor wafers |
| EP0601298A1 (en) * | 1992-12-09 | 1994-06-15 | Motorola, Inc. | Method for protecting the periphery of a semiconductor wafer during an etching step |
| JPH08153718A (ja) * | 1994-09-30 | 1996-06-11 | Nippondenso Co Ltd | 窒化シリコン膜を有する半導体装置及びその製造方法 |
-
1988
- 1988-11-30 JP JP30079088A patent/JPH02148843A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5300460A (en) * | 1989-10-03 | 1994-04-05 | Applied Materials, Inc. | UHF/VHF plasma for use in forming integrated circuit structures on semiconductor wafers |
| EP0601298A1 (en) * | 1992-12-09 | 1994-06-15 | Motorola, Inc. | Method for protecting the periphery of a semiconductor wafer during an etching step |
| JPH08153718A (ja) * | 1994-09-30 | 1996-06-11 | Nippondenso Co Ltd | 窒化シリコン膜を有する半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06283430A (ja) | 単一チャンバー内で多層ｃｖｄを行なう方法 | |
| JPH06291044A (ja) | Ｃｖｄにより大面積のガラス基板上に高堆積速度でアモルファスシリコン薄膜を堆積する方法 | |
| KR20240097984A (ko) | 패터닝을 위한 고품질 c 막들의 펄스형 플라즈마(dc/rf) 증착 | |
| US6818533B2 (en) | Epitaxial plasma enhanced chemical vapor deposition (PECVD) method providing epitaxial layer with attenuated defects | |
| JP3146112B2 (ja) | プラズマｃｖｄ装置 | |
| JPS621565B2 (ja) | ||
| JP7400389B2 (ja) | 炭化珪素多結晶膜、炭化珪素多結晶膜の製造方法および炭化珪素多結晶膜の成膜装置 | |
| JPH02148843A (ja) | 半導体装置の製造方法 | |
| JPS6329583B2 (ja) | ||
| JPH07118854A (ja) | 炭化ケイ素膜の形成方法 | |
| JPS5941773B2 (ja) | 気相成長方法及び装置 | |
| JP2000178749A (ja) | プラズマｃｖｄ装置 | |
| JP2021046336A (ja) | 黒鉛製支持基板の表面処理方法、炭化珪素多結晶膜の成膜方法および炭化珪素多結晶基板の製造方法 | |
| JP2741385B2 (ja) | シリコン薄膜ピエゾ抵抗素子の製造法 | |
| JPH08190994A (ja) | プラズマ処理装置の電極 | |
| JPS60175413A (ja) | プラズマｃｖｄ装置 | |
| JPH01298724A (ja) | 半導体基板支持ボート | |
| JPH10251856A (ja) | アモルファスシリコン膜の成膜方法及びプラズマｃｖｄ装置 | |
| JP2020066763A (ja) | 基板保持機構、成膜装置および多結晶膜の成膜方法 | |
| JPS63102312A (ja) | Ｃｖｄ装置 | |
| JP2003158124A (ja) | 化合物半導体上への炭素系薄膜の形成方法 | |
| JPH02194529A (ja) | 薄膜形成方法およびその装置 | |
| JPH03257166A (ja) | 酸化タンタル膜の化学気相成長方法および化学気相成長装置 | |
| JPS6294943A (ja) | 薄膜製造方法 | |
| JPS6343330A (ja) | 窒化ケイ素薄膜形成用プラズマｃｖｄ装置 |