JPS60175413A - プラズマｃｖｄ装置 - Google Patents
プラズマｃｖｄ装置Info
- Publication number
- JPS60175413A JPS60175413A JP59031124A JP3112484A JPS60175413A JP S60175413 A JPS60175413 A JP S60175413A JP 59031124 A JP59031124 A JP 59031124A JP 3112484 A JP3112484 A JP 3112484A JP S60175413 A JPS60175413 A JP S60175413A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- high frequency
- substrate
- plasma cvd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photovoltaic Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、プラズマＣＶＤ装置に関する。
太陽電池、電子写真感光体、薄膜トランジスタ等の材料
として注目されている非晶質半導体薄膜はシラン化合物
、四フッ化硅素等の反応ガスをグロー放電分解し、該反
応ガスの成分の少なくとも一つを基板上に得られる。
として注目されている非晶質半導体薄膜はシラン化合物
、四フッ化硅素等の反応ガスをグロー放電分解し、該反
応ガスの成分の少なくとも一つを基板上に得られる。
上述の様にグロー放電分解して非晶質半導体薄膜を生成
する場合、良好な膜質を有する薄膜を如何に早く生成す
るかが重大な課題薔こなってくる。
する場合、良好な膜質を有する薄膜を如何に早く生成す
るかが重大な課題薔こなってくる。
例えば、非晶質シリコン太陽電池において、生成速度を
向上させるには反応ガスの流量速度を上げたり、高周波
電源の出力を増幅させるなどが知られているが、良好な
膜質を有する非晶質シリコン薄膜を得るには様々な制限
があり、最適条件で薄膜を生成することは困難であった
。
向上させるには反応ガスの流量速度を上げたり、高周波
電源の出力を増幅させるなどが知られているが、良好な
膜質を有する非晶質シリコン薄膜を得るには様々な制限
があり、最適条件で薄膜を生成することは困難であった
。
第１図は、従来のプラズマＣＶＤ装置の基本構造図であ
る。
る。
１は気密保持可能な反−室であり、排気バルブ２を介し
て反応室１内部は真空排気される。３は反応ガスボンベ
に接続されている反応ガスバルブであり、生成される非
晶質半導体薄膜によって任意の反応ガスが反応室１内部
に供給される。４は高周波電源Ｒ−Ｆと接続する高周波
電極であり、プラズマＣＶＤ装置によって、該電極４の
表面に多数の小孔が設けられ、前記反応ガスが噴出され
る導入口９を兼ね備えている。５は高周波電極４と対向
するアース電極であり、該アース電極５表面には、薄膜
が生成される基板８を保持するサセプタ７が設けられて
おり、該基板８を加熱する加熱装置６は該アース電極５
に一体形成又は周辺部に配置される。
て反応室１内部は真空排気される。３は反応ガスボンベ
に接続されている反応ガスバルブであり、生成される非
晶質半導体薄膜によって任意の反応ガスが反応室１内部
に供給される。４は高周波電源Ｒ−Ｆと接続する高周波
電極であり、プラズマＣＶＤ装置によって、該電極４の
表面に多数の小孔が設けられ、前記反応ガスが噴出され
る導入口９を兼ね備えている。５は高周波電極４と対向
するアース電極であり、該アース電極５表面には、薄膜
が生成される基板８を保持するサセプタ７が設けられて
おり、該基板８を加熱する加熱装置６は該アース電極５
に一体形成又は周辺部に配置される。
上述の装置に＄いて、基板８をアース電極５上のサセプ
タ７に保持し、加熱装置６によって基板８をＡ５０〜４
００℃程度まで上昇させ、反応室１内部を排気バルブ２
を介して真空排気を施す。次に反応ガスバルブ３を開放
し、流量速度２０〜１０００（３ｃ ／＝で反応室１内
部に反応ガスを供給しながら、排気バルブ２を調節し反
応室１内を一部ガス圧０．１〜２．０ Ｔｏ、ｒｒに保
つ。反応ガスは例えばＰ−ニーＮ型非晶質シリコンを有
する太陽電池の場合、Ｐ型部晶質シリコン薄膜生成では
、シランガス（８ｉＨ＋）、ジボランガス（ＢｌｌＨ６
）、水素（Ｈ２）が、■型非晶質シリコン薄膜生成では
、シランガス、水素が、Ｎ型非晶質シリコン薄膜生成で
はシランガス、フォスフインガス（ＰＨａ）、水素が所
定の混合比で用いられる。
タ７に保持し、加熱装置６によって基板８をＡ５０〜４
００℃程度まで上昇させ、反応室１内部を排気バルブ２
を介して真空排気を施す。次に反応ガスバルブ３を開放
し、流量速度２０〜１０００（３ｃ ／＝で反応室１内
部に反応ガスを供給しながら、排気バルブ２を調節し反
応室１内を一部ガス圧０．１〜２．０ Ｔｏ、ｒｒに保
つ。反応ガスは例えばＰ−ニーＮ型非晶質シリコンを有
する太陽電池の場合、Ｐ型部晶質シリコン薄膜生成では
、シランガス（８ｉＨ＋）、ジボランガス（ＢｌｌＨ６
）、水素（Ｈ２）が、■型非晶質シリコン薄膜生成では
、シランガス、水素が、Ｎ型非晶質シリコン薄膜生成で
はシランガス、フォスフインガス（ＰＨａ）、水素が所
定の混合比で用いられる。
高周波電極４に周波数１３．５６ ＭＨｚの電圧が高周
波電源Ｒ−Ｆから印加され、高周波電極４とアース電極
５間にグロー放電が発生し、反応ガスをプラズマ化させ
、反応ガスの組成分の少なくとも一つを基板８上に非晶
質半導体薄膜として生成するものである。
波電源Ｒ−Ｆから印加され、高周波電極４とアース電極
５間にグロー放電が発生し、反応ガスをプラズマ化させ
、反応ガスの組成分の少なくとも一つを基板８上に非晶
質半導体薄膜として生成するものである。
本発明者等は、第１図で示す従来のプラズマＣＶＤ装置
を用いて、高周波電源Ｒ−Ｆの出力を変化させ、前記Ｐ
−ニーＮ型非晶質シリコン薄膜を生成し、その時の生成
速度を測定した。その結果を第２図に示す。
を用いて、高周波電源Ｒ−Ｆの出力を変化させ、前記Ｐ
−ニーＮ型非晶質シリコン薄膜を生成し、その時の生成
速度を測定した。その結果を第２図に示す。
第２図において、横軸は高周波電源Ｒ−Ｆの出力の変化
量、縦軸は非晶質シリコン薄膜の生成速度を示す。尚、
薄膜生成条件は下記の表１の様に設定した。
量、縦軸は非晶質シリコン薄膜の生成速度を示す。尚、
薄膜生成条件は下記の表１の様に設定した。
第２図でわかる様に、非晶質シリコン薄膜の生成速度は
、高周波電源ｉ１．Ｆと正の相関関係がある。
、高周波電源ｉ１．Ｆと正の相関関係がある。
しかしながら、高周波１ａ源Ｒ−Ｆの出力を４０ Ｗ以
上に増幅すると、基板８上１こ生成した薄膜の膜質は極
めて悪化し剥離現象を生じてしまう。良質の薄膜を得る
には高周波電源Ｒ−Ｆの出力が４（）Ｗが上限であり、
生成速度はおよそ３．０人／Ｓｅ（’！である。
上に増幅すると、基板８上１こ生成した薄膜の膜質は極
めて悪化し剥離現象を生じてしまう。良質の薄膜を得る
には高周波電源Ｒ−Ｆの出力が４（）Ｗが上限であり、
生成速度はおよそ３．０人／Ｓｅ（’！である。
非晶質シリコン薄膜の膜厚が約１μｍ必要な太陽電池で
は、薄膜を生成するのに６０分程度も要し、生産効率が
極めて悪く不経済であった。
は、薄膜を生成するのに６０分程度も要し、生産効率が
極めて悪く不経済であった。
さらに、アース電極５上の基板８全体に渡り均一な膜厚
を有する非晶質シリコン薄膜を生成するのは困難であっ
た。
を有する非晶質シリコン薄膜を生成するのは困難であっ
た。
第３図は、高周波電源Ｒ−Ｆが４０Ｗの場合、基板８に
生成された膜厚の分布を示す。
生成された膜厚の分布を示す。
第３図において、横軸は、該アース電極５の表面と同形
状・同寸法を有する基板８の中心部から端部までの距離
、縦軸は該基板８−ヒの距離に対する生成薄膜の膜厚を
示す。
状・同寸法を有する基板８の中心部から端部までの距離
、縦軸は該基板８−ヒの距離に対する生成薄膜の膜厚を
示す。
この結果、基板８の中心点では８０００人の膜厚の非晶
質シリコン薄膜が基板８の端部では５０００ Ａの膜厚
となる。従って、太陽電池の特性上、Ｐ層・Ｎ層で充分
な拡散電位が得られず、１層では光の吸収量が減少し、
正孔及び電子の発生が低下するので光電変換効率が著し
く低下する。この為に生成薄膜の特性にばらつきが生じ
、延いては生産歩留りが低下する。
質シリコン薄膜が基板８の端部では５０００ Ａの膜厚
となる。従って、太陽電池の特性上、Ｐ層・Ｎ層で充分
な拡散電位が得られず、１層では光の吸収量が減少し、
正孔及び電子の発生が低下するので光電変換効率が著し
く低下する。この為に生成薄膜の特性にばらつきが生じ
、延いては生産歩留りが低下する。
本発明の目的は、上述のかかる欠点を解消することにあ
り、膜質が良好な非晶質半導体薄膜の生成速度を向上さ
せ、且つ、基板全体に渡り、均一な膜厚を有する薄膜を
生成し得るプラズマＣＶＤ装置を提供することにある。
り、膜質が良好な非晶質半導体薄膜の生成速度を向上さ
せ、且つ、基板全体に渡り、均一な膜厚を有する薄膜を
生成し得るプラズマＣＶＤ装置を提供することにある。
以下、本発明のプラズマＣＶＤ装置を図面に基づいて詳
説する。
説する。
第４図は、本発明のプラズマＣＶＤ装置の基本的構造図
を示す。尚、第１図と同一部分は同一記号を付す。
を示す。尚、第１図と同一部分は同一記号を付す。
１は気密保持可能な反応室である。２は反応室１内部の
空気又は反応ガスはロータリーポンプ（図示せず。）と
接続する排気バルブ２を介して、排除される。３は反応
ガスバルブであり、生成する非晶質半導体薄膜によって
供給される反応ガスが異なる。４は高周波電極であり、
高周波電源Ｒ・Ｆに接続され、該電極４表面には多数の
小孔が設けられ反応ガスバルブ３を介して反応ガスが反
応室１内部膓こ供給される導入口９を兼ね備えている。
空気又は反応ガスはロータリーポンプ（図示せず。）と
接続する排気バルブ２を介して、排除される。３は反応
ガスバルブであり、生成する非晶質半導体薄膜によって
供給される反応ガスが異なる。４は高周波電極であり、
高周波電源Ｒ・Ｆに接続され、該電極４表面には多数の
小孔が設けられ反応ガスバルブ３を介して反応ガスが反
応室１内部膓こ供給される導入口９を兼ね備えている。
５は高周波電極４と平行に対向し、接地されたアース電
極であり、アース電極５上には、被薄生成体である基板
８を保持するサセプタ７が設けられており、アース電極
５の周辺部又は一体化して該基板８を加熱する加熱装置
６が配設される。
極であり、アース電極５上には、被薄生成体である基板
８を保持するサセプタ７が設けられており、アース電極
５の周辺部又は一体化して該基板８を加熱する加熱装置
６が配設される。
１０は、高周波電極４の少なくとも側部を覆う導電材例
えばステンレス−スチールの薄板であり、薄板１０はア
ース電極５と同様接地されている。
えばステンレス−スチールの薄板であり、薄板１０はア
ース電極５と同様接地されている。
１１は薄板１０を加温するマイクヒーターなどの加温装
置であり、加温装置１１は薄板１ｏの外周部に巻着等の
手段で一体化され、反応室１内でグロー放電分解中は薄
板１０を常に１５０℃程に加温する。
置であり、加温装置１１は薄板１ｏの外周部に巻着等の
手段で一体化され、反応室１内でグロー放電分解中は薄
板１０を常に１５０℃程に加温する。
次に、上述の本発明の装置において非晶質半導体薄膜生
成の操作は従来技術の装置とほぼ同一であるため詳細な
説明を省く。
成の操作は従来技術の装置とほぼ同一であるため詳細な
説明を省く。
所定の反応ガスが一定のガス圧０．１〜２．０ ＴＯｒ
ｒに保たれた反応室１％〔おいて、アース電極５上のサ
セプタ７で保持された基板８が１５０〜４００℃に加熱
された後高周波電極４とアース電極５との間に高周波電
源Ｒ−Ｆから電圧が印加される。これにより高周波電極
４・アース電極５間にグロー放電が発生し反応ガスがプ
ラズマ化し、基板８上に非晶質半導体薄膜が生成される
。
ｒに保たれた反応室１％〔おいて、アース電極５上のサ
セプタ７で保持された基板８が１５０〜４００℃に加熱
された後高周波電極４とアース電極５との間に高周波電
源Ｒ−Ｆから電圧が印加される。これにより高周波電極
４・アース電極５間にグロー放電が発生し反応ガスがプ
ラズマ化し、基板８上に非晶質半導体薄膜が生成される
。
高周波電源Ｒ−Ｆの電圧の印加により発生するグロー放
電は高周波電極４・アース電極５間のみならず、高周波
電極４と該薄板１ｏとの間にも起る。
電は高周波電極４・アース電極５間のみならず、高周波
電極４と該薄板１ｏとの間にも起る。
このために、薄板１０にも薄膜の付着が行われるが薄板
１０を加温装置１１で常に１５０ ℃前後１こ加温して
いるために薄板１０Ｉこ付着する薄膜の膜質が良好なも
のとなり剥離し、反応室１内部の塵埃の原因になること
はない。
１０を加温装置１１で常に１５０ ℃前後１こ加温して
いるために薄板１０Ｉこ付着する薄膜の膜質が良好なも
のとなり剥離し、反応室１内部の塵埃の原因になること
はない。
高周波電極４とアース電極５との間隔薔こ比べ、高周波
電極４と薄板ｌＯとの隙間ｌは極小のため、高周波電極
４と薄板１０間には比較的強いグロー放電が起り、これ
により高周波電極４の周辺部付近で反応ガスのプラズマ
化が向上し、アース電極５上の基板８の周辺部付近の薄
膜生成速度が増すことになる。この高周波電極４と薄板
１０との隙間ｌによって容易に該基板８の周辺部付近の
生成速度を制御することが可能となる。アース電極５上
の基板８全体に渡って均一な薄膜を得るためには該隙間
ｌは０．５〜５．Ｑ ｗｗが好ましい。該隙間ｌが０．
５ｎ未満にすると薄板１０に付着する薄膜のため高周波
電極４と薄板１０とが短絡を起す恐れがあり、該隙間ｌ
が５．Ｑ Ｉｊｌを越えると高周波電極４と薄板１０で
発生するグロー放電が及ぼす反応ガスのプラズマ化が弱
まり、基板８上の周辺部の薄膜の薄さが解消できず、基
板８の有効面積が小さくなる。
電極４と薄板ｌＯとの隙間ｌは極小のため、高周波電極
４と薄板１０間には比較的強いグロー放電が起り、これ
により高周波電極４の周辺部付近で反応ガスのプラズマ
化が向上し、アース電極５上の基板８の周辺部付近の薄
膜生成速度が増すことになる。この高周波電極４と薄板
１０との隙間ｌによって容易に該基板８の周辺部付近の
生成速度を制御することが可能となる。アース電極５上
の基板８全体に渡って均一な薄膜を得るためには該隙間
ｌは０．５〜５．Ｑ ｗｗが好ましい。該隙間ｌが０．
５ｎ未満にすると薄板１０に付着する薄膜のため高周波
電極４と薄板１０とが短絡を起す恐れがあり、該隙間ｌ
が５．Ｑ Ｉｊｌを越えると高周波電極４と薄板１０で
発生するグロー放電が及ぼす反応ガスのプラズマ化が弱
まり、基板８上の周辺部の薄膜の薄さが解消できず、基
板８の有効面積が小さくなる。
尚、高周波電極４の表面をのぞ（周囲全体から薄板１０
で覆えば、高周波電極４と薄板１０との間にグロー放電
が起っても、反応ガスが該隙間ｌに深く入り込むことが
ないために、高周波電極４の裏面部分の薄板１０に薄膜
が生成しないので好都合である。
で覆えば、高周波電極４と薄板１０との間にグロー放電
が起っても、反応ガスが該隙間ｌに深く入り込むことが
ないために、高周波電極４の裏面部分の薄板１０に薄膜
が生成しないので好都合である。
アース電極５上の基板８の非晶質半導体薄膜の生成速度
は、上述したよう嘗こ高周波電源Ｒ−Ｆの出力と正の相
関関係がある。しかし、高周波電源Ｒ−Ｆの出力を一定
以上に増幅すると、生成速度は向上するが、生成された
薄膜の膜質は極めて悪化し、基板８に付着力の弱い薄膜
となってしまうっこれは高周波電源Ｒ−Ｆの出力の増幅
にともない高周波電極４にかかる電圧が増大し、グロー
放電によってプラズマ化した反応ガスの反応種が多大な
ダメージを受け基板８上に生成される為と考えられる。
は、上述したよう嘗こ高周波電源Ｒ−Ｆの出力と正の相
関関係がある。しかし、高周波電源Ｒ−Ｆの出力を一定
以上に増幅すると、生成速度は向上するが、生成された
薄膜の膜質は極めて悪化し、基板８に付着力の弱い薄膜
となってしまうっこれは高周波電源Ｒ−Ｆの出力の増幅
にともない高周波電極４にかかる電圧が増大し、グロー
放電によってプラズマ化した反応ガスの反応種が多大な
ダメージを受け基板８上に生成される為と考えられる。
しかしながら、上述した本発明の装置によれば高周波電
極４にかかる電圧は、該電極４を覆う薄板１０′の影響
を受けるため、極めて低いものである。即ち、高周波電
源Ｒ−Ｆの出力を従来装置で上限であった出力以上に増
幅してもプラズマ化した該反応種に与えるダメージを低
減でき、高周波電極Ｒ−Ｆの出力増幅にともない非晶質
半導体薄膜の生成速度が極めて向上する。
極４にかかる電圧は、該電極４を覆う薄板１０′の影響
を受けるため、極めて低いものである。即ち、高周波電
源Ｒ−Ｆの出力を従来装置で上限であった出力以上に増
幅してもプラズマ化した該反応種に与えるダメージを低
減でき、高周波電極Ｒ−Ｆの出力増幅にともない非晶質
半導体薄膜の生成速度が極めて向上する。
本発明者等は、従来の装置及び本発明の装置で太陽電池
に用いるＰ−■−Ｎ型非型置晶質シリコン薄膜なる高周
波電源Ｒ−Ｆの出方で生成し、その生成速度、高周波電
極４にかかる電圧を測定した。
に用いるＰ−■−Ｎ型非型置晶質シリコン薄膜なる高周
波電源Ｒ−Ｆの出方で生成し、その生成速度、高周波電
極４にかかる電圧を測定した。
尚、異なる高周波電源Ｒ−Ｆの出力は４０Ｗ及び７０
Ｖであり、４０ Ｗは従来の装置で良好な膜質を有する
薄膜を生成する上限の出方であり、 ７０Ｗは本発明の
装置で良好な膜質を有する薄膜を生成する上限の出力で
ある。また生成条件は表１に準拠し、本発明の装置の高
周波電極４と薄板１ｏとの隙間ｌを２１１１１に設定し
た。
Ｖであり、４０ Ｗは従来の装置で良好な膜質を有する
薄膜を生成する上限の出方であり、 ７０Ｗは本発明の
装置で良好な膜質を有する薄膜を生成する上限の出力で
ある。また生成条件は表１に準拠し、本発明の装置の高
周波電極４と薄板１ｏとの隙間ｌを２１１１１に設定し
た。
その結果を表２に示す。
表２
表２でわかる様に、生成薄膜の膜質を良好に保ち、生成
速度を向上させるには、従来の装置において、３−ＯＡ
／ｓｅａが上限であったのに対し、本発明の装置では５
．ｏ’ｈ／ｓｅｃまで上限を向上させることができた。
速度を向上させるには、従来の装置において、３−ＯＡ
／ｓｅａが上限であったのに対し、本発明の装置では５
．ｏ’ｈ／ｓｅｃまで上限を向上させることができた。
これにより、従来非晶質シリコン薄膜の生成時間が約６
０分を要していたのに対して、本発明の装置においては
およそ４０分程度に短縮できる。
０分を要していたのに対して、本発明の装置においては
およそ４０分程度に短縮できる。
しかも、高周波電極４にかかる電圧も、本発明の装置は
極めて低く抑えることができ、基板８上に生成される非
晶質シリコン薄膜の膜質は非常に良好なものが得られる
。
極めて低く抑えることができ、基板８上に生成される非
晶質シリコン薄膜の膜質は非常に良好なものが得られる
。
本発明は上述の実施例に限定されるものではなく、高周
波電極４の表面を種々の形状に変更することがｏＪ能で
あり、高周波電極とアース電極が対向し合う容量結合型
プラズマＣＶＤ装置すべてに用いても１１４わない。
波電極４の表面を種々の形状に変更することがｏＪ能で
あり、高周波電極とアース電極が対向し合う容量結合型
プラズマＣＶＤ装置すべてに用いても１１４わない。
かくして、本発明のプラグ７ ＣＶ’Ｄ装置によれば、
最適生成条件で非晶質半導体薄膜を生成することが極め
て困難なグロー放電分解で、高周波電極の少なくとも側
部を薄板で覆うことにより、非晶質半導体薄膜の生成で
最大の課題である生成速度を飛躍的に向上でき、且つ基
板上に生成された該薄膜の膜厚が向上でき、且つ基板上
に生成された該薄膜の膜厚が全体に渡り均一化し、特性
が良好となるプラズマＣＶＤ装置である。
最適生成条件で非晶質半導体薄膜を生成することが極め
て困難なグロー放電分解で、高周波電極の少なくとも側
部を薄板で覆うことにより、非晶質半導体薄膜の生成で
最大の課題である生成速度を飛躍的に向上でき、且つ基
板上に生成された該薄膜の膜厚が向上でき、且つ基板上
に生成された該薄膜の膜厚が全体に渡り均一化し、特性
が良好となるプラズマＣＶＤ装置である。
第１図は従来のプラズマＣＶＤ装置の基本構造図であり
、第２図は従来のプラズマＣＶＤ装置を用いて生成した
非晶質シリコン薄膜において、高周波ｒｒｉ源の出力と
生成速度の関係を示す図であり、第３図は、従来のプラ
ズマＣＶＤ装置を用いて生成した非晶質シリコン薄膜に
おいて、基板の距離と薄膜の膜厚の分布の関係を示す図
である。 第４図は本発明のプラズマＣＶＤ装置の基本的構造図で
ある。 出願人京セラ株式会社 ５ 第２図 〇 二２（） ４ｏ と邊フ （Ｗン ２１￥υ図
、第２図は従来のプラズマＣＶＤ装置を用いて生成した
非晶質シリコン薄膜において、高周波ｒｒｉ源の出力と
生成速度の関係を示す図であり、第３図は、従来のプラ
ズマＣＶＤ装置を用いて生成した非晶質シリコン薄膜に
おいて、基板の距離と薄膜の膜厚の分布の関係を示す図
である。 第４図は本発明のプラズマＣＶＤ装置の基本的構造図で
ある。 出願人京セラ株式会社 ５ 第２図 〇 二２（） ４ｏ と邊フ （Ｗン ２１￥υ図
Claims (1)
- 所定の反応ガスを含んだ真空雰囲気の反応室１こ互いに
対向し合う平面平板状の高周波電極とアース電極を有し
、両電極間に高周波電圧を印加してグロー放電を発生さ
せ、アース電極に保持された基板上に前記反応ガスの成
分の少なくとも一つを非晶質半導体薄膜として生成する
プラズマＣＶＤ装置において、前記高周波電極の少なく
とも側部を接地された導電材の薄板で覆ったことを特徴
とするプラズマＣＶＤ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59031124A JPS60175413A (ja) | 1984-02-20 | 1984-02-20 | プラズマｃｖｄ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59031124A JPS60175413A (ja) | 1984-02-20 | 1984-02-20 | プラズマｃｖｄ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60175413A true JPS60175413A (ja) | 1985-09-09 |
Family
ID=12322668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59031124A Pending JPS60175413A (ja) | 1984-02-20 | 1984-02-20 | プラズマｃｖｄ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60175413A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0379217U (ja) * | 1989-12-04 | 1991-08-13 | ||
| JP2015211094A (ja) * | 2014-04-25 | 2015-11-24 | 京セラ株式会社 | 太陽電池素子の製造方法 |
-
1984
- 1984-02-20 JP JP59031124A patent/JPS60175413A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0379217U (ja) * | 1989-12-04 | 1991-08-13 | ||
| JP2015211094A (ja) * | 2014-04-25 | 2015-11-24 | 京セラ株式会社 | 太陽電池素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2588388B2 (ja) | 被膜作製方法 | |
| US20040140036A1 (en) | Plasma processing method and apparatus | |
| JP3146112B2 (ja) | プラズマｃｖｄ装置 | |
| JP3227949B2 (ja) | プラズマ処理方法及び装置 | |
| JPS60175413A (ja) | プラズマｃｖｄ装置 | |
| EP0680384B1 (en) | Microwave energized process for the preparation of high quality semiconductor material | |
| JP3162781B2 (ja) | 半導体薄膜の形成方法及びこの膜の形成装置 | |
| JPH0142125B2 (ja) | ||
| JP2547032B2 (ja) | 水素化非晶質Ｃ−Ｓｉ膜の形成方法 | |
| JPH0249386B2 (ja) | Purazumacvdsochi | |
| JPH05335244A (ja) | アモルファスシリコン薄膜の成膜方法 | |
| JP2608456B2 (ja) | 薄膜形成装置 | |
| JPH01188678A (ja) | プラズマ気相成長装置 | |
| JP3274099B2 (ja) | 太陽電池の製造方法 | |
| JPH0249385B2 (ja) | Purazumacvdsochi | |
| JPS57153436A (en) | Semiconductor device | |
| JP3615919B2 (ja) | プラズマｃｖｄ装置 | |
| JPH06291061A (ja) | アモルファスシリコン膜の形成方法 | |
| JPH10251856A (ja) | アモルファスシリコン膜の成膜方法及びプラズマｃｖｄ装置 | |
| JPH04355970A (ja) | 太陽電池の製造方法 | |
| JPH02148843A (ja) | 半導体装置の製造方法 | |
| JP3261795B2 (ja) | プラズマ処理装置 | |
| JPS6041453B2 (ja) | 微結晶化非晶質シリコン膜の生成方法 | |
| JPH08143394A (ja) | プラズマ化学蒸着装置 | |
| JP2515329B2 (ja) | 薄膜形成方法 |