JPH01315172A - 応力変換素子およびその製造方法 - Google Patents

応力変換素子およびその製造方法

Info

Publication number
JPH01315172A
JPH01315172A JP14710288A JP14710288A JPH01315172A JP H01315172 A JPH01315172 A JP H01315172A JP 14710288 A JP14710288 A JP 14710288A JP 14710288 A JP14710288 A JP 14710288A JP H01315172 A JPH01315172 A JP H01315172A
Authority
JP
Japan
Prior art keywords
strain
strain gauge
semiconductor substrate
laser
generating portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14710288A
Other languages
English (en)
Inventor
Yasuhiko Hatake
康彦 畠
Hiroshi Inagaki
宏 稲垣
Yukie Suzuno
鈴野　幸江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Komatsu Ltd
Original Assignee
Komatsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Ltd filed Critical Komatsu Ltd
Priority to JP14710288A priority Critical patent/JPH01315172A/ja
Priority to EP19890907276 priority patent/EP0372092A4/en
Priority to PCT/JP1989/000600 priority patent/WO1989012912A1/ja
Publication of JPH01315172A publication Critical patent/JPH01315172A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L9/00—Measuring steady of quasi-steady pressure of fluid or fluent solid material by electric or magnetic pressure-sensitive elements; Transmitting or indicating the displacement of mechanical pressure-sensitive elements, used to measure the steady or quasi-steady pressure of a fluid or fluent solid material, by electric or magnetic means
    • G01L9/0041—Transmitting or indicating the displacement of flexible diaphragms
    • G01L9/0042—Constructional details associated with semiconductive diaphragm sensors, e.g. etching, or constructional details of non-semiconductive diaphragms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Pressure Sensors (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、応力変換素子およびその製造方法に係り、特
にその歪ゲージの構造およびその製造方法に関する。
（従来の技術） 半導体技術の進歩に伴い、シリコンやゲルマニウム等の
半導体のもつピエゾ抵抗効宋を利用した半導体センサが
近年注目されている。
このような半導体センサは、カンチレバーやダイヤフラ
ム等の起歪部に半導体歪ゲージを設け、起歪部に生じた
歪量を半導体歪ゲージで検知し、電気信号として出力す
るもので、圧力、加速度あるいは荷重などの計測に用い
られる。
そして、この半導体歪ゲージの感度（すなわち歪量に対
する抵抗値変化量の比）は、結晶性の良好な単結晶薄膜
あるいは多結晶薄膜が優れており、また真性半導体より
も不純物を含んだｎ型半導体あるいはｎ型半導体の方が
優れているとされている。従って、単結晶基板内に所望
の導電型の不純物拡散層パターンを形成して歪ゲージを
構成したものあるいは所望の導電型にドープされた多結
晶ｉＩＩ膜パターンを形成して歪ゲージを構成したもの
などが用いられている。
なかでも、低負荷を測定するセンサとしては、単結晶基
板を用いているものが多い。その代表的なものの１つと
して、肉薄部を有するダイヤフラム状に整形された単結
晶シリコン基板の表面に、不純物拡散層からなる歪ゲー
ジパターンを形成したものがある。
この拡散型の圧力センサは、次のようにして形成される
。
まず、第１０図（ａ）に示すように、単結晶シリコン基
板１の表面を酸化し、酸化シリコンＷＡ２を形成する。
次いで、第１０図（１））に示すように、フォトリソ法
により、該酸化シリコンＷ！！２内に拡散用の窓Ｗを形
成する。
この後、第１０図（Ｃ）に示すように、該拡散用の窓Ｗ
を介して不純物拡散を行い、歪ゲージパターン３として
の不純物拡散層を形成する。
このようにして歪ゲージパターン３を形成した後、第１
０図（ｄ）に示すように、再び熱酸化法によって酸化シ
リコンＷＡ２を形成した後、表面および裏面をレジスト
被覆し、裏面のレジストのみを選択的に除去し、これを
マスクとして基板の裏面側に形成された酸化シリコン膜
２をパターニングする。
そしてさらに、第１０図（ｅ）に示すように、シリコン
基板１を裏面側からエツチングし、薄肉部４を形成する
。
この後、第１０図（ｆ）に示すように、蒸着法により、
アルミニウム等の金属膜５を形成し、バターニングして
、配線層５を形成する。
そして最後に、このようにして歪ゲージ形成のなされた
シリコン基板１を台座６に固着し、第１０図（ｇ＞に示
したような圧力センサが完成する。
このような圧力センサは、シリコン基板１の肉薄部４が
、歪ゲージ形成面の裏面側から圧力を受けると肉薄部４
と共に歪ゲージが歪み、これによる歪ゲージ抵抗値の変
化を電気信号として取り出すようにしたものである。
そして、単結晶シリコン基板を用いているため、極めて
高感度である。
また高負荷を測定するためのセンサの代表的なものとし
ては、ステンレスなどの金属ダイヤフラム上に不純物ド
ープされた多結晶シリコンＢＨパターンからなる歪ゲー
ジを形成したものがある。
このＭ膜圧カセンサは、次のようにして形成される。
まず、第１１図（ａ）に示すように、肉薄部を形成して
なるステンレスダイヤフラム１１上に、絶縁膜として酸
化シリコン膜１２を形成する。
次いで、第１１図（ｂ）に示すように、プラズマＣＶＤ
法により、該酸化シリコン膜１２上に、ｎ型またはｐ型
の多結晶シリコン蒲ＷＡ１３を堆積する。
この後、第１１図（Ｃ）に示すように、前記多結晶シリ
コン薄膜１３をパターニングし、歪ゲージパターン１４
を形成する。
そして最後に、第１１図（ｄ）に示すように、蒸着法に
より、アルミニウム等の金属膜を形成し、パターニング
して、配線層１５を形成する。
この薄膜圧力センサでは、ステンレスダイヤフラム１１
の肉薄部が起歪部を構成し、この歪を多結晶シリコン薄
膜からなる歪ゲージパターンで検出するものである。
このような圧力センサでは、通常歪ゲージパターンいず
れも第１２図に示す如く、ブリッジ回路を構成しており
、圧力に起因した歪による歪ゲージの抵抗値変化によっ
て生じる配線層パターンＥ２とＲ５との間の電圧変化を
検出することにより圧力を測定するようになっている。
すなわち、無負荷時（歪のない時）、各歪ゲージパター
ンＲ１〜Ｒ４の抵抗値はすべて等しくＲとしておく。
仮に、第１３図に示す如く圧力Ｐがダイヤフラム１に作
用したとすると歪ゲージパターンＲ１とＲ３がダイヤフ
ラムの周辺部に、そして歪ゲージパターンＲ２とＲ４と
が中央部に配される構造となっているため、歪ゲージパ
ターンＲ１とＲ３は圧縮応力を受け、Ｒ＋ΔＲとなる一
方、歪ゲージパターンＲ２とＲ４は引っ張り応力を受け
てＲ−ΔＲとなる。
電極配線パターンＥ１．Ｅ６間にＶｉｎを印加するもの
とすると、無負荷時には４つの歪ゲージパターンＲ１，
Ｒ２，Ｒ３，Ｒ４はすべて等しい故、電権配縮パターン
Ｅ２．Ｅ５間の電位は等しくこれらの間の電圧はＶ＝０
である。
従って第１３図に示す圧力Ｐの如き負荷がかかったとき
、歪ゲージパターンＲ１，Ｒ３はＲ＋ΔＲ１歪ゲージパ
ターンＲ２，Ｒ４はＲ−ΔＲとなり、電極配線パターン
Ｅ２．Ｅ５間の電圧はｖ＝２（ΔＲ／Ｒ）−Ｖｉｎとな
る。
このようにして負荷に応じた電圧が出力され、アンプ部
（図示せず）で増幅等の処理がなされ、外部回路に出力
せしめられる。
（発明が解決しようとする課題） 前者の拡散型圧力センサの形成に際しては、拡散工程が
１０００℃程度の高温工程を必要とするため、取扱が極
めて困難である。
また、歪ゲージの形成後、肉薄部形成のためのエツチン
グがなされるが、このエツチングの保護膜としての酸化
シリコン膜の形成に（１０００℃程度の）高温工程が必
要であるため、歪ゲージを構成する拡散層の延びを生じ
たり、再拡散を生じたりするという問題があった。
そこで、歪ゲージ形成前に、肉薄部形成のためのエツチ
ングをおこなう方法も考えられるが、エツチングによっ
てすでに肉薄部の形成された基板を拡散時の高温にさら
さねばならず、熱歪により破壊を生じる恐れもあり、こ
れも問題の多い方法であった。
また、後者の薄膜圧力センサでは、歪ゲージを構成する
半導体ＷＩ膿を形成するに際し、基板温度を５００℃程
度にしなければならない。また、このようなセンサでは
、検出精度を高めるために、歪ゲージパターンＲ１〜Ｒ
４のもつ抵抗値は全て一定でなければならない。このた
め、パターニングに際し、フォトリソ工程等の繁雑な工
程を得なくてはならないという問題があった。
従って、起歪部の構成材料は、金属等高温や薬品に耐え
られるものである必要があり、限られたものしか使用で
きないという問題があった。また、金属等の導電性材料
で起歪部を構成した場合、表面を絶縁膜で被覆する必要
があるが、この絶縁膜も高温工程に耐え得るものでなけ
ればならず、酸化シリコン膜等の限られたものしか使用
できない。
さらに悪いことには、酸化シリコン膜を必要な膜厚とな
るまで積層するには、多大な時間を要し、コストの高騰
の原因となっていた。
本発明は、前記実情に鑑みてなされたもので、低温下で
形成でき、安価で高精度の応力変換素子を提供すること
を目的とする。
〔発明の構成〕
（課題を解決するための手段） そこで本発明の応力変換素子では、歪ゲージパターンを
起歪部の少なくとも一部を構成する半導体基体表面を選
択的にレーザ照射することによって形成した不純物領域
で構成している。
また、本発明の方法では、歪ゲージ形成工程が、起歪部
の少なくとも一部を構成する半導体基体の表面に不純物
を導入する不純物導入工程と、不純物導入のなされた前
記半導体基体にレーザ照射し、不純物領域パターンから
なる歪ゲージを形成するレーザ照射工程とを含むように
している。
ここで、起歪部は全体を半導体基体で構成しているもの
、表面のみが半導体基体で構成され下地は他の材料から
なるものの両方を示すものとする。
（作用） 上記構成におけるレーザ照射による歪ゲージの形成過程
は次に示すとおりである。
まず、半導体基体表面にレーザを照射すると、照射領域
はレーザ波長と半導体基体材料の吸収係数に応じて表面
から光を吸収する。
この光によるエネルギーが半導体基体に与えられると、
熱に変換され温度上昇がおこる。そしてこの温度上昇に
よって半導体基体が融点以上に熱せられると、溶融する
。（この溶解深さは、照射エネルギーおよび時間に比例
する。） このとき、半導体基体表面に不純物が存在していれば、
この不純物を取り込んで溶融するため高濃度のドーピン
グが可能となる。
そして、レーザ照射を中止すると、冷却し始め、溶融領
域は高濃度にドープされた状態で再固化する。
このとき、半導体基体が単結晶半導体である場合は、不
純物を取り込んだ状態で再び結晶成長し、基体とは異な
る結晶状態の高濃度にドープされた不純物拡散領域から
なる歪ゲージが形成される。
また、このとき半導体基体が多結晶半導体である場合は
、不純物を取り込んだ状態で再び結晶成長し、結晶粒径
が大きく（単結晶となることもある）、基体とは異なる
結晶状態の高濃度にドープされた不純物拡散領域からな
る歪ゲージが形成される。
さらにまた、このとき半導体基体がアモルファス半導体
である場合は、不純物を取り込んだ状態で再び結晶成長
し、多結晶又は微結晶となり、高濃度にドープされた不
純物拡散領域からなる歪ゲージが形成される。
ところで、この不純物導入工程としては、例えば、次に
示す３つの方法がある。
その第１は、半導体基体表面に不純物を吸着させる方法
であり、例えばレーザ照射を不純物含有雰囲気中でおこ
ない不純物拡散パターン（歪ゲージ）を形成する。
第２は、半導体基体表面に不純物を含有した膜を形成す
るもので、この膜を拡散源として不純物拡散パターン（
歪ゲージ）を形成する。
第３は、半導体基体形成時に半導体基体中に不純物を含
有させるもので、最初からいずれかの導電形にドープさ
れた半導体基体を形成しておき、この半導体基体に選択
的にレーザ照射することによって低抵抗の不純物拡散パ
ターン（歪ゲージ）を形成する。例えば、半導体基体が
多結晶半導体であれば、上述したようにこの領域のみ結
晶径が大きくなり、低抵抗となる。　いずれの場合も、
歪ゲージパターンの形成がフォトリソ工程を経ることな
く、低温下でなされ得、製造が容易である。
また、起歪部の表面に半導体基体を形成し、この半導体
基体上に歪ゲージパターンを形成する場合は特に、歪ゲ
ージパターンの形成がフォトリソ工程を経ることなく、
低温下でなされ得、耐熱性あるいは耐薬品性を要しない
ため起歪部をいかなる材料で形成してもよく、価格の低
減をはかることができる。
（実施例） 以下、本発明の実施例について図面を参照しつつ詳細に
説明する。
実施例１ 本発明の第１の実施例の圧力センサは、第１図（ａ）乃
至第１図（ｅ）にその製造工程図を示すように、ｎ型の
単結晶シリコン基板１１１をダイヤフラム状に成形して
起歪部を構成し、このシリコン基板１１１の表面に８２
　Ｈｓガス雰囲気中でレーザ光１１２を照射することに
よって形成した不純物拡散パターンからなる歪ゲージ１
１３を配設してなるものである。
製造に際しては、まず、第１図（ａ＞に示すように、ｎ
型の単結晶シリコン基板１１１をレーザ照射室に設置し
、Ｂ２　Ｈ６ガス雰囲気中でレーザ光１１２を所望のパ
ターン形状をなすように照射する。
このレーザ照射室は、第２図に示すように、照射室本体
１０１と、この照射室内にガスを導入したり排気したり
するための配管１０２と、レーザ光導入用の石英窓１０
３と、レーザ発振器１０４とからなり、照射室内に設置
された試料１０５の表面に選択的にレーザ光照射を行う
ものである。
すなわち、レーザ光また試料１０５を移動させることに
より、微細な照射パターンを描画することができる。
ここでは、配管１０２を介して、５％に希釈された８２
　Ｈｓガスを導入し、照射室本体１０１内を５　Ｑ　Ｔ
ｏｏｒのＢ２　Ｈ６ガス雰囲気とした後、歪ゲージ形成
領域に、キセノンクロライドエキシマレーザ（波長３０
８ｎｎ）を発振源とする１Ｊ／ｃｉのレーザ光１１２を
１０シヨツト照射して、単結晶シリコン基板１１１内に
８を拡散し、歪ゲージ１１３を形成する。このとき、歪
ゲージ１１３の深さすなわち拡散深さは０．１μｍ、表
面濃度１ｏ　２０Ｃ，−３、シート抵抗は２０Ω／ｄで
あった。
このとき、レーザ光照射に先立ち、歪ゲージ形成領域の
みを残すように酸化シリコン膜等の保護膜を設けておい
ても良い。
次いで、第１図（ｂ）に示すように、歪ゲージ形成のな
された単結晶シリコン基板１１１の表面および裏面に、
エツチング保護用のマスクとしての酸化シリコン膜１１
４を形成し、裏面側のみにダイヤフラムの形状加工のた
めのエツチング用の窓Ｗ１を形成する。
そして、第１図（Ｃ）に示すように、このマスクとして
の酸化シリコンｖ！１１４の形成された単結晶シリコン
基板１１１をエツチングし、肉薄部１１５を形成しダイ
ヤフラム状に成形する。
この後、第１図（ｄ）に示すように、単結晶シリコン基
板１１１の表面側の酸化シリコン膜１１４に、歪ゲージ
１１３へのコンタクト用の窓Ｗ２を形成し、蒸着法によ
りアルミニウム層からなる配線パターン１１６を形成す
る。
そして最後に、第１図（ｅ）に示すように、ダイヤフラ
ム状に成形された単結晶シリコン基板１１１をセラミッ
クからなる台座１１７に接着することにより、圧力セン
サが完成する。
このようにして形成された圧力センサでは、極めて結晶
性の良好な歪ゲージが形成されるため、極めて高感度で
ある。
また、歪ゲージのパターニングのためのフォトリソ工程
が省略できる上、レーザ照射により高精度の歪ゲージパ
ターンが、高温工程を経ることなく形成される。基板は
、加熱を必要とすることなく室温程度でよいため、熱に
よる歪を生じるようなこともない。
なお、前記実施例では、歪ゲージの形成後に単結晶シリ
コン基板１１１をエツチングし、ダイヤフラム状に成形
するようにしたが、レーザ照射工程では高温とならない
ため熱による歪を生じることはない。従って、歪ゲージ
の形成に先立ち単結晶シリコン基板をダイヤフラム状に
成形しておき、ダイヤフラム状の単結晶シリコン基板表
面にレーザ照射を行い、歪ゲージを形成するようにして
もダイヤフラムの変形を生じることはない。
また、いずれの場合も高温工程を経ることなく形成可能
であるため、取扱が容易である。
更に、実施例では、ダイヤフラム状の起歪部を持つもの
について説明したが、カンチレバー等地の形状でもよい
ことはいうまでもない。
加えて、実施例では不純物ガス雰囲気中でレーザ照射す
るようにしたが、半導体基体を不純物ガス中におき、不
純物ガス中 射するようにしてもよい。
またエネルギー密度と拡散深さとの関係を、ショツト数
を変化させて測定した結果を第３図（ａ）に示す。この
図からもあきらかなように、レーザエネルギーが大きく
なればなるほど、ショツト数が多くなればなるほど、拡
散深さは大きくなり、レーザエネルギーおよびショツト
数を調整することにより拡散深さ（ゲージ深さ）を所望
の値にすることができる。
さらにまた、エネルギー密度とシート抵抗との関係を、
ショツト数を変化させて測定した結果を第３図（ｂ）に
示す。この図からもあきらかなように、レーザエネルギ
ーが大きくなればなるほど、ショツト数が多くなればな
るほど、シート抵抗は小さくなり、レーザエネルギーお
よびショツト数を調整することにより拡散深さを所望の
値にすることができる。
実施例２ 本発明の第２の実施例の圧力センサは、第４図（ａ）乃
至第４図（Ｃ）にその製造工程図を示すように、ステン
レス製のダイヤフラム１２１の表面に形成された多結晶
シリコン薄膜１２２内に８２　Ｈｅガス雰囲気中でレー
ザ光１２３を照射することによって形成した不純物拡散
パターンからなる歪ゲージ１２４を配設してなるもので
ある。
まず、第４図（ａ）に示すように、ステンレス製のダイ
ヤフラム１２１を４００℃〜５００℃に加熱しつつ、プ
ラズマＣＶＤ法により多結晶シリコン薄膜１２２を堆積
する。なお、このとき多結晶シリコン薄膜１２２の堆積
に先立ち、絶縁膜を積層しても良い。
次いで、第４図（ｂ）に示すように、この多結晶シリコ
ン薄膜１２２の形成されたダイヤフラム１２１をレーザ
照射室に設置し、排気後、照射室本体１０１内を５０　
Ｔｏｏｒの８２　ＨＧガス雰囲気とし、歪ゲージ形成領
域に、ＸｅＣＩエキシマレーザを発振源とする０、５Ｊ
／ｃｉのレーザ光１２３を１０シヨツト照射して、多結
晶シリコン薄膜１２２内にＢを拡散し、歪ゲージ１２４
を形成する。
そして最後に、第４図（Ｃ）に示すように、蒸着法によ
りアルミニウム層からなる配線パターン１２５を形成す
る。
かかる構成によれば、多結晶シリコン薄膜は高抵抗であ
るため、配線パターンの形成に先立ち、絶縁膜を形成し
なくても、ダイヤフラムと歪ゲージガ導通するようなこ
とはない。従って第１０図に示したような従来のステン
レスダイヤフラムにおいて必要であった絶縁膜の形成が
不用となるため、製造に要する時間が大幅に短縮される
。（従来はこの絶縁膜として酸化シリコン膜を用いてい
たがこの酸化シリコン膜の堆積に５時間程度必要であっ
た。） また、多結晶シリコン簿膜を十分に厚く形成するように
すれば、耐圧も十分なものが得られる。
また、この例では、歪ゲージの上層に絶縁膜を形成する
必要がないため、配線パターンは平坦な表面上に形成さ
れ、段差による断線が防止される。
更に従来は高温工程を経て、ステンレスと多結晶シリコ
ンとの熱膨張率の差による歪を生じていたが、この例で
は、高温工程を経ることなく形成できるため、従来生じ
ていたような歪の発生はなく、信頼性の高い応力変換素
子を得ることができる。
このように、この実施例によれば、工程が大幅に省略で
き、製造が容易で信頼性の高い応力変換素子を形成する
ことができる。
実施例３ 本発明の第３の実施例の圧力センサは、第５図（ａ）乃
至第５図（Ｃ）にその製造工程図を示すように、ポリエ
ーテルスルフォン樹脂製のダイヤフラム１３１の表面に
形成されたアモルファスシリコン１１１９１３２内に８
２　Ｈｅガス雰囲気中でレーザ光を照射することによっ
て形成した不ＩＩｉ！！物拡散パターンからなる歪ゲー
ジ１３３を配設してなるものである。
まず、第５図（ａ）に示すように、ポリエーテルスルフ
ォン樹［７のダイヤフラム１３１の表面に、ＲＦスパッ
タ法により、膜厚６００〇へのアモルファスシリコン薄
膜１３２を堆積する。なお、このときの堆積条件は、タ
ーゲットとして焼結多結晶シリコンまたは単結晶ウェハ
を用い、ＲＦパワー３００Ｗで１時間スパッタリングを
行うものとする。
次いで、第５図（ｂ）に示すように、このアモルファス
シリコン１１ｗＡ１３２の形成されたダイヤフラム１３
１をレーザ照射室に設置し、排気後、照射室本体１０１
内を５０　Ｔｏｏｒの８２　ＨＧガス雰囲気とし、歪ゲ
ージ形成領域に、０．２Ｊ／（Ｊｌのレーザ光１３３を
１０シヨツト照射して、アモルファスシリコン薄膜１３
２内に８を拡散し、歪ゲージ１３４を形成する。このと
きの歪ゲージ１３４の深さすなわち拡散深さは０．２〜
０．４μｌシート抵抗は数百Ω／ｃｉ、抵抗率は１０−
２Ωαであった。なお、アモルファスシリコン薄膜１３
２の膜厚を制御することにより、歪ゲージの深さすなわ
ち拡散深さがプラスチック製のダイヤフラム１３１の表
面に到達しないようにすることも可能であるが、レーザ
照射時間は極めて短時間であるため、レーザ照射による
溶解部がダイヤフラム１３１の表面に到達しても、あま
り影響はない。
そして最後に、第５図（Ｃ）に示すように、蒸着法によ
りアルミニウム層からなる配線パターン１３５を形成す
る。
かかる構成によれば、アモルファスシリコン薄膜を用い
て高感度で信頼性の高い応力変換素子を得ることができ
る。この応力変換素子のゲージ率は４７であった。
また、従来アモルファスシリコン薄膜等のアモルファス
半導体は、結晶性が悪いため、熱処理をしないと歪ゲー
ジに用いることはできなかったのに対し、この方法によ
れば、レーザ照射によって不純物拡散と同時に結晶性を
向上させ感度を向上させることができ、高温工程やパタ
ーニングのためのフォトリソ工程を経ることなく、製造
が容易で信頼性の高い応力変換素子を得ることができる
。
従って、さらには、耐熱性および耐薬品性の面で従来使
用できなかったプラスチックなどの有様材料も使用でき
、価格の大幅な低減をはかることができる。
有様材料は単結晶半導体に比べ、加工し易く、起歪部と
台座とを一体成形で得ることができ、起歪部と台座との
接着等も不用となる。
また、金属材料は起歪部と台座とを一体成形で得ること
ができるが、起歪部の肉厚を薄くするのに加工限界があ
ったのに対し、有様材料は金属材料と比べても加工性が
よく、さらに薄く形成できるため、低負荷の計測が可能
である。
また、有様材料は非導電性であるため、半導体や金属を
起歪部に用いる場合のように起歪部とゲージ部との間に
界在させる必要のあった絶縁膜は不用となる。
尚、上記実施例では、ポリエーテルスルフォン樹脂製の
ダイヤフラムの表面に形成されたアモルファスシリコン
′４ＷＡ内に不純物拡散パターンからなる歪ゲージを形
成するに際し、８２８ｓガス雰囲気中におかれることに
よってアモルファスシリコンミＪ膜表面に吸着されたＢ
２　Ｈ６を拡散源として用いたが、次に変形例を示すよ
うに、アモルファスシリコンミｆ表面にアモルファス水
素化ボロンａ−Ｂ　：　Ｈを薄く堆積し、これを拡散源
としてレーザ照射しアモルファスシリコン薄膜内に不純
物拡散パターンからなる歪ゲージを形成する方法も有効
である。
加えて、前記レーザ照射工程におけるショツト数とシー
ト抵抗との関係を、レーザエネルギーを変化させながら
測定した結果を第６図に示す。この図からもあきらかな
ように、レーザエネルギーが大きくなればなるほど、シ
ョツト数が多くなればなるほど、シート抵抗は小さくな
り、レーザエネルギーおよびショツト数を調整すること
によりシート抵抗を所望の値にすることができる。
実施例４ この方法では、ポリエーテルスルフォン樹脂製のダイヤ
フラム１４１の表面に、ＲＦスパッタ法により、膜厚６
００〇へのアセ１レスシリコリコン薄膜１４２を堆積す
るところまでは第５図（ａ）に示した実施例３の工程と
同様である（第７図（ａ）参照）。
次いで、第７図（ｂ）に示すように、このアモルファス
シリコンｎＷＡ１４２の表面に８２　Ｈｓガスを原料ガ
スとするプラズマＣＶＤ法により、拡散源として、膜厚
５０〜１００人のアモルファス水素化ボロン簿膜１４４
を堆積する。
この後、第７図（Ｃ）に示すように、ダイヤフラム１４
１をレーザ照射室に設置し、排気後、不活性ガス雰囲気
中で、歪ゲージ形成領域に、０゜２Ｊ／ｃｉのレーザ光
１４３を１０シヨツト照射して、アモルファスシリコン
薄ＷＡ１４２内に８を拡散し、歪ゲージ１４５を形成す
る。ここで非照射領域にはそのままアモルファス水素化
ボロン薄膜１４４が残留しているが、このアモルファス
水素化ボロン簿膜は比抵抗が高い物質であるため、除去
することなくそのままにしておいてもよい。しかし、拡
散源薄膜の種類によってはレーザ照射後、除去する必要
のあるものもある。
そして最後に、（第５図（Ｃ）に示したのと同様）第７
図（ｄ）に示すように、蒸着法によりアルミニウム層か
らなる配線パターン１４６を形成する。
この方法によっても、前記実施例３と同様、製造が容易
で信頼性の高い応力変換素子を得ることができる。
尚、この例ではｐ形拡散源薄膜としてプラズマＣＶＤ法
で形成したアモルファス水素化ボロン薄膜を用いたが、
フォスフインＰＨ３を原料ガスとして用いたアモルファ
ス水素化リン薄膜ａ−ｐ：Ｈ等のｎ形拡散ｍ７ａＷＡで
もよい。
また、拡散源薄膜の形成方法としては、この他スピンコ
ード法を用いることも可能である。すなわちこの方法は
、リン等のｎ形不純物あるいはボロン等のｐ形不純物と
ＳｉＯ２等のガラス質形成剤とをアルコール系等の有機
溶剤に溶かした被膜形成用塗布液を半導体基体表面に供
給してスピナーにかけ均一に塗布する方法であり、塗布
液の濃度やスピナーの回転数を変化させることにより、
膜厚を容易に制御できる。従って、この拡散源不純物の
膜厚制御により歪ゲージの不純物濃度を容易に制御する
ことができる。
実施例５ 更にまた、実施例３の変形例として、半導体基体そのも
のを不純物を含有する半導体薄膜で構成することも可能
である。
すなわち、まず、第７図（ａ）に示すごとく、ポリエー
テルスルフォン樹脂製のダイヤフラム１５１の表面に、
Ｂを含有してなるシリコンをターゲットとしてスパッタ
リング法により、膜厚６０００Ａのボロンドープされた
アモルファスシリ、コン簿膜１５２を堆積する。なお、
このときの堆積条件は、ターゲットとして１％の８を含
有してなる焼結多結晶シリコンを用い、ＲＦパワー３０
０Ｗで１時間スパッタリングを行うものとする。
次いで、第７図（ｂ）に示すように、このボロンドープ
されたアモルファスシリコン薄膜１５２の形成されたダ
イヤフラム１５１をレーザ照射室に設置し、排気後、照
射室本体１０１内を５０■００「の不活性ガス雰囲気と
し、歪ゲージ形成領域に、０．２Ｊ／ｄのレーザ光１５
３を１０シヨツト照射して、ボロンドープされたアモル
ファスシリコン１ｌｌ１１５２の一部に、ボロンドープ
された多結晶シリコンからなる低抵抗の歪ゲージ１５４
を形成する。このときの歪ゲージ１５４の深さすなわち
拡散深さは０．４〜０．８μＩシート抵抗は数百０／ｃ
ｄ、抵抗率は１０−２Ωαであった。
そして最後に、第７図（Ｃ）に示すように、蒸着法によ
りアルミニウム層からなる配線パターン１５５を形成す
る。
この方法では、半導体基体堆積時に、同時に不純物を含
有させるようにしているため、工数が低減され、容易に
信頼性の高い応力変換素子を得ることができる。
なお、不純物を含む半導体薄膜の形成は、スパッタリン
グ法に限定されることなく、真空蒸着法、プラズマＣＶ
Ｄ法等を用いても良い。ここで、真空蒸着法を用いる場
合は、Ｂ−？）Ｐ等の不純物を含有するターゲットを用
いる。また、プラズマＣＶＤ法を用いる場合は、Ｂ２　
ＨｅガスあるいはＰＨａＨｅガスｉＨ４やＳｉ２Ｈ６に
混合し分解成膜するという方法をとる。
尚、前記実施例では、ポリエーテルスルフォン樹脂をダ
イヤフラムに用いたが、この他、ポリアセタール等、機
械、装置などの部品やハウジング類のように工業的分野
で主に金属の代わりに使用されているいわゆる“エンジ
ニアリングプラスチック”とよばれる各種強化プラスチ
ック（高機能樹脂ともいう）が適用可能である。
この起歪部に用いられる有機材料（エンジニアリングプ
ラスチック）の−例を第１表に示す。
第１表 このような有機材料のうち、起歪部に最も適しているの
は、加工が容易で射出成型ができ、山彦性がよく形状の
自由度が高い、汎用エンジニアリングプラスチック、熱
可塑性エンジニアリングプラスチックのうち非品性のも
のである。これらは機械的特性の熱的安定性が良い。
一方、第９図に、結晶性のエンジニアリングプラスチッ
クと非品性のエンジニアリングプラスチックとの温度と
弾性率との関係を示すように、結晶性のものは非品性の
ものに比べ、機械的特性の熱的安定性は劣るが、機械的
強度は大きいので、使用温度範囲によっては優れた起歪
部を構成することができる。
さらに、この例では、使用温度によっては、アクリルや
塩化ビニルなどのエンジニアリングプラスチック以外の
有機材料に適用することも可能でありまた、ステンレス
などの金属を用いてもよいことはいうまでもない。
また、この不純物導入工程には、前述したように、 （１）半導体基体表面に不純物を強者させる方法と、 （２）半導体基体表面に不純物を含有した膜（拡散源膿
）を形成する方法と （３）半導体基体形成時に半導体基体中に不純物を含有
させる方法とがあり、起歪部の構成材料や歪ゲージの構
成材料に応じて適宜選択すればよい。
この−例を第２表に示す。
第２表 〔発明の効果〕 以上説明してきたように、本発明の応力変換素子によれ
ば歪ゲージパターンが起歪部を構成する半導体基体表面
を不純物の存在下で選択的にレーザ照射することによっ
て形成された不純物拡散領域から構成されているため、
製造が容易で信頼性の高いものとなる。
【図面の簡単な説明】
第１図＜ａ）乃至第１図（ｅ）は本発明の第１の実施例
の応力変換素子の製造工程を示す図、第２図は、本発明
実施例で用いられるレーザ照射室を示す図、第３図（ａ
）および第３図（ｂ）は、レーザ照射条件と歪ゲージパ
ターンとの関係を示す図、第４図（ａ）乃至第４図（Ｃ
）は本発明の第２の実施例の応力変換素子の製造工程を
示す図、第５図（ａ＞乃至第５図（Ｃ）は本発明の第３
の実施例の応力変換素子の製造工程を示す図、第６図は
レーザのショツト数とシート抵抗との関係を示す図、第
７図（ａ）乃至第７図（ｄ）および第７図（ａ）乃至第
７図＜Ｃ＞は夫々第３の実施例の変形例、第９図は結晶
性のエンジニアリングプラスチックと非品性のエンジニ
アリングプラスチックとの温度と弾性率との関係を示す
図、第１０図及び第１０図は従来例の圧力センサを示す
図、第１２図は、圧力センサの等価回路図、第１３図は
測定例の説明図である。 １・・・単結晶シリコン基板、２・・・酸化シリコン膜
Ｗ・・・窓、３・・・歪ゲージパターン、４・・・薄肉
部、５・・・配Ｉｌｌ、１１１・・・ｎ型の単結晶シリ
コン基板、１１２・・・レーザ光、１１３・・・歪ゲー
ジ１１３．１１４・・・酸化シリコン膜、１１５・・・
肉薄部、１０１・・・照射室本体、１０２・・・配管、
１０３・・・石英窓、１０４・・・レーザ発振器、１０
５・・・試料、Ｗｌ・・・窓、１２１・・・ダイヤフラ
ム、１２２・・・多結晶シリコン薄膜、１２３・・・レ
ーザ光、１２４・・・歪ゲージ、１２５・・・配線パタ
ーン、１３１・・・ダイヤフラム、１３２・・・アモル
ファスシリコン薄膜、１３３・・・レーザ光、１３４・
・・歪ゲージ、１３５・・・配線パターン、１４１・・
・ダイヤフラム、１４２・・・多結晶シリコン簿膜、１
４３・・・レーザ光、１４４・・・アモルファス水素化
ボロン、１４５・・・歪ゲージ、１４６・・・配線パタ
ーン、１５１・・・ダイヤフラム、１５２・・・ボＯン
ドーブされたアモルファスシリコン薄膜、１５３・・・
レーザ光、１５４・・・歪ゲージ、１５５・・・配線パ
ターン。 第１　図（０） 第１図（ｂ） 第１図（ｃ） 第１図（ｄ） 第１図（ｅ） 第２図 Ｅｎｅｒｇｙ　Ｄｅｎｓｉｔｙ　（Ｊ／ｃｍ２１第３＠
（ａ） ＥＮＥＲＧＹ　　　ＤＥＮＳＩＴＹ　　　（Ｊ／ｃｍ２
）第３図（ｂ） ＋　　　　　　　　　　１０　　　　　　　　　ｔｏ。 ５ｈｏｔ　　Ｎｕｍｂｅｒ 第６図 第７図（ｂ）　　　第８図（ｂ） 第８図（ｄ） 第９図 第１１図（ａ） 第１１図（ｂ） 第１１図（Ｃ） 第１１図（ｄ） 第１３図 手続ネ…正書（方式） ％式％ １、事件の表示 昭和６３年特許願第１４７１０２号 ２、発明の名称 応力変換素子およびその製造方法 ３、補正をする者 事件との関係　　特許出願人 （１２３）株式会社小松製作所 ４、代理人 （〒１０４）東京都中央区銀座２丁目１１番２号銀座大
作ビル６階　電話０３−５４５−３５０８　（代表）昭
和６３年９月２７日（発送臼） ７、補正の内容 （１）本願間ａ書の第３６ページ第１９行目乃至第２０
行目の「第７図（ａ）乃至第７図（ｄ）および第７図（
ａ）乃至第７図（Ｃ）」を［第７図（ａ）乃至第７図（
ｃ）および第８図（ａ）乃至第８図（ｄ）」と訂正する
。 （２）同明細書の第３７ページ第４行目の「第１０図」
を「第１１図」と訂正する。

Claims (5)

    【特許請求の範囲】
  1. （１）単結晶半導体からなる起歪部と、表面に不純物が
    存在する状態の下で該起歪部表面を選択的にレーザ照射
    することによって形成された歪ゲージパターンとを備え
    たことを特徴とする応力変換素子。
  2. （２）金属あるいは合金からなる起歪部と、該起歪部表
    面に配設された半導体基体と、表面に不純物が存在する
    状態の下で該半導体基体表面を選択的にレーザ照射する
    ことによって形成された歪ゲージパターンとを備えたこ
    とを特徴とする応力変換素子。
  3. （３）有機材料からなる起歪部と、該起歪部表面に配設
    された半導体基体と、表面に不純物が存在する状態の下
    で該半導体基体表面を選択的にレーザ照射することによ
    って形成された歪ゲージパターンとを備えたことを特徴
    とする応力変換素子。
  4. （４）起歪部と起歪部の表面に配設された歪ゲージパタ
    ーンとを備えた応力変換素子の製造方法において、 単結晶半導体からなる起歪部を形成する起歪部形成工程
    と、 前記起歪部の表面に不純物を導入する不純物導入工程と
    、 不純物導入のなされた前記起歪部表面に選択的にレーザ
    照射し、不純物領域パターンからなる歪ゲージを形成す
    るレーザ照射工程とを含むようにしたことを特徴とする
    応力変換素子の製造方法。
  5. （５）起歪部と起歪部の表面に配設された歪ゲージパタ
    ーンとを備えた応力変換素子の製造方法において、 起歪部を形成する起歪部形成工程と、 前記起歪部上に半導体基体を形成する半導体基体形成工
    程と、 前記半導体基体の表面に不純物を導入する不純物導入工
    程と、 不純物導入のなされた前記半導体基体にレーザ照射し、
    不純物領域パターンからなる歪ゲージを形成するレーザ
    照射工程とを含むようにしたことを特徴とする応力変換
    素子の製造方法。
JP14710288A 1988-06-15 1988-06-15 応力変換素子およびその製造方法 Pending JPH01315172A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP14710288A JPH01315172A (ja) 1988-06-15 1988-06-15 応力変換素子およびその製造方法
EP19890907276 EP0372092A4 (en) 1988-06-15 1989-06-15 Stress conversion device and its production method
PCT/JP1989/000600 WO1989012912A1 (en) 1988-06-15 1989-06-15 Stress conversion device and its production method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14710288A JPH01315172A (ja) 1988-06-15 1988-06-15 応力変換素子およびその製造方法

Publications (1)

Publication Number Publication Date
JPH01315172A true JPH01315172A (ja) 1989-12-20

Family

ID=15422551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14710288A Pending JPH01315172A (ja) 1988-06-15 1988-06-15 応力変換素子およびその製造方法

Country Status (3)

Country Link
EP (1) EP0372092A4 (ja)
JP (1) JPH01315172A (ja)
WO (1) WO1989012912A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0289374A (ja) * 1988-09-27 1990-03-29 Hitachi Constr Mach Co Ltd シリコン薄膜ピエゾ抵抗素子の製造法
JPH05206482A (ja) * 1991-08-26 1993-08-13 Span Instr Inc ピエゾ抵抗半導体センサ・ゲージ及びこれを作る方法
JP2017181431A (ja) * 2016-03-31 2017-10-05 京セラ株式会社 応力センサ
JP2017181439A (ja) * 2016-03-31 2017-10-05 京セラ株式会社 応力センサ及びその製造方法
JP2017181434A (ja) * 2016-03-31 2017-10-05 京セラ株式会社 応力センサ
WO2017170748A1 (ja) * 2016-03-31 2017-10-05 京セラ株式会社 応力センサ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5552221A (en) * 1978-10-12 1980-04-16 Toshiba Corp Impurity dispersion method and its device
US4400681A (en) * 1981-02-23 1983-08-23 General Motors Corporation Semiconductor pressure sensor with slanted resistors
JPS60126871A (ja) * 1983-12-14 1985-07-06 Hitachi Ltd 半導体感圧装置とその製造法
JPS60157264A (ja) * 1984-01-26 1985-08-17 Sumitomo Electric Ind Ltd 歪センサ
JPS60195402A (ja) * 1984-03-16 1985-10-03 Fuji Electric Corp Res & Dev Ltd ひずみゲ−ジ
JPH0682842B2 (ja) * 1985-01-16 1994-10-19 株式会社長野計器製作所 感度自己温度補償型歪検出素子

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0289374A (ja) * 1988-09-27 1990-03-29 Hitachi Constr Mach Co Ltd シリコン薄膜ピエゾ抵抗素子の製造法
JPH05206482A (ja) * 1991-08-26 1993-08-13 Span Instr Inc ピエゾ抵抗半導体センサ・ゲージ及びこれを作る方法
JP2017181431A (ja) * 2016-03-31 2017-10-05 京セラ株式会社 応力センサ
JP2017181439A (ja) * 2016-03-31 2017-10-05 京セラ株式会社 応力センサ及びその製造方法
JP2017181434A (ja) * 2016-03-31 2017-10-05 京セラ株式会社 応力センサ
WO2017170748A1 (ja) * 2016-03-31 2017-10-05 京セラ株式会社 応力センサ
US10866203B2 (en) 2016-03-31 2020-12-15 Kyocera Corporation Stress sensor

Also Published As

Publication number Publication date
EP0372092A4 (en) 1991-05-15
EP0372092A1 (en) 1990-06-13
WO1989012912A1 (en) 1989-12-28

Similar Documents

Publication Publication Date Title
US7963171B2 (en) High temperature strain gages
JP2801674B2 (ja) シリコン薄膜およびその製造方法
US5518951A (en) Method for making thin film piezoresistive sensor
US3820401A (en) Piezoresistive bridge transducer
Obermeier et al. Characteristics of polysilicon layers and their application in sensors
JPH01315172A (ja) 応力変換素子およびその製造方法
CN112250031A (zh) 自带线性热电阻校正的热电堆红外传感器及其制备方法
WO2013020275A1 (zh) 一种mems压阻式拉压力芯片及传感器的制作方法
CN116242246B (zh) 一种超薄型全边框耐高温的半导体应变计及其制备方法
JPS6032993B2 (ja) 半導体応力センサおよびその製造方法
JPH03181179A (ja) 応力変換素子およびその製造方法
JPH08261853A (ja) 機械量センサ素子
JPS6261374A (ja) シリコンダイアフラムの形成方法
JPH03116787A (ja) 応力変換素子およびその製造方法
Gonzalez et al. Evaluation of the piezoresistive and electrical properties of polycrystalline silicon-germanium for MEMS sensor applications
JPS62187230A (ja) 力検出素子
JP2003523079A (ja) アモルファスシリコン層中に定義された多結晶シリコン領域を製造する方法
JPS6097676A (ja) 半導体圧力センサ及びその製造方法
JPS62283679A (ja) 半導体圧力センサの製造方法
JPH03208375A (ja) 半導体圧力センサ
JPH04164373A (ja) 薄膜型半導体抵抗装置の製造方法
JPS61119080A (ja) 半導体圧力センサの製造方法
JPS62268167A (ja) 薄膜圧力センサ
Gonzalez et al. Piezoresistivity and electrical properties of poly-SiGe deposited at CMOS-compatible temperatures
JPS6370529A (ja) 加速度測定装置の製造方法