JPS6370529A - 加速度測定装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は加速度を測定するための加速度測定装置の製造
方法に関する。

（従来の技術） 車両の加速度や各種機械装置の機械的振動などを測定す
るためには、かかる加速度（機械的振動による加速度を
含む。）による可動部材の機械的変位を電気信号に変換
することと、この電気信号を処理して加速度を測定する
ことが必要である。

このような目的に沿った従来装置として、いわゆるカン
チレバー（Ｃａｎｔ　ｉ　ｌ　ｅｖｅｒ　）あるいはダ
イヤフラム（Ｄｉａｐｈｒａｍ）を用いた加速度等の測
定装置が知られている。ここで、可動部材の機械的変位
を電気信号に変換する方式としては、可動部材とそれに
対向する固定部材の間の静電容量の変化を検出する方式
と、可動部材に抵抗を配設してピエゾ効果による抵抗変
化を検出する方式とがある。

後者のピエゾ効果による方式では、例えば可動部材をシ
リコン（Ｓｉ）で形成したときはその可動部材上に半導
体拡散抵抗を形成し、この抵抗変化を検出する。なあ、
この技術は例えば「電子技術」第２５巻第５号等に詳し
く説明されている。ピエゾ抵抗効果を利用する加速度測
定装置を実現するに当って必要になる３ｉカンチレバー
の製造方法は、例えば特開昭５９−３８６２１号公報に
示されているが、従来から一般に採用されている製造工
程を説明すると次のようになる。

第７図は３ｉを用いた従来のカンチレバーの製造方法を
示す工程別断面図である。まず、第７図（ａ＞に示すよ
うに３ｉ基板１にマスク材２の開口を介して例えばボロ
ン（Ｂ）をイオン注入し、Ｐ型の不純物注入３ｉ層３を
形成する。次に、第７図（ｂ）に示す如く、マスク材２
を除去した後に３ｉ基板１および不純物注入３ｉ層３上
に３ｉをエピタキシャル成長させ、３ｉ成長層４とする
。

次に、Ｓ１成長層４上にマスク材５を塗付し、カンチレ
バーすなわち可動片の形成領域を囲むように一方向に開
いた略矩形状の開口を形成する。

そしてこのような素子をエツチング処理すると、まず開
口を介して３ｉ成長層４が除去され、次にエツチングレ
ートの高い不純物注入Ｓｉ層３が遍択的に除去されて（
第７図（Ｃ）、（ｄ）図示）片待ち可動片（カンチレバ
ー）６が形成される。

その後、３ｉ成長層４上のマスク材５を除去し、可動片
６の先端に金属蒸着おるいは金属めっき等の技術で所定
重量のあもり７を形成すると、第７図（ｅ）に示すカン
チレバー構造が得られる。なお、ピエゾ抵抗効果を測定
するための半導体抵抗は、可動片６の上面に例えば不純
物をイオン注入することにより形成する。

このように３ｉを用いた従来装置の製造工程では、不純
物を注入した３ｉ層が不純物を注入しないＳｉ基板、３
ｉ層よりエツチングレートが高いという特性を利用する
ことにより、片待ちの可動片を形成している。

一方、ピエゾ抵抗効果において３ｉの感度はＧａＡｓ、
Ｇａ　Ｐ、Ｉｎ　Ｐ等の■−ｖ族化合物半導体の感度に
比べてかなり低く、従って高感度の加速度測定装置を１
ｑるためにはＱａ　ＡＳ等の■−Ｖ族化合物半導体を用
いることが望ましい。なあ、Ｇｅ、３ｉ　と比べたとき
の（３ａ　Ａｓの感度を次表に示す。

但し、ｄｌｏｇσｎ　／ｃｌｐ ＝　（−１／２ｋＴ）（ｄＥｇ／ｄｐ）σｎ：伝導率、
Ｐ：圧力、 Ｅｇ：バンドギャップ 〔発明が解決しようとする問題点〕 しかしながら、（３ａ　Ａｓ等の■−ｖ族化合物半導体
を用いた高感度の加速度測定装置を製造するに当っては
、第７図に示す製造工程は採用することができない。な
ぜなら、可動片の下側の空胴は可動片が上下に変位する
ため一定の深さを有していなければならないのに反して
、Ｑａ　Ａｓ等の基板にある程度の深さ以上に不純物を
イオン注入することが難しいからでおる。具体的には、
第７図の例ではイオン注入とその拡散により容易に数１
０ミクロンの深さの不純物注入層を形成できるが、Ｇａ
　ＡＳ基板では２００ｋｅＶ程度の加速電圧でイオンを
注入しても１ミクロン程度の深さにしか注入層が形成さ
れない。このため上記製造工程によって（３ａ　ＡＳの
可動片を形成しても、可動片がわずかに変位しただけで
空胴の底に可動片の先端が衝突し、加速度の検出、測定
が行えない。

そこで本発明は、（３ａ　ＡＳ等の■−ｖ族化合物半導
体を用いて可動片を形成した際にも、可動片に十分な変
位の余裕を与えて高感度かつ高精度に加速度を測定でき
る加速度測定装置の製造方法を提供することを目的とす
る。

〔問題点を解決するための手段〕

本発明に係る加速度測定装置の製造方法は、所定のエツ
チング条件下でエツチングレートの低い■−ｖ族化合物
半導体（例えばＧａ　ＡＳ　）等からなる基板上にエツ
チングレートの高い■−ｖ族化合物半導体（例えばＧａ
ＡＮＡｓ、Ｇａ　ＩｎＡｓ　）の第１の結晶層を成長さ
せる工程と、第１の結晶層上にエツチングレートの低い
■−ｖ族化合物半導体（例えばＧａ　Ａｓ　）の第２の
結晶層を成長させる工程と、第２の結晶層上にマスク材
を塗付しこれを一方向に開いた略矩形状に開口する工程
と、略矩形状の開口を介して第２の結晶層および第１の
結晶層をエツチングし、略矩形の開口に挟まれた第２の
結晶層を片待ちの可動片とする工程と、マスク材を除去
する工程と、可動片の先端部に所定の重量を有するおも
りを形成する工程と、可動片上に例えばイオン注入によ
りピエゾ抵抗となる半導体抵抗を形成する工程とを備え
ることを特徴とする。

〔作用〕

本発明による製造方法は以上のように構成されるので、
マスク材の一方向に開いた略矩形状の開口による第２の
結晶層のエツチングは片待ちの可動片を形成するように
働き、基板上の第１の結晶層は速いエツチングによって
可動片の下に一定以上の深さの空胴を形成するように動
き、従って可動片に十分な変位の余裕が与えられる。

〔実施例〕

以下、添付図面を参照して本発明方法の実施例を説明す
る。

第１図および第２図はカンチレバー（片待ち可動片）方
式に係る本発明方法の一例を示す製造工程別素子断面図
でおり、第３図はこの製造工程により得られる加速度測
定装置の斜視図でおる。そして、第１図は第３図のＡ−
Ａ線断面を示し、第２図はＢ−Ｂ線断面を示しており、
第１図の（ａ）〜（ｅ）は第２図の（ａ）〜（ｅ）にそ
れぞれ対応している。

まず、Ｇａ　Ａｓ　Ｗ板１１上にエツチングレートの高
いＧａＡρＡｓ又はＧａＩｎＡｓからなる第１の結晶層
１２を、例えば数１０ミクロンの厚さに成長させる。す
なわち、エツチングのための化学薬品、温度等によって
定まる所定のエツチング条件下で、エツチングレートの
低い材料により基板１１を構成し、エツチングレートの
高い材料により第１の結晶層１２を構成する。この結晶
成長法としては、ＬＥＰ、ＶＥＰ法等の種々のものを用
いることができる。

次に、第１の結晶＠１２上にＧａ　ＡＳからなる第２の
結晶層１３を同様の結晶成長法により薄く成長させるこ
とにより、第１図（ａ）および第２図（ａ）に示す構造
とする。なお、この第２の結晶層１３の厚さは形成され
る可動片の剛性等に応じて定める。

次に、第２の結晶層１３上の全面にマスク材１４を塗付
し、公知のフォトリソグラフィ技術等により一方向すな
わち後述のインテリジェント処理部の形成領域方向に開
いた略矩形状の開口を設け、第１図（ｂ）および第２図
（ｂ）に示す構造とする。なあ、この開口は第３図に示
すような角部に丸味がない矩形状でおってもよく、角部
にわずかの丸味を持たせたＵ字状に近い略矩形状でおっ
てもよい。また、略矩形状の開口の開く方向は一方向で
あればよく、いずれを向いていてもよい。

次に、第１図（ｂ）および第２図（ｂ＞のものを液相必
るいは気相でエツチングすると、まず開口部の第２の結
晶層１３がエツチングにより除去されて第１図（Ｃ）お
よび第２図（Ｃ）に示す構造となる。更にエツチングを
継続すると、第１の結晶層１２にエツチングが進行する
。このとき、第１の結晶層１２のエツチングレートは基
板１１および第２の結晶層１３のエツチングレートより
高くなっているので、以下のエツチングは第１の結晶層
１２について選択的に進行し、可動片１５となる第２の
結晶層１３の下側に徐々に空胴が形成されていく。そこ
で、可動片１５が完全に片待ちとなった状態すなわち第
１図（ｄ）および第２図（ｄ）に示す状態となったとき
に、エツチングを終了する。なあ、上記第１および第２
の結晶層１２．１３のエツチングは、同一のエツチング
液等によってもよく、結晶層に応じて異なるエツチング
液等を用いてもよい。

次に、第２の結晶層１３上のマスク材１４を除去し、所
定の重量を有するおもり１６を片待ちの可動片１５の先
端に設ける（第１図（ｅ）、第２図（ｅ）図示）。この
おもり１６は金属蒸着によって形成してもよく、金属め
っきにより形成してもよい。

次に、可動片１５の上にイオン注入により半導体抵抗１
７を形成すると共に、第２の結晶層１３に増幅回路等か
らなるインテリジェント処理部１８を形成すると、第３
図に示す加速度測定装置を得ることができる。

第４図は上記実施例の方法により得られた加速度測定装
置の、センサ部とインテリジェント処理部の関係を示す
図である。図示の如く、センシング用の半導体抵抗１７
の両端は電源に接続された基準抵抗Ｒ１とアースを介し
て増幅回路（ＡＭＰ）２１に接続される。ＡＭＰ２１は
例えば内部雑音が１０　　Ｖ以下、利得が１０６以上で
あって、ここで増幅された半導体抵抗１７の抵抗変化に
対応する信号は温度補償回路２２からインタフェース回
路２３を介して外部回路に出力される。なあ、インタフ
ェース回路２３は例えばＡ／Ｄ変換回路、Ｖ／Ｆ変挽変
格回路ッファ回路等により構成される。

上記実施例の方法によれば、下記の如き格別の効果を奏
することができる。第１に、可動片の下の空胴の深さす
なわち可動片の変位の余裕はエツチングレートの高い第
１の結晶層の厚さにより定まり、この厚さは結晶成長時
間等により制御できるので、空胴の深さを最適の値にす
ることが容易である。第２に、インテリジェント処理部
を同一チップ上に設けるようにしているので、装置の小
型軽量化が図れる。第３に、半導体抵抗はピエゾ効果の
感度が高い（３ａ　Ａｓにより形成されるので、高感度
、高精度の加速度測定が可能になる。

上記実施例については種々の変形が可能である。

例えば基板、第２の結晶層はＧａ　Ａｓに限られず、Ｇ
ａＰ、ＩｎＰ等であってもよい。また、基板は３ａ　Ａ
ｓ等の■−ｖ族化合物半導体であることが望ましいが、
これ以外の基板であってもよい。さらに、インテリジェ
ント処理部は別途用意したチップ上に形成してもよく、
インテリジェント処理部の一部のみを同一チップ上に設
け、伯の部分を別途用意したチップ上に設けてもよい。

次に、上記のものと同様の技術を用いてダイヤフラム方
式の加速度、撮動、圧力等の測定装置を製造する例を、
第５図および第６図を参照して説明する。

第５図はこのような測定装置の一部を断面で示した斜視
図であり、第６図はその製造工程別断面図である。まず
、第６図（ａ）に示すように例えばＧａ　ＡｌＡｓ又は
ＧａＩｎＡｓからなるエツチングレートの高い基板３１
の上面に、所定の厚さで例えば（３ａ　Ａｓからなるエ
ツチングレートの低い結晶層３２を成長させる。この結
晶成長には、ＬＥＰ法、ＶＥＰ法等の種々の成長法を用
いることができる。また、この結晶層３２の厚さはダイ
ヤフラムに加わる圧力等と結晶層の剛性に応じて定める
。

次に、第６図（ｂ）に示すように基板３１の下面の全面
にマスク材３３を塗付し、フォトリングラフィ等により
開口を設ける。そして、この開口を通して基板３１を液
相又は気相でエツチングすると、第６図（Ｃ）に示すよ
うな空胴３４が形成される。このとき、結晶層３２には
エラチングレー１〜の低い材料を選んであるので、基板
３１のみが選択的にエツチングされて結晶層３２は空胴
３４上にダイヤフラム３５として残存する。

次に、基板３１の下面に残存しているマスク材３３を除
去し、ダイヤフラム３５の中央部分に金属蒸着、金属め
っき等によりおもり３６を形成すると、第６図（ｄ）の
構造とすることができる。

更に、ダイヤフラム３５上に半導体抵抗３７をイオン注
入等により形成し、ダイヤフラム３５の周囲にインテリ
ジェント処理部３８を形成すると、第５図に示す測定装
置を得ることができる。

この第５図および第６図に示す例によれば、ピエゾ抵抗
効果はＧａ　Ａｓによる半導体抵抗において現れるので
、ダイヤフラムの変位を高感度および高精度に測定でき
る。また、結晶層はエツチングレートの低い材料（例え
ばＧａ　Ａｓ　）で形成ざ゛れるので、ダイヤフラムの
厚さを精度よく制御できる。

第５図および第６図に示す例の製造工程については、種
々の変形が可能である。例えばダイヤフラムとなる結晶
層の材料としては、（３ａ　ＡＳのみならずＧａＰ、Ｉ
ｎＰ等も用いることができる。

また、ダイヤフラムの形状は矩形に限らず、円形等であ
ってもよい。

（発明の効果） 以上、詳細に説明したように本発明では、マスク材の一
方向に開いた略矩形状の開口により第２の結晶層をエツ
チングして片待ちの可動片を形成し、次いで可動片の下
側部分の第１の結晶層を高いレートのエツチングにより
除去して空胴を形成するようにしたので、Ｇａ　Ａｓ等
の■−ｖ族化合物半導体を用いたときにも可動片に十分
な変位の余裕を与えることができ、従って高感度かつ高
精度に加速度を測定できる加速度測定装置を製造するこ
とができる。

【図面の簡単な説明】

第１図および第２図はそれぞれ本発明方法の一例を示す
製造工程別素子断面図、第３図は第１図および第２図に
示す製造工程により得られる加速度測定装置の斜視図、
第４図は第３図に示す装置のセンサ部とインテリジェン
ト処理部の関係図、第５図はダイヤフラム方式による測
定装置の斜視断面図、第６図は第５図の装置の製造工程
別素子断面図、第７図は従来方法を示す製造工程別素子
断面図である。 １１・・・基板、１２・・・第１の結晶層、１３・・・
第２の結晶層、１４・・・マスク材、１５・・・可動片
、１６・・・おもり、１７・・・半導体抵抗、１８・・
・インテリジェント処理部。 特許出願人　本田技研工業株式会社 代理人弁理士　　　長谷用　　芳　　樹第３図 工程別Ｆ！ｆｒｉ図 第　　１　　図 第　　２　　区 第４図 ダイヤプラム式測定装置の斜視断面間 第　５　区 第５図■装置０裂造工程別断面図 第　　６　　こ

Claims (4)

【特許請求の範囲】
1. １．所定のエッチング条件下でエツチングレートの低い
   基板上に、前記所定のエツチング条件下でエツチングレ
   ートの高いIII−Ｖ族化合物半導体の第１の結晶層を成
   長させる第１の工程と、前記第１の結晶層上に前記所定
   のエツチング条件下でエッチングレートの低いIII−Ｖ
   族化合物半導体の第２の結晶層を成長させる第２の工程
   と、前記第２の結晶層上にマスク材を塗付しこれを一方
   向に開いた略矩形状に開口する第３の工程と、前記マス
   ク材の略矩形状の開口を介して前記第２の結晶層および
   第１の結晶層を前記所定のエツチング条件下で順次エッ
   チングし、前記略矩形状の開口に挟まれた前記第２の結
   晶層を片待ちの可動片とする第４の工程と、 前記マスク材を除去する第５の工程と、 前記可動片の先端部に所定の重量を有するおもりを形成
   する第６の工程と、 前記可動片上に半導体抵抗を形成する第７の工程と を備える加速度測定装置の製造方法。
2. ２．前記基板および第２の結晶層はＧａＡｓからなる特
   許請求の範囲第１項記載の加速度測定装置の製造方法。
3. ３．前記第１の結晶層はＧａＡｌＡｓまたはＧａＩｎＡ
   ｓからなる特許請求の範囲第１項記載の加速度測定装置
   の製造方法。
4. ４．前記第７の工程において前記半導体抵抗は不純物の
   イオン注入により形成する特許請求の範囲第１項記載の
   加速度測定装置の製造方法。