JPH0680834B2 - 加速度測定装置の製造方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は加速度を測定するための加速度測定装置の製造
方法に関する。

〔従来の技術〕

車両の加速度や各種機械装置の機械的振動などを測定す
るためには、かかる加速度（機械的振動による加速度を
含む。）による可動部材の機械的変位を電気信号に変換
することと、この電気信号を処理して加速度を測定する
ことが必要である。このような目的に沿った従来装置と
して、いわゆるカンチレバー（Cantilever）あるいはダ
イヤフラム（Diaphram）を用いた加速度等の測定装置が
知られている。ここで、可動部材の機械的変位を電気信
号に変換する方式としては、可動部材とそれに対向する
固定部材の間の静電容量の変化を検出する方式と、可動
部材に抵抗を配設してピエゾ効果による抵抗変化を検出
する方式とがある。

後者のピエゾ効果による方式では、例えば可動部材をシ
リコン（Si）で形成したときはその可動部材上に半導体
拡散抵抗を形成し、この抵抗変化を検出する。なお、こ
の技術は例えば「電子技術」第25巻第５号等に詳しく説
明されている。ピエゾ抵抗効果を利用する加速度測定装
置を実現するに当って必要になるSiカンチレバーの製造
方法は、例えば特開昭59-38621号公報に示されている
が、従来から一般に採用されている製造工程を説明する
と次のようになる。

第７図はSiを用いた従来のカンチレーバの製造方法を示
す工程別断面図である。まず、第７図（ａ）に示すよう
にSi基板１にマスク材２の開口を介して例えばボロン
（Ｂ）をイオン注入し、Ｐ型の不純物注入Si層３を形成
する。次に、第７図（ｂ）に示す如く、マスク材２を除
去した後にSi基板１および不純物注入Si層３上にSiをエ
ピタキシャル成長させ、Si成長層４とする。

次に、Si成長層４上にマスク材５を塗付し、カンチレバ
ーすなわち可動片の形成領域を囲むように一方向に開い
た略矩形状の開口を形成する。そしてこのような素子を
エッチング処理すると、まず開口を介してSi成長層４が
除去され、次にエッチングレートの高い不純物注入Si層
３が選択的に除去されて（第７図（ｃ），（ｄ）図示）
片持ち可動片（カンチレバー）６が形成される。

その後、Si成長層４上のマスク材５を除去し、可動片６
の先端に金属蒸着あるいは金属めっき等の技術で所定重
量のおもり７を形成すると、第７図（ｅ）に示すカンチ
レバー構造が得られる。なお、ピエゾ抵抗効果を測定す
るための半導体抵抗は、可動片６の上面に例えば不純物
をイオン注入することにより形成する。

このようにSiを用いた従来装置の製造工程では、不純物
を注入したSi層が不純物を注入しないSi基板、Si層より
エッチングレートが高いという特性を利用することによ
り、片持ちの可動片を形成している。

一方、ピエゾ抵抗効果においてSiの感度はGaAs,GaP,InP
等のIII-V族化合物半導体の感度に比べてかなり低く、
従って高感度の加速度測定装置を得るためにはGaAs等の
III-V族化合物半導体を用いることが望ましい。なお、G
e,Siと比べたときのGaAsの感度を次表に示す。

〔発明が解決しようとする問題点〕 しかしながら、GaAs等のIII-V族化合物半導体を用いた
高感度の加速度測定装置を製造するに当っては、第７図
に示す製造工程は採用することができない。なぜなら、
可動片の下側の空胴は可動片が上下に変位するため一定
の深さを有していなければならないのに反して、GaAs等
の基板にある程度の深さ以上に不純物をイオン注入する
ことが難しいからである。具体的には、第７図の例では
イオン注入とその拡散により容易に数10ミクロンの深さ
の不純物注入層を形成できるが、GaAs基板では200keV程
度の加速電圧でイオンを注入しても１ミクロン程度の深
さにしか注入層が形成されない。このため上記製造工程
によってGaAsの可動片を形成しても、可動片がわずかに
変位しただけで空胴の底に可動片の先端が衝突し、加速
度の検出、測定が行えない。

そこで本発明は、GaAs等のIII-V族化合物半導体を用い
て可動片を形成した際にも、可動片に十分な変位の余裕
を与えて高感度かつ高精度に加速度を測定できる加速度
測定装置の製造方法を提供することを目的とする。

〔問題点を解決するための手段〕

本発明に係る加速度測定装置の製造方法は、所定のエッ
チング条件下でエッチングレートの低いIII-V族化合物
半導体（例えばGaAs）等からなる基板上にエッチングレ
ートの高いIII-V族化合物半導体（例えばGaAlAs,GaInA
s）の第１の結晶層を成長させる工程と、第１の結晶層
上にエッチングレートの低いIII-V族化合物半導体（例
えばGaAs）の第２の結晶層を成長させる工程と、第２の
工程と、第２の結晶層上にマスク材を塗付しこれを一方
向に開いた略矩形状に開口する工程と、略矩形の開口を
介して第２の結晶層および第１の結晶層をエッチング
し、略矩形状の開口に挟まれた第２の結晶層を片持ちの
可動片とする工程と、マスク材を除去する工程と、可動
片の先端部に所定の重量を有するおもりを形成する工程
と、可動片上に例えばイオン注入によりピエゾ抵抗とな
る半導体抵抗を形成する工程とを備えることを特徴とす
る。

〔作用〕

本発明による製造方法は以上のように構成されるので、
マスク材の一方向に開いた略矩形状の開口による第２の
結晶層のエッチングは片持ちの可動片を形成するように
働き、基板上の第１の結晶層は速いエッチングによって
可動片の下に一定以上の深さの空胴を形成するように働
き、従って可動片に十分な変位の余裕が与えられる。

〔実施例〕

以下、添付図面を参照して本発明方法の実施例を説明す
る。

第１図および第２図はカンチレバー（片持ち可動片）方
式に係る本発明方法の一例を示す製造工程別素子断面図
であり、第３図はこの製造工程により得られる加速度測
定装置の斜視図である。そして、第１図は第３図のA-A
線断面を示し、第２図はB-B線断面を示しており、第１
図の（ａ）〜（ｅ）は第２図の（ａ）〜（ｅ）にそれぞ
れ対応している。

まず、GaAs基板11上にエッチングレートの高いGaAlAs又
はGaInAsからなる第１の結晶層12を、例えば数ミクロン
の厚さに成長させる。すなわち、エッチングのための化
学薬品、温度等によって定まる所定のエッチング条件下
で、エッチングレートの低い材料により基板11を構成
し、エッチングレートの高い材料により第１の結晶層12
を構成する。この結晶成長法としては、LEP、VEP法等の
種々のものを用いることができる。

次に、第１の結晶層12上にGaAsからなる第２の結晶層13
を同様の結晶成長法により薄く成長させることにより、
第１図（ａ）および第２図（ａ）に示す構造とする。な
お、この第２の結晶層13の厚さは形成される可動片の剛
性等に応じて定める。

次に、第２の結晶層13上の全面にマスク材14を塗付し、
公知のフォトリソグラフィ技術等により一方向すなわち
後述のインテリジェント処理部の形成領域方向に開いた
略矩形状の開口を設け、第１図（ｂ）および第２図
（ｂ）に示す構造とする。なお、この開口は第３図に示
すような角部に丸味がない矩形状であってもよく、角部
にわずかの丸味を持たせたＵ字状に近い略矩形状であっ
てもよい。また、略矩形状の開口の開く方向は一方向で
あればよく、いずれを向いていてもよい。

次に、第１図（ｂ）および第２図（ｂ）のものを液相あ
るいは気相でエッチングすると、まず開口部の第２の結
晶層13がエッチングにより除去されて第１図（ｃ）およ
び第２図（ｃ）に示す構造となる。更にエッチングを継
続すると、第１の結晶層12にエッチングが進行する。こ
のとき、第１の結晶層12のエッチングレートは基板11お
よび第２の結晶層13のエッチングレートより高くなって
いるので、以下のエッチングは第１の結晶層12について
選択的に進行し、可動片15となる第２の結晶層13の下側
に徐々に空胴が形成されていく。そこで、可動片15が完
全に片持ちとなった状態すなわち第１図（ｄ）および第
２図（ｄ）に示す状態となったときに、エッチングを終
了する。なお、上記第１および第２の結晶層12,13のエ
ッチングは、同一のエッチング液等によってもよく、結
晶層に応じて異なるエッチング液等を用いてもよい。

次に、第２の結晶層13上のマスク材14を除去し、所定の
重量を有するおもり16を片持ちの可動片15の先端に設け
る（第１図（ｅ）、第２図（ｅ）図示）。このおもり16
は金属蒸着によって形成してもよく、金属めっきにより
形成してもよい。

次に、可動片15の上にイオン注入により半導体抵抗17を
形成すると共に、第２の結晶層13に増幅回路等からなる
インテリジェント処理部18を形成すると、第３図に示す
加速度測定装置を得ることができる。

第４図は上記実施例の方法により得られた加速度測定装
置の、センサ部とインテリジェント処理部の関係を示す
図である。図示の如く、センシング用の半導体抵抗17の
両端は電源に接続された基準抵抗R1とアースを介して増
幅回路（AMP）21に接続される。AMP21は例えば内部雑音
が10^-7Ｖ以下、利得が10⁶以上であって、ここで増幅さ
れた半導体抵抗17の抵抗変化に対応する信号は温度補償
回路22からインタフェース回路23を介して外部回路に出
力される。なお、インタフェース回路23は例えばA/D変
換回路、V/F変換回路、バッファ回路等により構成され
る。

上記実施例の方法によれば、下記の如き格別の効果を奏
することができる。第１に、可動片の下の空胴の深さす
なわち可動片の変位の余裕はエッチングレートの高い第
１の結晶層の厚さにより定まり、この厚さは結晶成長時
間等により制御できるので、空胴の深さを最適の値にす
ることが容易である。第２に、インテリジェント処理部
を同一チップ上に設けるようにしているので、装置の小
型軽量化が図れる。第３に、半導体抵抗はピエゾ効果の
感度が高いGaAsにより形成されるので、高感度、高精度
の加速度測定が可能になる。

上記実施例については種々の変形が可能である。例えば
基板、第２の結晶層はGaAsに限られず、GaP,InP等であ
ってもよい。また、基板はGaAs等のIII-V族化合物半導
体であることが望ましいが、これ以外の基板であっても
よい。さらに、インテリジェント処理部は別途用意した
チップ上に形成してもよく、インテリジェント処理部の
一部のみを同一チップ上に設け、他の部分を別途用意し
たチップ上に設けてもよい。

次に、上記のものと同様の技術を用いてダイヤフラム方
式の加速度、振動、圧力等の測定装置を製造する例を、
第５図および第６図を参照して説明する。

第５図はこのような測定装置の一部を断面で示した斜視
図であり、第６図はその製造工程別断面図である。ま
ず、第６図（ａ）に示すように例えばGaAlAs又はGaInAs
からなるエッチングレートの高い基板31の上面に、所定
の厚さで例えばGaAsからなるエッチングレートの低い結
晶層32を成長させる。この結晶成長には、LEP法、VEP法
等の種々の成長法を用いることができる。また、この結
晶層32の厚さはダイヤフラムに加わる圧力等と結晶層の
剛性に応じて定める。

次に、第６図（ｂ）に示すように基板31の下面の全面に
マスク材33を塗付し、フォトリソグラフィ等により開口
を設ける。そして、この開口を通して基板31を液相又は
気相でエッチングすると、第６図（ｃ）に示すような空
胴34が形成される。このとき、結晶層32にはエッチング
レートの低い材料を選んであるので、基板31のみが選択
的にエッチングされて結晶層32は空胴34上にダイヤフラ
ム35として残存する。

次に、基板31の下面に残存しているマスク材33を除去
し、ダイヤフラム35の中央部分に金属蒸着、金属めっき
等によりおもり36を形成すると、第６図（ｄ）の構造と
することができる。更に、ダイヤフラム35上に半導体抵
抗37をイオン注入等により形成し、ダイヤフラム35の周
囲にインテリジェント処理部38を形成すると、第５図に
示す測定装置を得ることができる。

この第５図および第６図に示す例によれば、ピエゾ抵抗
効果はGaAsによる半導体抵抗において現れるので、ダイ
ヤフラムの変位を高感度および高精度に測定できる。ま
た、結晶層はエッチングレートの低い材料（例えばGaA
s）で形成されるので、ダイヤフラムの厚さを精度よく
制御できる。

第５図および第６図に示す例の製造工程については、種
々の変形が可能である。例えばダイヤフラムとなる結晶
層の材料としては、GaAsのみならずGaP,InP等も用いる
ことができる。また、ダイヤフラムの形状は矩形に限ら
ず、円形等であってもよい。

〔発明の効果〕

以上、詳細に説明したように本発明では、マスク材の一
方向に開いた略矩形状の開口により第２の結晶層をエッ
チングして片持ちの可動片を形成し、次いで可動片の下
側部分の第１の結晶層を高いレートのエッチングにより
除去して空胴を形成するようにしたので、GaAs等のIII-
V族化合物半導体を用いたときにも可動片に十分な変位
の余裕を与えることができ、従って高感度かつ高精度に
加速度を測定できる加速度測定装置を製造することがで
きる。

【図面の簡単な説明】

第１図および第２図はそれぞれ本発明方法の一例を示す
製造工程別素子断面図、第３図は第１図および第２図に
示す製造工程により得られる加速度測定装置の斜視図、
第４図は第３図に示す装置のセンサ部とインテリジェン
ト処理部の関係図、第５図はダイヤフラム方式による測
定装置の斜視断面図、第６図は第５図の装置の製造工程
別素子断面図、第７図は従来方法を示す製造工程別素子
断面図である。 11…基板、12…第１の結晶層、13…第２の結晶層、14…
マスク材、15…可動片、16…おもり、17…半導体抵抗、
18…インテリジェント処理部。

Claims (4)

【特許請求の範囲】
1. 【請求項１】所定のエッチング条件下でエッチングレー
   トの低い基板上に、前記所定のエッチング条件下でエッ
   チングレートの高いIII-V族化合物半導体の第１の結晶
   層を成長させる第１の工程と、 前記第１の結晶層上に前記所定のエッチング条件下でエ
   ッチングレートの低いIII-V族化合物半導体の第２の結
   晶層を成長させる第２の工程と、 前記第２の結晶層上にマスク材を塗付しこれを一方向に
   開いた略矩形状に開口する第３の工程と、 前記マスク材の略矩形状の開口を介して前記第２の結晶
   層および第１の結晶層を前記所定のエッチング条件下で
   順次エッチングし、前記略矩形状の開口に挟まれた前記
   第２の結晶層を片持ちの可動片とする第４の工程と、 前記マスク材を除去する第５の工程と、 前記可動片の先端部に所定の重量を有するおもりを形成
   する第６の工程と、 前記可動片上に半導体抵抗を形成する第７の工程と を備える加速度測定装置の製造方法。
2. 【請求項２】前記基板および第２の結晶層はGaAsからな
   る特許請求の範囲第１項記載の加速度測定装置の製造方
   法。
3. 【請求項３】前記第１の結晶層はGaAlAsまたはGaInAsか
   らなる特許請求の範囲第１項記載の加速度測定装置の製
   造方法。
4. 【請求項４】前記第７の工程において前記半導体抵抗は
   不純物のイオン注入により形成する特許請求の範囲第１
   項記載の加速度測定装置の製造方法。