JP6708824B2 - 半導体構造のプレクリーニング - Google Patents

半導体構造のプレクリーニング Download PDF

Info

Publication number
JP6708824B2
JP6708824B2 JP2014187736A JP2014187736A JP6708824B2 JP 6708824 B2 JP6708824 B2 JP 6708824B2 JP 2014187736 A JP2014187736 A JP 2014187736A JP 2014187736 A JP2014187736 A JP 2014187736A JP 6708824 B2 JP6708824 B2 JP 6708824B2
Authority
JP
Japan
Prior art keywords
exposed
dielectric layer
layer
cleaning
partial pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014187736A
Other languages
English (en)
Other versions
JP2015092548A (ja
Inventor
テオドショウ アレックス
テオドショウ アレックス
バージェス スティーブ
バージェス スティーブ
Original Assignee
エスピーティーエス テクノロジーズ リミティド
エスピーティーエス テクノロジーズ リミティド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エスピーティーエス テクノロジーズ リミティド, エスピーティーエス テクノロジーズ リミティド filed Critical エスピーティーエス テクノロジーズ リミティド
Publication of JP2015092548A publication Critical patent/JP2015092548A/ja
Application granted granted Critical
Publication of JP6708824B2 publication Critical patent/JP6708824B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046Dry cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体構造をプレクリーニングする方法、および関連するモジュラー半導体プロセスツールに関する。
半導体産業では、金属層または他の導電層、たとえばチタン、窒化チタン、アルミニウムおよび銅を統合メタライゼーションツールで堆積させる前に金属間誘電体(IMD)の下に形成される金属接触をスパッタエッチングすることが通常の方法である。金属接触はアルミニウムまたは別の金属から形成することができる。スパッタエッチングの目的は、自然酸化物をアルミニウムまたは他の金属面から除去して、その後の堆積のための原子的に清浄な面を残すことである。必要量の材料が金属面から除去された後、スパッタエッチングプロセスの一部であるプラズマのスイッチを切り、そしてプロセスチャンバーを、前もって決められた圧力まで排気して、統合プロセスツール中の他のモジュールの汚染を回避する。プレクリーニングモジュールの生産性は、ウェハをモジュールから取り出し、輸送モジュールから堆積モジュールへ移動させる前に、モジュール中で充分に低い圧力を回復するためにかかる時間によって強く影響を受ける。典型的には、スパッタエッチングは、ウェハ面にAr+イオンを衝突させる、高真空で実施されるアルゴンスパッタエッチングプロセスである。
たとえば比較的厚いIMD(典型的には数ミクロン超)を用いたいくつかのアプリケーション分野では、ポリイミド(PI)などの有機誘電材料が性能およびコストの見地に基づいて選択される。そのようなアプリケーション分野の非限定的例は、アンダーバンプメタライゼーション(UBM)においてである。
米国特許第6107192号明細書は、様々なプラズマを使用するメタライゼーションの前のプレクリーニングプロセスを開示する。プラズマプレクリーニングは、Cu副層のスパッタリングをしない天然のCuOの化学的還元を含み得る。米国特許第6107192号明細書で開示されているIMDは、SiO2、SiOFなどの低k無機材料、または低kCDO(炭素ドープ酸化物)である。本発明は、有機IMDを使用した異なるプロセスであって、材料の物理的除去が実施されるプロセスに関する。米国特許第4357203号明細書は、ビアホールがアルミニウム層を覆うポリイミド誘電層間絶縁層中に形成される多層メタライゼーションシステムの形成を開示している。ビアホールは、ポリイミドの酸素プラズマエッチングによって形成され、その結果、残存するフィルム(自然酸化物でない)がアルミニウムの露出した下層上に形成される。残存するフィルムを続いて第2プラズマエッチング工程によって除去する。米国特許第4357203号明細書で開示されているプロセスは、アルミニウムの第2のパターン化層を使用して、ビアホールのエッチングの前にマスクを形成し、アルミニウムマスクは第2のプラズマエッチングが実施される時に所定の位置にある。このプロセスは、本発明が取り扱うプロセスに適さない。その一方、本発明は、メタライゼーション工程の前に、パターン化されたIMD層の下に金属層を有するが、IMD層の上にはさらなる層を有しない半導体構造が提供される最新の商業的半導体製造技術に適用される。露出した金属層をプレクリーニングするためにプレクリーニング工程を提供することが望ましい。上述のように、Arスパッタエッチングを実施して、このプレクリーニングを達成することは周知である。しかしながら、本発明者らは、Arスパッタプロセスが半導体ウェハ面上の材料に対して比較的低い選択性を有することに気付いた。また、本発明者らは、プレクリーニングに暴露される金属の表面積が実際にはプレクリーニングに暴露されるIMDの表面積よりもかなり小さく、その結果、半導体構造面から除去される材料のほとんどが実際にIMD面から除去されることに気付いた。さらに、本発明者らは、スパッタリングされたIMD材料がプレクリーニングプロセスチャンバーの汚染の潜在的に重要な原因であり、そしてもし揮発性ガスがプレクリーニングモジュールから流出するならば、プロセスツールの残りの部分の汚染の原因にもなることに気付いた。したがって、Arスパッタエッチングプロセス後のプレクリーニングモジュール中の望まれない汚染物質の量を最少にすることが望ましい。本発明者らは、汚染物質の産生が、Arスパッタエッチング後に生じる汚染物質の性質のために、ポリイミドなどの有機誘電材料が使用される場合に特に問題であり得ることにさらに気付いた。問題のある汚染物質の例はCOおよびCO2である。
米国特許第6107192号明細書 米国特許第4357203号明細書
要約すれば、本発明者らは、特異的であるが商業的に重要なプロセス条件の組み合わせが上述の特定の問題を引き起こすことを理解している。したがって、本発明者らは少なくともその実施形態のいくつかで前述の問題に対処する本発明を考案した。
本発明の第1の態様によると、
i)有機誘電材料の露出した誘電体層を有する半導体構造を用意する工程であって、誘電体層が、プレクリーニングされる1以上の導電性構造を露出させる、その中に形成された1以上の機構を有し、導電性構造はそれぞれ、場合によってその上にバリヤ層が形成された金属層を含み、そして露出した誘電体層の表面積が、誘電体層によって露出した導電性構造の表面積よりも大きいものである、工程、および
ii)露出した導電性構造から材料を除去するため、そして有機誘電材料を露出した誘電体層から除去するためにAr/H2スパッタエッチングを実施することによって半導体構造をプレクリーニングする工程
を含む半導体構造をプレクリーニングする方法であって、工程ii)は、1.0:1以下、さらに好ましくは0.5:1未満、そして最も好ましくは0.4:1以下の分圧比Ar:H2で存在するArおよびH2を用いて実施される、方法が提供される。
このように、スパッタエッチングの間に生じる望まれない汚染物質の量を減少させ、典型的には高真空に相当する所望の圧力を達成するために必要なポンピング時間を減少させることが可能である。さらなる利点は、半導体構造、特に金属層の汚染が減少することである。
熟練した読者は、バルク酸化物がそれ自体有機材料でない場合、CDOは「有機誘電材料」でないこと、すなわち炭素でのドーピングによって無機材料が有機にならないことを理解するであろう。
COおよびCO2などの汚染物質は、本発明を実施する結果として減少させることができる。
「金属」という用語は、その範囲内に合金を包含すると理解される。誤解を避けるために、「合金」という用語は、金属の組み合わせ、ならびにある量の非金属添加物を有する金属を包含する可能性がある。たとえば、アルミニウム・ケイ素合金は本発明の範囲内に含まれる。ケイ素は、典型的には微量成分として、たとえば0.5〜2.5At%の範囲内で存在する。
工程ii)は、0.1:1以上の分圧比Ar:H2で存在するArおよびH2を使用して実施することができる。
上記数値のいずれか2つの間のすべての可能な分圧比は本発明の範囲内に含まれると理解される。たとえば、本発明はその範囲内に1.0:1〜0.1:1の範囲内、0.5:1未満〜0.1:1、および0.4:1〜0.1:1のAr:H2分圧比を含む。
有機誘電材料は炭素および酸素を含み得る。
有機誘電材料は有機ポリマーであり得る。好ましくは、有機誘電材料はポリイミドである。
導電性構造はそれぞれその上に自然酸化物層を有してもよく、そして工程ii)は自然酸化物を露出した導電性構造から除去することによって半導体構造をプレクリーニングすることを含んでもよい。
露出した誘電体層の表面積の、誘電体層によって露出した導電性構造の表面積に対する比は25:1超であり得、好ましくは50:1超である。いくつかの実施形態において、露出した誘電体層の表面積の、誘電体層によって露出した導電性構造の表面積に対する比はさらに大きく、75:1超、または100:1超であり得る。
工程ii)を実施して、露出した誘電体層から少なくとも10nmの深さまで有機誘電材料を除去することができる。
有機誘電材料の誘電体層は少なくとも1ミクロンの厚さを有し得る。
金属層はアルミニウムまたは銅であり得る。
導電性構造は、それぞれ金属層からなっていてもよい。あるいは、導電性構造は、その上に形成されたバリヤ層を有する金属層を含んでもよい。バリヤ層は、チタンなどの金属層、またはTiNなどの導電性化合物の層であってよい。熟練した読者によって充分に理解されるように、バリヤ層はARC(反射防止コーティング)層として存在してもよい。
本発明の方法はプレクリーニングプロセスチャンバー中で実施することができる。該方法は、
iii)プレクリーニングプロセスチャンバーを所定の圧力以下まで排気するさらなる工程を含み得る。好ましくは、所定の圧力は1×10-6Torrである。該方法は、
iv)さらなるプロセス工程を実施することができるように半導体構造をさらなるプロセスチャンバーまで移すさらなる工程を含んでもよく、この場合、プレクリーニングプロセスチャンバー中で所定の圧力が達成された後に半導体構造を移す。
工程ii)で実施されるプレクリーニングはCOを生じる可能性があり、工程iii)で実施されるプロセスチャンバーの所定の圧力までの排気は、1×10-7Torr以下の分圧を得ることを含み得る。
工程ii)で実施されるプレクリーニングはCO2を生じる可能性があり、工程iii)で実施されるプロセスチャンバーの所定の圧力への排気は、1×10-7Torr以下のCO2の分圧を得ることを含み得る。
典型的には、半導体構造は、導電性構造を有する半導体ウェハと、その上に形成された露出した誘電体層とを含む。
本発明における第2の態様によると、
有機誘電材料の露出した誘電体層を有する半導体構造を提供するための1以上の加工モジュールであって、誘電体層が、プレクリーニングされる1以上の導電性構造を露出させる、その中に形成された1以上の機構を有し、導電性構造はそれぞれ、場合によってバリヤ層がその上に形成された金属層を含み、露出した誘電体層の表面積が誘電体層によって露出される導電性構造の表面積よりも大きい、加工モジュール、
プレクリーニングプロセスチャンバー、
半導体構造に関してさらなるプロセス工程を実施するためのさらなるプロセスチャンバー、
半導体構造を加工モジュールからプレクリーニングプロセスチャンバーへ移すための手段、および
プレクリーニング後に半導体構造をプレクリーニングプロセスチャンバーからさらなるプロセスチャンバーへ移すための手段
を含むモジュラー半導体プロセスツールであって、
プレクリーニングプロセスチャンバーは、材料を導電性構造から除去し、そして有機誘電材料を露出した誘電体層から除去するために、1.0:1以下、さらに好ましくは0.5:1未満、そして最も好ましくは0.4:1以下の分圧比Ar:H2で存在するArおよびH2を使用してAr/H2スパッタエッチングを実施するためのスパッタエッチング装置を含む、モジュラー半導体プロセスツールが提供される。
いくつかの実施形態において、さらなるプロセスチャンバーは、半導体構造上に金属の1以上の層を堆積させるためのメタライゼーションツールである。金属層または他の導電層、たとえばチタン、窒化チタン、アルミニウムまたは銅は、メタライゼーションツールを用いて堆積させることができる。
半導体構造をプレクリーニングプロセスチャンバーからさらなるプロセスチャンバーへ移すための手段は、プレクリーニングプロセスチャンバーに関連するプロセス条件の検出に関して操作可能であり得る。プロセス条件は、プレクリーニング後のプレクリーニングプロセスチャンバー中で所定の圧力で達成される。典型的には、プロセスツールは、プロセス条件を検出し、半導体構造をプレクリーニングプロセスチャンバーからさらなるプロセスチャンバーへ移すための手段の操作を制御するための制御システムを含む。典型的には、制御システムは、プロセスツールおよび/またはプロセスパラメータの他の条件をモニターし、そしてプロセスツールの他の操作を制御する。半導体構造をプロセスツールのモジュール間で輸送するための輸送モジュールおよび輸送設備は、熟練した読者にはよく知られている。
本発明を記載してきたが、本発明は前記、または以下の説明、図面若しくは特許請求の範囲で記載される特徴の任意の発明の組み合わせに及ぶ。
本発明による方法および装置の実施形態を添付の図面を参照して記載する。
図1は、本発明のプレクリーニングモジュールの断面図である。 図2は、プレクリーニングされる半導体構造の簡略化された半概略的断面図である。 図3は、Arスパッタエッチングプレクリーニングを用いてエッチングされたPI/アルミニウムウェハの残留ガス分析器(RGA)のグラフである。 図4は、本発明のAr/H2スパッタエッチングプレクリーニングを用いてエッチングされたPI/アルミニウムウェハのRGAのグラフである。 図5は、その上に形成されたアルミニウムおよびPI層を有するウェハのArスパッタエッチングプレクリーニングおよびAr/H2スパッタエッチングプレクリーニングについて1×10-7TorrのCO分圧に達する時間を示す。
図1は、メタライゼーションツールなどの統合半導体加工ツール(図示せず)の一部を形成するプレクリーニングモジュールを備え得るプレクリーニングプロセスツール10を示す。プロセスツール10が統合メタライゼーションツールにおいてプレクリーニングモジュールとして提供される場合、プロセスツール10を使用して、PVDによる金属堆積工程の前に半導体ウェハ12をクリーニングする。プロセスツール10は、ガス注入口16、ウェハローディングスロット18、およびターボポンプ(図示せず)などの好適なポンプとの接続のためのポンピングポート20を有するチャンバー14を備える。プロセスツール10は、プロセスツール10内でプラズマを発生させ、維持するためのプラズマ生成手段をさらに備える。図1で示される実施形態では、2つのRF源を使用して、チャンバー14中でプラズマを発生させる。チャンバー14の上部は、Al23などの任意の好適なセラミック材料から形成することができるセラミック壁14aを有する。セラミック壁14aの周りに配置されるのは、ICP源の一部を形成するバンドまたはストラップ22である。ICP源そして実際にはプラズマ発生装置は概して熟練した読者に周知の種類のものであり、したがってICP源のさらなる要素は図1中で示されていない。RFバイアス源24をプラテンアセンブリ26に適用する。プラテンアセンブリ26は、ウェハ12が取り付けられた上面26aを備える。使用時、RFバイアス源24はRFバイアスをウェハ12に適用して、プラズマからのイオンをウェハ面上へ加速させる。RFバイアスは、任意の都合のよい周波数のものであり得、典型的には13.56MHzが使用される。プラテンを熟練した読者には周知の方法で加熱することができる。チャンバー14を接地する。プラテンアセンブリ26は図1で実線と点線との両方で示される。実線はウェハローディングスロット18のすぐ近くに引き下げられた位置でのプラテンアセンブリを示す。使用時、ウェハを、ウェハローディングスロット18からプラテンアセンブリ面26a上へ導入する。プラテンアセンブリ26を次いで図1中で点線によって示される位置まで上昇させる。これは、プラズマ発生装置を用いてプラズマ28を形成することによって達成されるスパッタエッチングによるプレクリーニングに採用される構成である。
図2は、30で概して図示される、本発明にしたがってプレクリーニングすることができる一般的な種類の半導体構造を半概略的形態で示す。簡単にするために、この概略図は、誘電体38の下の相互接続層および基体面上に存在するトランジスタを示さない。半導体構造30は、その上に形成されたアルミニウム層34を有する半導体基体32を備える。パターン化PI層36が誘電材料の層38上に形成される。PI層36はあらかじめパターン化されて、トレンチまたはビアホールなどの多数の機構(feature)40が残っている。機構40は下にあるアルミニウム層34を露出させる。しかしながら、加工条件の結果、半導体構造30は、アルミニウム層34の機構40によって露出されている部分上に酸化アルミニウム層42が存在する状態でプレクリーニングモジュールに供給される。プレクリーニングによって酸化アルミニウム層42を除去する必要があり、本発明によってこの目的を達成することができる。半導体構造30は、露出したPI層36でのプレクリーニングのために提供される。すなわち、PI層36の上にさらなる層はない。実際には、半導体構造30の形状は、プレクリーニングの間にスパッタエッチングにさらされる半導体デバイスの表面積の大部分をPI層36が形成するようなものである。誘電材料の層38もPIから形成することができるが、これは必ずしも当てはまるわけではなく、層38は異なる誘電材料からなる可能性があることに注意する。
本発明に従って、アルゴンおよび水素の混合物をプロセスガスとして用いるスパッタエッチングプロセスを用いてプレクリーニングを実施した。比較のために、そして本発明の利点を示すために純粋なアルゴンスパッタエッチングプレクリーニングを用いて、実験をさらに実施した。
残留ガス分析器(RGA)をプロセスチャンバー14に取り付けて、様々なプレクリーニングスパッタエッチングの最中および後に存在するガスをモニターした。図2で概して示されるPI/アルミニウム半導体ウェハを、様々なプレクリーニング工程に供し、結果を図3〜5に示す。図3および図5の両方で、CO、CO2、CH3、OHおよびH2Oに相当するグラフをそれぞれ参照番号50、52、54、56、および58によって示す。図3は、従来型のArイオンプレクリーニング工程後のRGAから得られる典型的なグラフ表示を示す。RGA分析を用いて、PI IMDフィルムのイオン衝撃の間に、異なる質量のフラグメントがPI面から放出されることが見いだされた。このことは、プレクリーニング工程中およびプレクリーニング工程後の時間の関数としての様々な質量フラグメントの分圧を示す図3からわかる。観察される主要なフラグメントはCOおよびCO2であり、他の気相炭化水素分子を伴う。これらの種のレベルはRGAを用いてモニターすることができる。COは、チャンバーからポンプで除去するために長時間かかる可能性があり、クリーニングされたアルミニウムまたは他の金属面の容易な酸化を促進して金属酸化物層を提供し得る非常に反応性の高い種であるために、特に問題である。プレクリーニング工程の目的は、金属酸化物を金属層の上面から除去することであるので、このことは非常に望ましくない。金属酸化物層の存在は、金属層に対する金属対金属接触を生じさせることが目的である場合に非常に望ましくない。なぜなら、界面の酸化は高い接触抵抗および低い金属間接着に至るからである。先行技術のプロセスによってしばしば観察される低いて接触抵抗は、アルミニウム接触上に付着する残留汚染物質、特にPIのスパッタリングによって生じるCOの結果であると考えられる。概して、PIフィルムのスパッタエッチングによって生じる気相種は、ウェハ面と反応し得る、ポンプで除去され得る、チャンバー壁上に吸収され得る、またはチャンバー中に汚染物として存在し得る。スパッタエッチング後、面上の保護「膜」が破壊され、チャンバーのさらなる進行中の汚染を許容するので、PI面はさらに不安定であることも知られている。COおよびCO2などの望ましくない汚染物質は、従来型Arスパッタエッチングを用いたプレクリーニング後に容易に生じ、これらの種はチャンバーからポンプで除去するのに長時間を有する可能性があることが、図3からわかる。図3で示されるグラフになるプレクリーニングでは、材料をウェハから200Å(オングストローム)の深さまで除去した。
本発明は、PIなどの有機誘電材料をIMDとして使用して半導体ウェハ上の金属接触から自然酸化物を物理的に除去する。本発明は、Ar/H2スパッタエッチングを用いて半導体ウェハ面から材料を除去する。これによって、プロセスモジュール中の滞留時間を短縮することができるので、チャンバー内の有機汚染レベルを低減することができ、生産性の利益が得られることが判明した。図4は、PIおよびアルミニウムでコーティングされたウェハのAr/H2プラズマスパッタエッチングについてのRGAのグラフを示す。このプレクリーニング工程の典型的であるが非限定的なプロセス条件は、Ar流速18sccm、水素流速1〜100sccm、ICPコイル電力500W、ICPコイル周波数13.56MHz、プラテンバイアス電力1200W、プラテンバイアス周波数13.56MHzである。材料を約200Åの深さまで除去した。アルゴン/水素プラズマの使用によって、アルゴンのみを使用するスパッタエッチングと比べて汚染レベルは相当減少することがわかる。12秒以内にCO分圧は1×10-7Torrまで降下することがわかり、これは図3で示される結果よりも実質的な改善である。
図5は、アルゴンのみ、およびアルゴンと水素との様々な混合物を用いるスパッタエッチング後に1×10-7TorrのCO分圧を達成するためにかかる時間を示す。図5中のデータ点のすぐ隣に記載した数値は、このCO分圧を達成するための時間(秒)である。アルゴンおよび水素の混合物に相当するデータ点に対して括弧中に記載した数値は、アルゴンの水素に対する分圧比である。図5から、アルゴン/水素プラズマを使用してスパッタエッチングプレクリーニングを実施することによって、CO分圧は、水素が存在しない場合よりもはるかに迅速に1×10-7Torrの低レベルに達することがわかる。したがって、スパッタクリーニングされたアルミニウム面で汚染が起こる機会が減少する。さらに、アルゴン/水素スパッタエッチングを利用するプレクリーニングモジュールを備える加工ツールの生産性が改善される。なぜなら、プレクリーニングモジュールからの半導体ウェハの除去を実施することができる前に必要な高真空状態がより迅速に達成されるからである。所望の高真空状態、たとえば1×10-7TorrのCOの分圧などの条件を達成するためのこの回収プロセスは、プレクリーニングプロセスでの水素の相対的な寄与を増大させることによって実質的に改善される。図5中の0、50および100sccmの水素でのデータ点はすべて18sccmのアルゴンが使用されるプロセスに関連し、一方、8:5のアルゴン/水素分圧比データ点は50sccmのアルゴン流に相当することに留意する。
いかなる特定の理論または推測によっても制限されることを望まないが、CO分圧のグラフについての可能な説明は、プラズマからの熱の存在下で気相において起こり得る、COおよびH2が関与する化学反応である。
CO+2H2→CH3OH
その後、この分子はプラズマによって急速に分裂して、CH3(質量15)およびOH(質量17)フラグメントになると思われる。この理論は図4で示されるRGAのグラフとよく合致する。COの回収率(すなわち、CO除去率)は、アルゴン/水素プレクリーニングが使用される場合、CH3およびOHについてよりもはるかに高い。その一方、図3から分かるように、アルゴンのみでのプレクリーニングでは、その逆も正しく、COレベルはCH3およびOHよりも減少するのにはるかに長時間を要する。このことは、アルゴン/水素プラズマがより多くのCOを使い尽くすことによってCH3およびOHの形成を促進し、それによって残留汚染物としてそれ以外の方法で存在するCOを除去することを示唆する。COと反応させることによって、水素は、反応性が低く迅速にポンプ操作することができる種を産生することにより金属面の汚染を低減するのに役立つ。この点で、図4は、CH3の分圧が非常に低く、1×10-7Torr以下のレベルを迅速に達成することを示すことに留意する。OHはH2O(質量18)の曲線を追従し、ポンプで除去するためにさらに時間を要する。このことは、さらなる反応、すなわちCO2の水素化の存在によって説明することができる。これはまた、図3および4で示されるRGAデータとも合致する。なぜなら、CO2ピークはアルゴン/水素プラズマが使用される場合に減少するからである。反応は以下のようである可能性がある。
CO2+4H2→CH4+2H2
この反応は、アルゴンのみのプラズマと比較してアルゴン/水素プラズマが使用される場合、なぜ質量16(CH4)および質量18(H2O)のレベルが高いかを説明することができる。H2OはCOよりもはるかに反応性が低く、ポンプ輸送(たとえば低温トラップ(cryo trap))が容易であるので、より高レベルのH2Oは関係ないと考えられる。したがって、H2OはCOよりもはるかに関連性の低い汚染物質であるとみなされる。これらの機序は単なる推測として提供される。本明細書中で提示される実験結果は他の機序によって説明することができるか、または結果についての説明は、検討される機序と他の機序との組み合わせである可能性がある。たとえば、イオン化水素の存在は、COとの反応および/またはPI面自体との反応をもたらし、産生されるCOの量を低減する可能性がある。
本発明は上述の具体例に限定されず、熟練した読者は多くの変化が可能であることを理解するであろう。たとえば、PIを使用する代わりに、他の有機誘電材料を使用することが可能である。本発明は、アルゴン/水素スパッタエッチングプレクリーニングを使用して有利な結果を達成することができるということを教示する。概して、分圧比がアルゴンの分圧の水素の分圧に対する比として表される場合、より低い分圧比が好ましい。しかしながら、本発明はこの点で限定されない。本発明を使用することによって、ガス状汚染物質種、特にCOおよびCO2などの炭素質汚染物質のレベルを低下させつつ、自然酸化物の金属面を効果的にプレクリーニングすることが可能である。これによって、業界標準のアルゴンのみのスパッタエッチングプレクリーニング法と比較した場合、半導体ウェハの真空環境が改善される。さらに、統合プロセスツールで半導体ウェハを加工する場合に生産性上昇に至る。なぜなら、基準圧力をより迅速に達成できるからである。

Claims (19)

  1. 半導体構造をプレクリーニングする方法であって、該方法は、
    i)有機誘電材料の露出した誘電体層を有する半導体構造を用意する工程であって、前記誘電体層が、その中に形成された1以上の機構を有し、この機構はプレクリーニングされる1以上の導電性構造を露出させ、前記導電性構造がそれぞれ場合によってバリヤ層がその上に形成された金属層を含み、そして前記露出した誘電体層の表面積が前記誘電体層によって露出される前記導電性構造の表面積よりも大きいものである、工程、および
    ii)Ar/H2スパッタエッチングを実施することによって前記半導体構造をプレクリーニングして、材料を前記露出した導電性構造から除去し、そして有機誘電材料を前記露出した誘電体層から除去する工程を含み、
    工程ii)が、1.0:1以下の分圧比Ar:H2で存在するArおよびH2を使用して実施され
    前記導電性構造がそれぞれその上に自然酸化物層を有し、工程ii)が、自然酸化物を前記露出した導電性構造から除去することによって前記半導体構造をプレクリーニングすることを含む、方法。
  2. 0.1:1以上の分圧比Ar:H2で存在するArおよびH2を使用して工程ii)を実施する、請求項1に記載の方法。
  3. 前記有機誘電材料が炭素および酸素を含有する、請求項1または2に記載の方法。
  4. 前記有機誘電材料が有機ポリマーである、請求項1〜3のいずれか1項に記載の方法。
  5. 前記有機誘電材料がポリイミドである、請求項4記載の方法。
  6. 前記露出した誘電体層の表面積の前記誘電体層によって露出される前記導電性構造の表面積に対する比が25:1よりも大きい、請求項1〜のいずれか1項に記載の方法。
  7. 工程ii)を実施して、有機誘電材料を前記露出した誘電体層から少なくとも10nmの深さまで除去する、請求項1〜のいずれか1項に記載の方法。
  8. 前記有機誘電材料の前記誘電体層が少なくとも1ミクロンの厚さを有する、請求項1〜のいずれか1項に記載の方法。
  9. 前記金属層がアルミニウムまたは銅である、請求項1〜のいずれか1項に記載の方法。
  10. 前記導電性構造がそれぞれ金属層からなる、請求項1〜のいずれか1項に記載の方法。
  11. プレクリーニングプロセスチャンバーで実施される請求項1〜10のいずれか1項に記載の方法であって、該方法が、さらに、
    iii)前記プレクリーニングプロセスチャンバーを所定の圧力以下まで排気させる工程を含む、方法。
  12. iv)さらなるプロセス工程を実施することができるように前記半導体構造をさらなるプロセスチャンバーに移す工程であって、前記半導体構造をプレクリーニングプロセスチャンバー内の前記所定の圧力が達成された後に移す工程をさらに含む、請求項11に記載の方法。
  13. 工程ii)で実施される前記プレクリーニングによりCOが生じ、工程iii)で実施される前記プロセスチャンバーの所定の圧力までの排気が、1×10-7Torr以下のCO分圧を達成することを含む、請求項11または12記載の方法。
  14. 0.5:1未満の分圧比Ar:H2で存在するArおよびH2を使用して工程ii)を実施する、請求項1に記載の方法。
  15. 0.4:1以下の分圧比Ar:H2で存在するArおよびH2を使用して工程ii)を実施する、請求項1に記載の方法。
  16. 前記露出した誘電体層の表面積の前記誘電体層によって露出される前記導電性構造の表面積に対する比が50:1よりも大きい、請求項に記載の方法。
  17. 前記所定の圧力が1×10-6Torrである、請求項11に記載の方法。
  18. 0.5:1未満の分圧比Ar:H2で存在するArおよびH2を使用してAr/H2スパッタエッチングを実施する、請求項11に記載の方法
  19. 0.4:1以下の分圧比Ar:H2で存在するArおよびH2を使用してAr/H2スパッタエッチングを実施する、請求項11に記載の方法
JP2014187736A 2013-09-16 2014-09-16 半導体構造のプレクリーニング Active JP6708824B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB1316446.2A GB201316446D0 (en) 2013-09-16 2013-09-16 Pre-cleaning a semiconductor structure
GB1316446.2 2013-09-16

Publications (2)

Publication Number Publication Date
JP2015092548A JP2015092548A (ja) 2015-05-14
JP6708824B2 true JP6708824B2 (ja) 2020-06-10

Family

ID=49552720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014187736A Active JP6708824B2 (ja) 2013-09-16 2014-09-16 半導体構造のプレクリーニング

Country Status (7)

Country Link
US (1) US10978291B2 (ja)
EP (1) EP2849209B1 (ja)
JP (1) JP6708824B2 (ja)
KR (1) KR102302635B1 (ja)
CN (1) CN104576316B (ja)
GB (1) GB201316446D0 (ja)
TW (1) TWI638405B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230014007A1 (en) * 2021-07-16 2023-01-19 Changxin Memory Technologies, Inc. Method of manufacturing semiconductor structure and semiconductor device etching equipment
US20230323543A1 (en) * 2022-04-06 2023-10-12 Applied Materials, Inc. Integrated cleaning and selective molybdenum deposition processes

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4357203A (en) 1981-12-30 1982-11-02 Rca Corporation Plasma etching of polyimide
US5660682A (en) 1996-03-14 1997-08-26 Lsi Logic Corporation Plasma clean with hydrogen gas
US5834371A (en) * 1997-01-31 1998-11-10 Tokyo Electron Limited Method and apparatus for preparing and metallizing high aspect ratio silicon semiconductor device contacts to reduce the resistivity thereof
JP2000311940A (ja) 1999-04-27 2000-11-07 Canon Inc 処理装置及び半導体装置の製造方法
US6511575B1 (en) 1998-11-12 2003-01-28 Canon Kabushiki Kaisha Treatment apparatus and method utilizing negative hydrogen ion
US7053002B2 (en) * 1998-12-04 2006-05-30 Applied Materials, Inc Plasma preclean with argon, helium, and hydrogen gases
EP1050905B1 (en) 1999-05-07 2017-06-21 Shinko Electric Industries Co. Ltd. Method of producing a semiconductor device with insulating layer
JP3544340B2 (ja) 1999-05-07 2004-07-21 新光電気工業株式会社 半導体装置の製造方法
US6346489B1 (en) * 1999-09-02 2002-02-12 Applied Materials, Inc. Precleaning process for metal plug that minimizes damage to low-κ dielectric
US7014887B1 (en) 1999-09-02 2006-03-21 Applied Materials, Inc. Sequential sputter and reactive precleans of vias and contacts
JP3783488B2 (ja) * 1999-10-18 2006-06-07 ソニー株式会社 半導体装置の製造方法
US6436267B1 (en) 2000-08-29 2002-08-20 Applied Materials, Inc. Method for achieving copper fill of high aspect ratio interconnect features
JP3686325B2 (ja) 2000-10-26 2005-08-24 松下電器産業株式会社 半導体装置及びその製造方法
US6949450B2 (en) * 2000-12-06 2005-09-27 Novellus Systems, Inc. Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US20020124867A1 (en) * 2001-01-08 2002-09-12 Apl Co., Ltd. Apparatus and method for surface cleaning using plasma
US6492272B1 (en) * 2001-02-15 2002-12-10 Advanced Micro Devices, Inc. Carrier gas modification for use in plasma ashing of photoresist
KR100407998B1 (ko) * 2001-10-09 2003-12-01 주식회사 하이닉스반도체 금속 배선의 콘택 영역 세정 방법
US7013834B2 (en) * 2002-04-19 2006-03-21 Nordson Corporation Plasma treatment system
US20040084318A1 (en) * 2002-11-05 2004-05-06 Uri Cohen Methods and apparatus for activating openings and for jets plating
JP2005093688A (ja) * 2003-09-17 2005-04-07 Jsr Corp 半導体装置および半導体装置の製造方法
JPWO2005055305A1 (ja) * 2003-12-04 2007-06-28 東京エレクトロン株式会社 半導体基板導電層表面の清浄化方法
JP4503356B2 (ja) 2004-06-02 2010-07-14 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
US7682495B2 (en) 2005-04-14 2010-03-23 Tango Systems, Inc. Oscillating magnet in sputtering system
US7446006B2 (en) * 2005-09-14 2008-11-04 Freescale Semiconductor, Inc. Semiconductor fabrication process including silicide stringer removal processing
US7863183B2 (en) * 2006-01-18 2011-01-04 International Business Machines Corporation Method for fabricating last level copper-to-C4 connection with interfacial cap structure
US20080174029A1 (en) 2006-12-28 2008-07-24 Dongbu Hitek Co., Ltd. semiconductor device and method of forming metal pad of semiconductor device
JP2008235778A (ja) * 2007-03-23 2008-10-02 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US8084356B2 (en) * 2007-09-29 2011-12-27 Lam Research Corporation Methods of low-K dielectric and metal process integration
JP2012074608A (ja) 2010-09-29 2012-04-12 Tokyo Electron Ltd 配線形成方法
US9269562B2 (en) * 2013-01-17 2016-02-23 Applied Materials, Inc. In situ chamber clean with inert hydrogen helium mixture during wafer process

Also Published As

Publication number Publication date
US20150075973A1 (en) 2015-03-19
EP2849209A1 (en) 2015-03-18
US10978291B2 (en) 2021-04-13
TWI638405B (zh) 2018-10-11
JP2015092548A (ja) 2015-05-14
CN104576316A (zh) 2015-04-29
GB201316446D0 (en) 2013-10-30
EP2849209B1 (en) 2020-11-04
TW201517169A (zh) 2015-05-01
CN104576316B (zh) 2020-04-03
KR20150032208A (ko) 2015-03-25
KR102302635B1 (ko) 2021-09-14

Similar Documents

Publication Publication Date Title
JP5385706B2 (ja) サブクオーターミクロン適用のための、メタライゼーションに先立つ予備洗浄方法
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
JP3271359B2 (ja) ドライエッチング方法
US6010966A (en) Hydrocarbon gases for anisotropic etching of metal-containing layers
US7462565B2 (en) Method of manufacturing semiconductor device
WO2001004936A1 (en) Method of cleaning a semiconductor device processing chamber after a copper etch process
EP1145297B1 (en) Plasma treatment for polymer removal after via etch
TWI299189B (en) Semiconductor device fabrication method
JPH05291201A (ja) アルミニウム系パターンの形成方法
JPH10214896A (ja) 半導体装置の製造方法及び製造装置
JP6708824B2 (ja) 半導体構造のプレクリーニング
JP2005116801A (ja) 半導体装置の製造方法
JP2003282571A (ja) 半導体装置の製造方法
US9384979B2 (en) Apparatus for the deposition of a conformal film on a substrate and methods therefor
JP3195066B2 (ja) ドライエッチング方法
JP3570098B2 (ja) ドライエッチング方法
JP2022544026A (ja) エッチングプロファイル制御のために超薄ルテニウム金属ハードマスクを使用する方法
JP3259295B2 (ja) ドライエッチング方法及びecrプラズマ装置
JP3200949B2 (ja) ドライエッチング方法
JP3198599B2 (ja) アルミニウム系パターンの形成方法
JPH08241923A (ja) 配線形成方法およびこれに用いる配線形成装置
JPH05102095A (ja) ドライエツチング方法
JPH04213822A (ja) 配線形成方法
KR20020030108A (ko) 금속 함유층의 이방성 에칭용 탄화수소 가스
JPH05291203A (ja) アルミニウム系パターンの形成方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180626

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200303

R150 Certificate of patent or registration of utility model

Ref document number: 6708824

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250