JP6708824B2 - 半導体構造のプレクリーニング - Google Patents
半導体構造のプレクリーニング Download PDFInfo
- Publication number
- JP6708824B2 JP6708824B2 JP2014187736A JP2014187736A JP6708824B2 JP 6708824 B2 JP6708824 B2 JP 6708824B2 JP 2014187736 A JP2014187736 A JP 2014187736A JP 2014187736 A JP2014187736 A JP 2014187736A JP 6708824 B2 JP6708824 B2 JP 6708824B2
- Authority
- JP
- Japan
- Prior art keywords
- exposed
- dielectric layer
- layer
- cleaning
- partial pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
Description
i)有機誘電材料の露出した誘電体層を有する半導体構造を用意する工程であって、誘電体層が、プレクリーニングされる1以上の導電性構造を露出させる、その中に形成された1以上の機構を有し、導電性構造はそれぞれ、場合によってその上にバリヤ層が形成された金属層を含み、そして露出した誘電体層の表面積が、誘電体層によって露出した導電性構造の表面積よりも大きいものである、工程、および
ii)露出した導電性構造から材料を除去するため、そして有機誘電材料を露出した誘電体層から除去するためにAr/H2スパッタエッチングを実施することによって半導体構造をプレクリーニングする工程
を含む半導体構造をプレクリーニングする方法であって、工程ii)は、1.0:1以下、さらに好ましくは0.5:1未満、そして最も好ましくは0.4:1以下の分圧比Ar:H2で存在するArおよびH2を用いて実施される、方法が提供される。
上記数値のいずれか2つの間のすべての可能な分圧比は本発明の範囲内に含まれると理解される。たとえば、本発明はその範囲内に1.0:1〜0.1:1の範囲内、0.5:1未満〜0.1:1、および0.4:1〜0.1:1のAr:H2分圧比を含む。
iii)プレクリーニングプロセスチャンバーを所定の圧力以下まで排気するさらなる工程を含み得る。好ましくは、所定の圧力は1×10-6Torrである。該方法は、
iv)さらなるプロセス工程を実施することができるように半導体構造をさらなるプロセスチャンバーまで移すさらなる工程を含んでもよく、この場合、プレクリーニングプロセスチャンバー中で所定の圧力が達成された後に半導体構造を移す。
有機誘電材料の露出した誘電体層を有する半導体構造を提供するための1以上の加工モジュールであって、誘電体層が、プレクリーニングされる1以上の導電性構造を露出させる、その中に形成された1以上の機構を有し、導電性構造はそれぞれ、場合によってバリヤ層がその上に形成された金属層を含み、露出した誘電体層の表面積が誘電体層によって露出される導電性構造の表面積よりも大きい、加工モジュール、
プレクリーニングプロセスチャンバー、
半導体構造に関してさらなるプロセス工程を実施するためのさらなるプロセスチャンバー、
半導体構造を加工モジュールからプレクリーニングプロセスチャンバーへ移すための手段、および
プレクリーニング後に半導体構造をプレクリーニングプロセスチャンバーからさらなるプロセスチャンバーへ移すための手段
を含むモジュラー半導体プロセスツールであって、
プレクリーニングプロセスチャンバーは、材料を導電性構造から除去し、そして有機誘電材料を露出した誘電体層から除去するために、1.0:1以下、さらに好ましくは0.5:1未満、そして最も好ましくは0.4:1以下の分圧比Ar:H2で存在するArおよびH2を使用してAr/H2スパッタエッチングを実施するためのスパッタエッチング装置を含む、モジュラー半導体プロセスツールが提供される。
CO+2H2→CH3OH
CO2+4H2→CH4+2H2O
Claims (19)
- 半導体構造をプレクリーニングする方法であって、該方法は、
i)有機誘電材料の露出した誘電体層を有する半導体構造を用意する工程であって、前記誘電体層が、その中に形成された1以上の機構を有し、この機構はプレクリーニングされる1以上の導電性構造を露出させ、前記導電性構造がそれぞれ場合によってバリヤ層がその上に形成された金属層を含み、そして前記露出した誘電体層の表面積が前記誘電体層によって露出される前記導電性構造の表面積よりも大きいものである、工程、および
ii)Ar/H2スパッタエッチングを実施することによって前記半導体構造をプレクリーニングして、材料を前記露出した導電性構造から除去し、そして有機誘電材料を前記露出した誘電体層から除去する工程を含み、
工程ii)が、1.0:1以下の分圧比Ar:H2で存在するArおよびH2を使用して実施され、
前記導電性構造がそれぞれその上に自然酸化物層を有し、工程ii)が、自然酸化物を前記露出した導電性構造から除去することによって前記半導体構造をプレクリーニングすることを含む、方法。 - 0.1:1以上の分圧比Ar:H2で存在するArおよびH2を使用して工程ii)を実施する、請求項1に記載の方法。
- 前記有機誘電材料が炭素および酸素を含有する、請求項1または2に記載の方法。
- 前記有機誘電材料が有機ポリマーである、請求項1〜3のいずれか1項に記載の方法。
- 前記有機誘電材料がポリイミドである、請求項4記載の方法。
- 前記露出した誘電体層の表面積の前記誘電体層によって露出される前記導電性構造の表面積に対する比が25:1よりも大きい、請求項1〜5のいずれか1項に記載の方法。
- 工程ii)を実施して、有機誘電材料を前記露出した誘電体層から少なくとも10nmの深さまで除去する、請求項1〜6のいずれか1項に記載の方法。
- 前記有機誘電材料の前記誘電体層が少なくとも1ミクロンの厚さを有する、請求項1〜7のいずれか1項に記載の方法。
- 前記金属層がアルミニウムまたは銅である、請求項1〜8のいずれか1項に記載の方法。
- 前記導電性構造がそれぞれ金属層からなる、請求項1〜9のいずれか1項に記載の方法。
- プレクリーニングプロセスチャンバーで実施される請求項1〜10のいずれか1項に記載の方法であって、該方法が、さらに、
iii)前記プレクリーニングプロセスチャンバーを所定の圧力以下まで排気させる工程を含む、方法。 - iv)さらなるプロセス工程を実施することができるように前記半導体構造をさらなるプロセスチャンバーに移す工程であって、前記半導体構造をプレクリーニングプロセスチャンバー内の前記所定の圧力が達成された後に移す工程をさらに含む、請求項11に記載の方法。
- 工程ii)で実施される前記プレクリーニングによりCOが生じ、工程iii)で実施される前記プロセスチャンバーの所定の圧力までの排気が、1×10-7Torr以下のCO分圧を達成することを含む、請求項11または12記載の方法。
- 0.5:1未満の分圧比Ar:H2で存在するArおよびH2を使用して工程ii)を実施する、請求項1に記載の方法。
- 0.4:1以下の分圧比Ar:H2で存在するArおよびH2を使用して工程ii)を実施する、請求項1に記載の方法。
- 前記露出した誘電体層の表面積の前記誘電体層によって露出される前記導電性構造の表面積に対する比が50:1よりも大きい、請求項6に記載の方法。
- 前記所定の圧力が1×10-6Torrである、請求項11に記載の方法。
- 0.5:1未満の分圧比Ar:H2で存在するArおよびH2を使用してAr/H2スパッタエッチングを実施する、請求項11に記載の方法。
- 0.4:1以下の分圧比Ar:H2で存在するArおよびH2を使用してAr/H2スパッタエッチングを実施する、請求項11に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1316446.2 | 2013-09-16 | ||
GBGB1316446.2A GB201316446D0 (en) | 2013-09-16 | 2013-09-16 | Pre-cleaning a semiconductor structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015092548A JP2015092548A (ja) | 2015-05-14 |
JP6708824B2 true JP6708824B2 (ja) | 2020-06-10 |
Family
ID=49552720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014187736A Active JP6708824B2 (ja) | 2013-09-16 | 2014-09-16 | 半導体構造のプレクリーニング |
Country Status (7)
Country | Link |
---|---|
US (1) | US10978291B2 (ja) |
EP (1) | EP2849209B1 (ja) |
JP (1) | JP6708824B2 (ja) |
KR (1) | KR102302635B1 (ja) |
CN (1) | CN104576316B (ja) |
GB (1) | GB201316446D0 (ja) |
TW (1) | TWI638405B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20230014007A1 (en) * | 2021-07-16 | 2023-01-19 | Changxin Memory Technologies, Inc. | Method of manufacturing semiconductor structure and semiconductor device etching equipment |
US20230323543A1 (en) * | 2022-04-06 | 2023-10-12 | Applied Materials, Inc. | Integrated cleaning and selective molybdenum deposition processes |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4357203A (en) | 1981-12-30 | 1982-11-02 | Rca Corporation | Plasma etching of polyimide |
US5660682A (en) | 1996-03-14 | 1997-08-26 | Lsi Logic Corporation | Plasma clean with hydrogen gas |
US5834371A (en) * | 1997-01-31 | 1998-11-10 | Tokyo Electron Limited | Method and apparatus for preparing and metallizing high aspect ratio silicon semiconductor device contacts to reduce the resistivity thereof |
JP2000311940A (ja) | 1999-04-27 | 2000-11-07 | Canon Inc | 処理装置及び半導体装置の製造方法 |
US6511575B1 (en) | 1998-11-12 | 2003-01-28 | Canon Kabushiki Kaisha | Treatment apparatus and method utilizing negative hydrogen ion |
US7053002B2 (en) * | 1998-12-04 | 2006-05-30 | Applied Materials, Inc | Plasma preclean with argon, helium, and hydrogen gases |
EP1050905B1 (en) | 1999-05-07 | 2017-06-21 | Shinko Electric Industries Co. Ltd. | Method of producing a semiconductor device with insulating layer |
JP3544340B2 (ja) | 1999-05-07 | 2004-07-21 | 新光電気工業株式会社 | 半導体装置の製造方法 |
US6346489B1 (en) * | 1999-09-02 | 2002-02-12 | Applied Materials, Inc. | Precleaning process for metal plug that minimizes damage to low-κ dielectric |
US7014887B1 (en) | 1999-09-02 | 2006-03-21 | Applied Materials, Inc. | Sequential sputter and reactive precleans of vias and contacts |
JP3783488B2 (ja) * | 1999-10-18 | 2006-06-07 | ソニー株式会社 | 半導体装置の製造方法 |
US6436267B1 (en) | 2000-08-29 | 2002-08-20 | Applied Materials, Inc. | Method for achieving copper fill of high aspect ratio interconnect features |
JP3686325B2 (ja) | 2000-10-26 | 2005-08-24 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
US6949450B2 (en) * | 2000-12-06 | 2005-09-27 | Novellus Systems, Inc. | Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber |
US20020124867A1 (en) * | 2001-01-08 | 2002-09-12 | Apl Co., Ltd. | Apparatus and method for surface cleaning using plasma |
US6492272B1 (en) * | 2001-02-15 | 2002-12-10 | Advanced Micro Devices, Inc. | Carrier gas modification for use in plasma ashing of photoresist |
KR100407998B1 (ko) * | 2001-10-09 | 2003-12-01 | 주식회사 하이닉스반도체 | 금속 배선의 콘택 영역 세정 방법 |
US7013834B2 (en) * | 2002-04-19 | 2006-03-21 | Nordson Corporation | Plasma treatment system |
US20040084318A1 (en) * | 2002-11-05 | 2004-05-06 | Uri Cohen | Methods and apparatus for activating openings and for jets plating |
JP2005093688A (ja) * | 2003-09-17 | 2005-04-07 | Jsr Corp | 半導体装置および半導体装置の製造方法 |
CN100499030C (zh) * | 2003-12-04 | 2009-06-10 | 东京毅力科创株式会社 | 半导体基板导电层表面的净化方法 |
JP4503356B2 (ja) | 2004-06-02 | 2010-07-14 | 東京エレクトロン株式会社 | 基板処理方法および半導体装置の製造方法 |
US7682495B2 (en) | 2005-04-14 | 2010-03-23 | Tango Systems, Inc. | Oscillating magnet in sputtering system |
US7446006B2 (en) * | 2005-09-14 | 2008-11-04 | Freescale Semiconductor, Inc. | Semiconductor fabrication process including silicide stringer removal processing |
US7863183B2 (en) * | 2006-01-18 | 2011-01-04 | International Business Machines Corporation | Method for fabricating last level copper-to-C4 connection with interfacial cap structure |
US20080174029A1 (en) | 2006-12-28 | 2008-07-24 | Dongbu Hitek Co., Ltd. | semiconductor device and method of forming metal pad of semiconductor device |
JP2008235778A (ja) * | 2007-03-23 | 2008-10-02 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
US8084356B2 (en) * | 2007-09-29 | 2011-12-27 | Lam Research Corporation | Methods of low-K dielectric and metal process integration |
JP2012074608A (ja) | 2010-09-29 | 2012-04-12 | Tokyo Electron Ltd | 配線形成方法 |
US9269562B2 (en) * | 2013-01-17 | 2016-02-23 | Applied Materials, Inc. | In situ chamber clean with inert hydrogen helium mixture during wafer process |
-
2013
- 2013-09-16 GB GBGB1316446.2A patent/GB201316446D0/en not_active Ceased
-
2014
- 2014-09-11 US US14/483,926 patent/US10978291B2/en active Active
- 2014-09-15 EP EP14184760.8A patent/EP2849209B1/en active Active
- 2014-09-15 TW TW103131756A patent/TWI638405B/zh active
- 2014-09-16 KR KR1020140122667A patent/KR102302635B1/ko active Active
- 2014-09-16 CN CN201410667681.7A patent/CN104576316B/zh active Active
- 2014-09-16 JP JP2014187736A patent/JP6708824B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN104576316B (zh) | 2020-04-03 |
CN104576316A (zh) | 2015-04-29 |
US20150075973A1 (en) | 2015-03-19 |
EP2849209A1 (en) | 2015-03-18 |
TWI638405B (zh) | 2018-10-11 |
JP2015092548A (ja) | 2015-05-14 |
GB201316446D0 (en) | 2013-10-30 |
EP2849209B1 (en) | 2020-11-04 |
KR102302635B1 (ko) | 2021-09-14 |
KR20150032208A (ko) | 2015-03-25 |
US10978291B2 (en) | 2021-04-13 |
TW201517169A (zh) | 2015-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5385706B2 (ja) | サブクオーターミクロン適用のための、メタライゼーションに先立つ予備洗浄方法 | |
US6949450B2 (en) | Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber | |
US6010966A (en) | Hydrocarbon gases for anisotropic etching of metal-containing layers | |
US7462565B2 (en) | Method of manufacturing semiconductor device | |
WO2001004936A1 (en) | Method of cleaning a semiconductor device processing chamber after a copper etch process | |
EP1145297B1 (en) | Plasma treatment for polymer removal after via etch | |
TWI299189B (en) | Semiconductor device fabrication method | |
JPH05291201A (ja) | アルミニウム系パターンの形成方法 | |
JPH10214896A (ja) | 半導体装置の製造方法及び製造装置 | |
JP2005116801A (ja) | 半導体装置の製造方法 | |
JP6708824B2 (ja) | 半導体構造のプレクリーニング | |
JP2003282571A (ja) | 半導体装置の製造方法 | |
US9384979B2 (en) | Apparatus for the deposition of a conformal film on a substrate and methods therefor | |
JP3195066B2 (ja) | ドライエッチング方法 | |
US11688604B2 (en) | Method for using ultra thin ruthenium metal hard mask for etching profile control | |
JP3570098B2 (ja) | ドライエッチング方法 | |
JP3259295B2 (ja) | ドライエッチング方法及びecrプラズマ装置 | |
JP3198599B2 (ja) | アルミニウム系パターンの形成方法 | |
JPH05275395A (ja) | ドライエッチング方法 | |
KR20250083885A (ko) | 기판 처리 방법 및 이를 이용한 반도체 소자의 제조방법 | |
JPH08241923A (ja) | 配線形成方法およびこれに用いる配線形成装置 | |
JPH05102095A (ja) | ドライエツチング方法 | |
JPH04213822A (ja) | 配線形成方法 | |
JPH05291203A (ja) | アルミニウム系パターンの形成方法 | |
JPH05291204A (ja) | アルミニウム系パターンの形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141209 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170727 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180615 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180626 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20180925 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190604 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200107 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200109 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20200121 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20200206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6708824 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |