JPH06275614A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06275614A
JPH06275614A JP6495893A JP6495893A JPH06275614A JP H06275614 A JPH06275614 A JP H06275614A JP 6495893 A JP6495893 A JP 6495893A JP 6495893 A JP6495893 A JP 6495893A JP H06275614 A JPH06275614 A JP H06275614A
Authority
JP
Japan
Prior art keywords
insulating film
interlayer insulating
film
aluminum wiring
organic silane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6495893A
Other languages
English (en)
Inventor
Takayuki Matsuda
隆幸 松田
Kazuyuki Sawada
和幸 澤田
Masanori Fukumoto
正紀 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6495893A priority Critical patent/JPH06275614A/ja
Publication of JPH06275614A publication Critical patent/JPH06275614A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 下地依存性をなくし、積層アルミ配線の幅広
パターン上でも膜厚が薄くなることをなくし、半導体装
置の信頼性を向上させる。 【構成】 半導体基板の絶縁膜1上に形成された積層ア
ルミ配線を含む表面に、有機シランを主原料としてCV
D法により第1の層間絶縁膜24を形成し、第1の層間
絶縁膜24上の最表面をアルゴンを用て物理的エッチン
グする。次に、第1の層間絶縁膜24上に、有機シラン
とオゾンを主原料とする熱分解反応による第2の層間絶
縁膜30を堆積する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
において、特に多層配線の層間絶縁膜の平坦化方法に関
するものである。
【0002】
【従来の技術】近年、半導体装置の高集積化に伴い、そ
の構造はより微細になり、多層配線の設計ルールも厳し
くなる為、配線の厚みは従来に比べて薄くならないの
に、間隔は狭くなってきている。この為、配線を形成し
た後、この高アスペクト比の配線間スペースを埋め込
み、平坦化を行う為に、ステップカバレッジの優れた有
機シランとオゾンを主原料とした熱分解反応による層間
絶縁膜が用いられるようになって来ている。
【0003】以下図面を参照しながら、上記した従来の
多層配線の平坦化法の第1の従来例について説明する。
【0004】図2(a)〜(g)は従来の半導体装置の
製造方法を示す工程断面図である。まず図2(a)で
は、半導体基板上に形成した絶縁膜1上に、密着層とな
る10〜50[nm]のTi膜4を堆積し、その上にバ
リヤ層となる20〜100[nm]のTiN膜8を堆積
し、その上にアルミ配線となる600〜800[nm]
のAlSiCu膜12を堆積し、さらに、反射防止膜と
なる20〜100[nm]のTiN膜16を堆積する。
次に、この上にレジストを塗布し、所望の領域を露光し
て、これをマスクとして第1の積層アルミ配線のパター
ンを得る。次に図2(b)では、この上に、第2の層間
絶縁膜のクラック発生防止の為の下地酸化膜として有機
シランと酸素とのプラズマCVD法による第1の層間絶
縁膜24を50〜200[nm]堆積する。
【0005】次に図2(c)では、この上に、テトラエ
トキシシラン(Si(OC254)とオゾンを主原料
とする熱分解反応による第2の層間絶縁膜30を100
0[nm]堆積する。次に図2(d)では、この上に有
機系SOG(spin onglass)38を塗布
し、ベークを行なう。次に図2(e)では、CHF3と
CF4とArガスを用いて、異方性エッチングを行う。
次に図2(f)では、この上に、有機シランと酸素との
プラズマCVD法による第3の層間絶縁膜28を200
〜600[nm]堆積する。
【0006】次に図2(g)では、この上にレジストを
塗布し、所望の領域を露光して、これをマスクとして第
1の積層アルミ配線と第2の積層アルミ配線とのコンタ
クトを開口する。次に、密着層となる10〜50[n
m]のTi膜44を堆積し、その上にアルミ配線となる
800〜1000[nm]のAlSiCu膜52を堆積
し、さらに、反射防止膜となる20〜100[nm]の
TiN膜56を堆積する。次に、この上にレジストを塗
布し、所望の領域を露光して、これをマスクとして第2
の積層アルミ配線のパターンを得る。
【0007】以上は、「半導体・集積回路技術 第41
回シンポジウム(電気化学協会電子材料委員会主催 1
991年12月19・20日) 講演論文集」のp79
〜p84に述べられているものである。
【0008】次に、特開平4−94539号公報」に述
べられている第2の従来例について説明する。半導体基
板の配線上に、熱CVD法により形成した第1の層間絶
縁膜であるSiO2膜の表面を、窒素ガスのプラズマ雰
囲気中に曝し、表面のSi−OH結合を破壊し、改質す
る。前記改質された基板表面に、テトラエトキシシラン
(Si(OC254)とオゾンの反応によるCVDS
iO2膜を形成し、第2の層間絶縁膜を形成する。
【0009】
【発明が解決しようとする課題】一般に、下地依存性の
強い有機シランとオゾンを主原料とする熱分解反応によ
る第2の層間絶縁膜を、直接積層アルミ配線上に堆積し
た時に生じるクラックの発生を防止する為に、下地酸化
膜として有機シランと酸素とのプラズマCVD法による
第1の層間絶縁膜は必須である。しかしながら第1の従
来例のような構成では、下地依存性の強い有機シランと
オゾンを主原料とする第2の層間絶縁膜を、第1の層間
絶縁膜上に堆積した時に、有機シランを主原料としたC
VD法により形成した第1の層間絶縁膜に対する下地依
存性により、積層アルミ配線の幅広パターン上で、第2
の層間絶縁膜の膜厚が、図2(c)の膜厚(d2)72
に示す様に、積層アルミ配線の幅細パターン上の図2
(c)の膜厚(d1)70の60%程度の膜厚になるの
で、層間絶縁膜としての膜厚が局所的に薄くなるところ
が存在することになる。
【0010】また、積層アルミ配線の幅細の所でも、積
層アルミ配線の幅細の所にコンタクトホールを形成し、
この上に第2の積層アルミ配線を堆積した際に、第1の
層間絶縁膜に対する下地依存性により、第2の層間絶縁
膜の形状が丸い形に堆積される為に、第2の層間絶縁膜
にコンタクトホールを開口した時に、図2(g)に示し
たように、コンタクトホールの端の部分の角度が、コン
タクトの外側に向けて急峻になるので、第2の積層アル
ミ配線のカバレッジが悪くなり、コンタクトの抵抗が高
くなり、半導体装置の信頼性を低くするという問題点を
有していた。
【0011】また、第2の従来例の構成では、熱CVD
法によるSiO2膜の表面に、窒素が残留して、窒化膜
を堆積したようになるので、最表面の表面反応の起点と
なるSi(シリコン)に比べて、最表面の表面反応を阻
害する窒素多く存在することになり、有機シランとオゾ
ンを主原料とする第2の層間絶縁膜の下地依存性を抑え
ることが出来ない。この為、図3に示したように、積層
アルミ配線の幅広パターン上で、第2の層間絶縁膜の膜
厚が、積層アルミ配線の幅細パターン上の70%程度の
膜厚になり、層間絶縁膜としての膜厚が局所的に薄くな
るところが存在し、半導体装置の信頼性を低くするとい
う問題点を同じように有していた。
【0012】本発明は上記問題点に鑑み、積層アルミ配
線上に形成した、有機シランを主原料とするCVD法に
より形成した第1の層間絶縁膜の最表面のエッチングを
行い、第1の層間絶縁膜の表面の改質を行うことによ
り、第2の層間絶縁膜の下地依存性を無くし、積層アル
ミ配線の幅広パターン上と幅細パターン上の膜厚を同じ
にし、また、積層アルミ配線の幅細の所の第2の層間絶
縁膜の形状をコンフォーマルな形状にすることにより、
第2の積層アルミ配線のカバレッジを向上させ、コンタ
クトの抵抗が低くした、信頼性の高い半導体装置の製造
方法を提供すること目的とする。
【0013】
【課題を解決するための手段】上記問題点を解決するた
めに本発明の半導体装置の製造方法は、半導体基板の絶
縁膜上に形成された配線を含む表面に、CVD法により
第1の層間絶縁膜を形成し、次に、前記第1の層間絶縁
膜の最表面を物理的エッチングし、前記第1の層間絶縁
膜上に、有機シランとオゾンを主原料とする熱分解反応
による第2の層間絶縁膜を堆積する。次に、第2の層間
絶縁膜をエッチングし第2の層間絶縁膜を減ずる。次
に、有機シランを主原料としてCVD法により第3の層
間絶縁膜を形成するものである。
【0014】
【作用】本発明において、第1の層間絶縁膜は、有機シ
ランとオゾンを主原料とする熱分解反応による層間絶縁
膜を、直接積層アルミ配線上に堆積した時に生じるクラ
ックの発生を防止する為の下地酸化膜であり、第1の層
間絶縁膜の最表面を物理的にエッチングする工程は、最
表面を物理的にエッチングすることにより、比較的質量
の小さく、最表面から飛ばされ易い酸素の比率を少なく
し、最表面における第2の層間絶縁膜堆積時の表面反応
の起点となるSi(シリコン)の比率を高める。この
為、この上に有機シランとオゾンを主原料とする熱分解
反応による第2の層間絶縁膜を堆積した時の堆積速度を
高め、下地依存性を抑え、下地形状に忠実な堆積形状を
得られる様に作用するものである。
【0015】このことは、図3に示したように、積層構
造(TiN/AlSiCu/TiN/Ti)のアルミ配
線上に、下地酸化膜として有機シランと酸素とのプラズ
マCVD法による層間絶縁膜を100[nm]形成し、
この層間絶縁膜の最表面に、アルゴン、窒素、四弗化炭
素の各々を用いたエッチングを行った場合と、行わなか
った場合について、この上に、有機シランとオゾンを主
原料とする熱分解反応による層間絶縁膜を、シリコン上
で1[μm]の堆積に相当する時間の堆積を行った場合
に、有機シランとオゾンを主原料とする熱分解反応によ
る層間絶縁膜の配線上の膜厚が、どの様に異なるかを本
発明者たちが実験して得た結果であり、下地酸化膜の最
表面に残る窒素や、最表面の化学的エッチングになり、
最表面に弗素が残る四弗化炭素では、積層アルミ配線の
幅広パターン上において、下地の形状に忠実な堆積形状
を得ることはできない。
【0016】また、第2の層間絶縁膜自体は、狭い配線
間を埋め込む役目をするものであり、第2の層間絶縁膜
の一部をエッチングする工程は、半導体基板の平坦化の
為のものであり、第3の層間絶縁膜は、層間絶縁膜を所
望の厚みに調整する為のものである。
【0017】従って、本発明は上記構成により、配線上
に形成された、有機シランとオゾンを主原料とする第2
の層間絶縁膜の膜厚が局所的に薄くなるところがなくな
り、また、積層アルミ配線の幅細の所でも、積層アルミ
配線の幅細の所にコンタクトホールを形成し、この上に
第2の積層アルミ配線を堆積した際に、第2の層間絶縁
膜の形状が、下地の形状に忠実な堆積形状になり、第2
の積層アルミ配線のカバレッジが向上し、コンタクトの
抵抗が低くなり、半導体装置の信頼性を向上させること
ができる。
【0018】
【実施例】以下本発明の実施例について、図1(a)〜
(h)を参照しながら説明する。
【0019】図1(a)では半導体基板上に形成した絶
縁膜1上に、密着層となる10〜50[nm]のTi膜
4を堆積し、その上にバリヤ層となる20〜100[n
m]のTiN膜8を堆積し、その上にアルミ配線となる
600〜800[nm]のAlSiCu膜12を堆積
し、さらに、反射防止膜となる20〜100[nm]の
TiN膜16を堆積する。次に、この上にレジストを塗
布し、所望の領域を露光して、これをマスクとして第一
の積層アルミ配線のパターンを得る。
【0020】次に図1(b)では、第一の積層アルミ配
線を含む絶縁膜上に、層間膜のクラック発生防止の為の
下地酸化膜として有機シランと酸素とのプラズマCVD
法による第1の層間絶縁膜24を50〜200[nm]
堆積する。次に図1(c)では、この上に、アルゴンの
流量が50[cc/min]、30[mTorr]で、
出力450[W]のエッチングを行い、第1の層間絶縁
膜の最表面をエッチングする。
【0021】次に図1(d)では、この上に、65
[℃]で窒素によるバブリングにより気化させたテトラ
エトキシシラン(Si(OC254)を窒素流量で1.
8[SLM]と、115[g/Nm3]のオゾンを含ん
だ酸素7.5[SLM]と窒素1.0[SLM]の混合気
体を主原料として、堆積温度410[℃]で熱分解反応
による第2の層間絶縁膜30を400〜1500[n
m]堆積する。次に図1(e)では、この上にレジスト
36を塗布する。
【0022】次に図1(f)では、配線上の第1と第2
の層間絶縁膜32の厚みが300[nm]になる所ま
で、レジストと第2の層間絶縁膜の一部のエッチングを
行う。次に図1(g)では、この上に、有機シランと酸
素とのプラズマCVD法による第3の層間絶縁膜28を
200〜600[nm]堆積する。次に図1(h)で
は、この上にレジストを塗布し、所望の領域を露光し
て、これをマスクとして第1の積層アルミ配線と第2の
積層アルミ配線とのコンタクトを開口する。次に、密着
層となる10〜50[nm]のTi膜44を堆積し、そ
の上にアルミ配線となる800〜1000[nm]のA
lSiCu膜52を堆積し、さらに、反射防止膜となる
20〜100[nm]のTiN膜56を堆積する。次
に、この上にレジストを塗布し、所望の領域を露光し
て、これをマスクとして第2の積層アルミ配線のパター
ンを得る。
【0023】以上述べたように、積層アルミ配線を含む
絶縁膜上に形成した、有機シランと酸素とのプラズマC
VD法による第1の層間絶縁膜の最表面を物理的にエッ
チングすることが、本発明の重要な点であり、第1の層
間絶縁膜の最表面を物理的にエッチングすることによ
り、図3に示した様に、積層アルミ配線の幅広パターン
上でも、膜厚が均一になり、積層アルミ配線の幅細の所
でも、下地の形状に忠実な堆積形状な堆積形状になる。
従って、第1の層間絶縁膜上に、有機シランとオゾンを
主原料とする第2の層間絶縁膜を堆積した際に、第1層
積層アルミ配線と第2層積層アルミ配線の層間絶縁膜と
しての膜厚が均一になり、また、積層アルミ配線の幅細
の所でも、積層アルミ配線の幅細の所にコンタクトホー
ルを形成し、この上に第2の積層アルミ配線を堆積した
際に、第1の層間絶縁膜に対する下地依存性が抑えられ
ているので、第2の層間絶縁膜の形状がコンフォーマル
になり、第2の積層アルミ配線のカバレッジが向上し、
コンタクトの抵抗が低くなり、信頼性の高い半導体装置
を製造することができる。
【0024】なお、上記実施例において、第一の積層ア
ルミ配線を含む絶縁膜上に、層間膜のクラック発生防止
の為の下地酸化膜として、有機シランと酸素とのプラズ
マCVD法による第1の層間絶縁膜24を50〜200
[nm]堆積し、前記第1の層間絶縁膜上の最表面を物
理的エッチングするまでの工程を、減圧で保持された状
態で保持することにより、前記第1の層間絶縁膜の最表
面に大気中の酸素が付着することが無くなるので、層間
絶縁膜の膜形成の時に取り込まれた、最表面の酸素のみ
を物理的エッチングするだけでよいので、更に効果的で
ある。
【0025】また、上記実施例において、第1の層間絶
縁膜の最表面を、アルゴンを用いてエッチングするとし
たが、ヘリウム、ネオン、クリプトンなど、第1の層間
絶縁膜と化学反応を起こさない不活性元素、三塩化ボロ
ンを用いても、同様の結果が得られる。
【0026】また、上記実施例において、テトラエトキ
シシラン(Si(OC254)と、オゾンを主原料と
した熱分解反応による層間絶縁膜としたが、TMOS
(Si(OCH34)、OMCTS(Si48
244)、TMCTS(Si44164)、DADBS
(SiC12246)、SOB(((CH33SiO)3
B)、SOB(((CH33SiO)3PO)などと、
オゾンを主原料とした熱分解反応による層間絶縁膜を形
成しても同様の結果が得られる。
【0027】
【発明の効果】以上のように本発明の半導体装置の製造
方法は、積層アルミ配線上に形成され、最表面をアルゴ
ンを用いてエッチングした下地層間絶縁膜上に、有機シ
ランとオゾンを主原料とする熱分解反応による層間絶縁
膜を堆積することにより、第1層積層アルミ配線と第2
層積層アルミ配線の層間絶縁膜としての膜厚を均一に
し、また、積層アルミ配線の幅細の所でも、積層アルミ
配線の幅細の所にコンタクトホールを形成し、この上に
第2の積層アルミ配線を堆積した際に、第2の層間絶縁
膜の形状が下地の形状に忠実な堆積形状になるので、第
2の積層アルミ配線のカバレッジが向上し、コンタクト
の抵抗が低くなり、半導体装置の信頼性が向上するとい
う効果を発揮するものである。
【図面の簡単な説明】
【図1】本発明の第1の実施例における工程断面図
【図2】従来例における工程断面図
【図3】テトラエトキシシランとオゾンを主原料とする
熱分解反応による層間絶縁膜を形成した場合の、配線幅
と層間絶縁膜の膜厚を表す図
【符号の説明】
1 絶縁膜 4 密着層(Ti) 8 バリヤ層(TiN) 12 アルミ配線(AlSiCu) 16 反射防止膜(TiN) 24 第1の層間絶縁膜 28 第3の層間絶縁膜 30 第2の層間絶縁膜 32 第2の層間絶縁膜 36 レジスト 38 SOG 44 密着層(Ti) 52 アルミ配線(AlSiCu) 56 反射防止膜(TiN) 70 幅細積層アルミ配線上の層間絶縁膜の膜厚 72 幅広積層アルミ配線上の層間絶縁膜の堆積形状

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】多層配線構造を有する半導体装置の製造方
    法において、半導体基板の絶縁膜上に形成された配線を
    含む表面に、有機シランを主原料としてCVD法により
    第1の層間絶縁膜を形成する工程と、前記第1の層間絶
    縁膜上の最表面を物理的エッチングする工程と、前記第
    1の層間絶縁膜上に、有機シランとオゾンを主原料とす
    る熱分解反応による第2の層間絶縁膜を堆積する工程
    と、第2の層間絶縁膜をエッチングし第2の層間絶縁膜
    を減ずる工程と、有機シランを主原料としてCVD法に
    より第3の層間絶縁膜を形成する工程を含むことを特徴
    とする半導体装置の製造方法。
  2. 【請求項2】請求項1記載の有機シランを主原料として
    CVD法により第1の層間絶縁膜を形成する工程から、
    前記第1の層間絶縁膜上の最表面を物理的エッチングす
    る工程までが減圧で保持された状態である半導体装置の
    製造方法。
  3. 【請求項3】請求項1記載の有機シランを主原料として
    CVD法により形成された第1の層間絶縁膜の最表面の
    エッチングを行うエッチングガスの主原料が、アルゴン
    または、ヘリウム、ネオン、クリプトン、三塩化ボロン
    である半導体装置の製造方法。
JP6495893A 1993-03-24 1993-03-24 半導体装置の製造方法 Pending JPH06275614A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6495893A JPH06275614A (ja) 1993-03-24 1993-03-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6495893A JPH06275614A (ja) 1993-03-24 1993-03-24 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06275614A true JPH06275614A (ja) 1994-09-30

Family

ID=13273071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6495893A Pending JPH06275614A (ja) 1993-03-24 1993-03-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06275614A (ja)

Similar Documents

Publication Publication Date Title
JP2773530B2 (ja) 半導体装置の製造方法
KR100265256B1 (ko) 반도체 장치와 그의 제조방법
JP2640174B2 (ja) 半導体装置およびその製造方法
JP2973905B2 (ja) 半導体装置の製造方法
JPH0258836A (ja) 半導体装置の製造方法
JPH06275614A (ja) 半導体装置の製造方法
JP2716156B2 (ja) 半導体装置の製造方法
JP2000286262A (ja) 半導体装置及びその製造方法
JP2606315B2 (ja) 半導体装置の製造方法
JPH05206282A (ja) 半導体装置の多層配線構造体の製造方法
JP2001284448A (ja) 半導体装置及びその製造方法
JP2982475B2 (ja) 半導体装置の製造方法
JP2560623B2 (ja) 半導体装置の製造方法
JP2002184858A (ja) 半導体素子の製造方法
JP3279737B2 (ja) 半導体素子の製造方法
JP3315907B2 (ja) 半導体装置の製造方法
JPS60115234A (ja) 半導体装置の製造方法
JPH06283528A (ja) 半導体装置の製造方法
JP2001085517A (ja) 半導体装置およびその製造方法
JPH09199503A (ja) 半導体装置およびその製造方法
JPS6227745B2 (ja)
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
JP3295172B2 (ja) ドライエッチング方法及び半導体装置の製造方法
JPH03159124A (ja) 半導体装置の製造方法
JPH01321658A (ja) 半導体集積回路