JP2000174120A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000174120A JP2000174120A JP10345175A JP34517598A JP2000174120A JP 2000174120 A JP2000174120 A JP 2000174120A JP 10345175 A JP10345175 A JP 10345175A JP 34517598 A JP34517598 A JP 34517598A JP 2000174120 A JP2000174120 A JP 2000174120A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- contact hole
- forming
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 低誘電率の絶縁材料を用いても、コンタクト
ホール内を再現性良く導電性プラグで埋め込むことが可
能な半導体装置の製造方法を提供する。 【解決手段】 半導体基板の表面上に層間絶縁膜を形成
する。層間絶縁膜の表面上に、開口を有するレジスト膜
を形成する。レジスト膜をマスクとし、該レジスト膜の
開口下の層間絶縁膜をエッチングし、コンタクトホール
を形成する。コンタクトホールの内面上及びレジスト膜
の表面上に、接着層を形成する。接着層の表面上に導電
膜を形成するとともに、開口及びコンタクトホール内を
該導電膜で埋め込む。コンタクトホール内に接着層と導
電膜との一部からなる導電性プラグが残るように、層間
絶縁膜上のレジスト膜、接着層、及び導電膜を除去す
る。層間絶縁膜の表面上に、コンタクトホール内に残っ
た導電性プラグに接続された配線を形成する。
ホール内を再現性良く導電性プラグで埋め込むことが可
能な半導体装置の製造方法を提供する。 【解決手段】 半導体基板の表面上に層間絶縁膜を形成
する。層間絶縁膜の表面上に、開口を有するレジスト膜
を形成する。レジスト膜をマスクとし、該レジスト膜の
開口下の層間絶縁膜をエッチングし、コンタクトホール
を形成する。コンタクトホールの内面上及びレジスト膜
の表面上に、接着層を形成する。接着層の表面上に導電
膜を形成するとともに、開口及びコンタクトホール内を
該導電膜で埋め込む。コンタクトホール内に接着層と導
電膜との一部からなる導電性プラグが残るように、層間
絶縁膜上のレジスト膜、接着層、及び導電膜を除去す
る。層間絶縁膜の表面上に、コンタクトホール内に残っ
た導電性プラグに接続された配線を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にコンタクトホール内を埋め込む導電性
プラグを有する半導体装置の製造方法に関する。
方法に関し、特にコンタクトホール内を埋め込む導電性
プラグを有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来の導電性プラグの形成は、通常、下
記の方法で行われていた。
記の方法で行われていた。
【０００３】まず、層間絶縁膜上に、開口を有するレジ
スト膜を形成する。このレジスト膜をマスクとして層間
絶縁膜をエッチングし、コンタクトホールを形成する。
その後、レジスト膜を除去する。レジスト膜の除去は、
酸素プラズマ中でアッシングすることにより行う。
スト膜を形成する。このレジスト膜をマスクとして層間
絶縁膜をエッチングし、コンタクトホールを形成する。
その後、レジスト膜を除去する。レジスト膜の除去は、
酸素プラズマ中でアッシングすることにより行う。
【０００４】コンタクトホールの内面及びレジスト膜の
表面上に、ＴｉＮ等からなる接着層を形成する。接着層
の表面上にタングステン膜を堆積するとともに、コンタ
クトホール内をタングステンで埋め込む。タングステン
膜と接着層とを化学機械研磨（ＣＭＰ）により除去し、
コンタクトホール内にのみ接着層とタングステン膜を残
す。このようにして、接着層とタングステン部分からな
る導電性プラグが形成される。
表面上に、ＴｉＮ等からなる接着層を形成する。接着層
の表面上にタングステン膜を堆積するとともに、コンタ
クトホール内をタングステンで埋め込む。タングステン
膜と接着層とを化学機械研磨（ＣＭＰ）により除去し、
コンタクトホール内にのみ接着層とタングステン膜を残
す。このようにして、接着層とタングステン部分からな
る導電性プラグが形成される。
【０００５】
【発明が解決しようとする課題】近年、半導体集積回路
装置の高速化を図るために、層間絶縁膜の材料として誘
電率の小さな絶縁材料が注目されている。例えば、フッ
素ドープの酸化シリコン（ＳｉＯＦ）、水素シルセスキ
オキサン（ＨＳＱ）等が注目されている。本願発明者
は、このような低誘電率の絶縁材料を用い、従来の方法
により導電性プラグを形成すると、再現性良くコンタク
トホール内を埋め込むことが困難であることを見出し
た。
装置の高速化を図るために、層間絶縁膜の材料として誘
電率の小さな絶縁材料が注目されている。例えば、フッ
素ドープの酸化シリコン（ＳｉＯＦ）、水素シルセスキ
オキサン（ＨＳＱ）等が注目されている。本願発明者
は、このような低誘電率の絶縁材料を用い、従来の方法
により導電性プラグを形成すると、再現性良くコンタク
トホール内を埋め込むことが困難であることを見出し
た。
【０００６】本発明の目的は、低誘電率の絶縁材料を用
いても、コンタクトホール内を再現性良く導電性プラグ
で埋め込むことが可能な半導体装置の製造方法を提供す
ることである。
いても、コンタクトホール内を再現性良く導電性プラグ
で埋め込むことが可能な半導体装置の製造方法を提供す
ることである。
【０００７】
【課題を解決するための手段】本発明の一観点による
と、半導体基板の表面上に層間絶縁膜を形成する工程
と、前記層間絶縁膜の表面上に、開口を有するレジスト
膜を形成する工程と、前記レジスト膜をマスクとし、該
レジスト膜の開口下の前記層間絶縁膜をエッチングし、
コンタクトホールを形成する工程と、前記コンタクトホ
ールの内面上及び前記レジスト膜の表面上に、接着層を
形成する工程と、前記接着層の表面上に導電膜を形成す
るとともに、前記開口及びコンタクトホール内を該導電
膜で埋め込む工程と、前記コンタクトホール内に前記接
着層と導電膜との一部からなる導電性プラグが残るよう
に、前記層間絶縁膜上の前記レジスト膜、前記接着層、
及び前記導電膜を除去する工程と、前記層間絶縁膜の表
面上に、前記コンタクトホール内に残った導電性プラグ
に接続された配線を形成する工程とを有する半導体装置
の製造方法が提供される。
と、半導体基板の表面上に層間絶縁膜を形成する工程
と、前記層間絶縁膜の表面上に、開口を有するレジスト
膜を形成する工程と、前記レジスト膜をマスクとし、該
レジスト膜の開口下の前記層間絶縁膜をエッチングし、
コンタクトホールを形成する工程と、前記コンタクトホ
ールの内面上及び前記レジスト膜の表面上に、接着層を
形成する工程と、前記接着層の表面上に導電膜を形成す
るとともに、前記開口及びコンタクトホール内を該導電
膜で埋め込む工程と、前記コンタクトホール内に前記接
着層と導電膜との一部からなる導電性プラグが残るよう
に、前記層間絶縁膜上の前記レジスト膜、前記接着層、
及び前記導電膜を除去する工程と、前記層間絶縁膜の表
面上に、前記コンタクトホール内に残った導電性プラグ
に接続された配線を形成する工程とを有する半導体装置
の製造方法が提供される。
【０００８】コンタクトホールを形成した後、酸素プラ
ズマを用いたアッシングによりレジスト膜を除去するこ
となく、コンタクトホールの内面を接着層で覆う。この
ため、層間絶縁膜がコンタクトホールの内周面において
酸素プラズマに晒されることがない。層間絶縁膜の変質
を防止することができ、コンタクトホール内を導電性プ
ラグで再現性良く埋め込むことができる。
ズマを用いたアッシングによりレジスト膜を除去するこ
となく、コンタクトホールの内面を接着層で覆う。この
ため、層間絶縁膜がコンタクトホールの内周面において
酸素プラズマに晒されることがない。層間絶縁膜の変質
を防止することができ、コンタクトホール内を導電性プ
ラグで再現性良く埋め込むことができる。
【０００９】本発明の他の観点によると、半導体基板の
表面上に層間絶縁膜を形成する工程と、前記層間絶縁膜
の表面上に、該層間絶縁膜とはエッチング耐性の異なる
材料からなるエッチング停止層を形成する工程と、前記
エッチング停止層の表面上に、開口を有するレジスト膜
を形成する工程と、前記レジスト膜をマスクとし、該レ
ジスト膜の開口下の前記エッチング停止層をエッチング
する工程と、前記エッチング停止層のエッチング速度よ
りも前記レジスト膜及び前記層間絶縁膜のエッチング速
度の方が速い条件で、前記レジスト膜及び該レジスト膜
の前記開口下の前記層間絶縁膜をエッチングし、該層間
絶縁膜を貫通するコンタクトホールを形成するとともに
前記レジスト膜を除去する工程と、前記コンタクトホー
ル内を導電性プラグで埋め込む工程と、前記層間絶縁膜
の上に、前記導電性プラグに接続された配線を形成する
工程とを有する半導体装置の製造方法が提供される。
表面上に層間絶縁膜を形成する工程と、前記層間絶縁膜
の表面上に、該層間絶縁膜とはエッチング耐性の異なる
材料からなるエッチング停止層を形成する工程と、前記
エッチング停止層の表面上に、開口を有するレジスト膜
を形成する工程と、前記レジスト膜をマスクとし、該レ
ジスト膜の開口下の前記エッチング停止層をエッチング
する工程と、前記エッチング停止層のエッチング速度よ
りも前記レジスト膜及び前記層間絶縁膜のエッチング速
度の方が速い条件で、前記レジスト膜及び該レジスト膜
の前記開口下の前記層間絶縁膜をエッチングし、該層間
絶縁膜を貫通するコンタクトホールを形成するとともに
前記レジスト膜を除去する工程と、前記コンタクトホー
ル内を導電性プラグで埋め込む工程と、前記層間絶縁膜
の上に、前記導電性プラグに接続された配線を形成する
工程とを有する半導体装置の製造方法が提供される。
【００１０】コンタクトホールの形成とレジスト膜の除
去とを同時に行う。レジスト膜を酸素プラズマでアッシ
ングしないため、コンタクトホールの内周面に露出した
層間絶縁膜の変質を防止できる。このため、コンタクト
ホール内を導電性プラグで再現性良く埋め込むことがで
きる。
去とを同時に行う。レジスト膜を酸素プラズマでアッシ
ングしないため、コンタクトホールの内周面に露出した
層間絶縁膜の変質を防止できる。このため、コンタクト
ホール内を導電性プラグで再現性良く埋め込むことがで
きる。
【００１１】
【発明の実施の形態】本発明の実施例を説明する前に、
低誘電率の絶縁材料を用いた場合に、再現性良く導電性
プラグを形成することができない原因について説明す
る。本願発明者の行った実験によると、層間絶縁膜とし
てＳｉＯＦやＨＳＱを用いると、コンタクトホール内面
にＴｉＮからなる接着層を形成する時やコンタクトホー
ル内をタングステンで埋め込む時に、これらの膜が異常
成長することがわかった。本願発明者は、レジスト膜の
アッシング時に層間絶縁膜が酸素プラズマに晒されるこ
とにより、変質しまたは吸湿し易くなっているためと考
えられる。以下に説明する実施例においては、層間絶縁
膜が酸素プラズマに晒されることを防止することができ
る。
低誘電率の絶縁材料を用いた場合に、再現性良く導電性
プラグを形成することができない原因について説明す
る。本願発明者の行った実験によると、層間絶縁膜とし
てＳｉＯＦやＨＳＱを用いると、コンタクトホール内面
にＴｉＮからなる接着層を形成する時やコンタクトホー
ル内をタングステンで埋め込む時に、これらの膜が異常
成長することがわかった。本願発明者は、レジスト膜の
アッシング時に層間絶縁膜が酸素プラズマに晒されるこ
とにより、変質しまたは吸湿し易くなっているためと考
えられる。以下に説明する実施例においては、層間絶縁
膜が酸素プラズマに晒されることを防止することができ
る。
【００１２】図１及び図２を参照して、本発明の第１の
実施例による半導体装置の製造方法について説明する。
図１及び図２の各図は、コンタクトホール部分の断面図
である。
実施例による半導体装置の製造方法について説明する。
図１及び図２の各図は、コンタクトホール部分の断面図
である。
【００１３】図１（Ａ）に示すように、シリコン基板１
の表面上にフィールド酸化膜２が形成され、フィールド
酸化膜２によって活性領域が画定されている。この活性
領域内の基板表面層に、不純物拡散領域３が形成されて
いる。不純物拡散領域３は、例えばＭＩＳＦＥＴのソー
ス領域またはドレイン領域である。
の表面上にフィールド酸化膜２が形成され、フィールド
酸化膜２によって活性領域が画定されている。この活性
領域内の基板表面層に、不純物拡散領域３が形成されて
いる。不純物拡散領域３は、例えばＭＩＳＦＥＴのソー
ス領域またはドレイン領域である。
【００１４】フィールド酸化膜２及び不純物拡散領域３
の表面上に、ＳｉＯ2 膜４Ａ、ＳｉＯＦ膜４Ｂ、及びＳ
ｉＯ2 膜４Ｃがこの順番に積層され、これら３層からな
る層間絶縁膜４が形成されている。ＳｉＯ2 膜４Ａ及び
４Ｃは、例えば原料ガスとしてＳｉＨ4 とＯ2 を用い、
プラズマ励起型化学気相成長（ＣＶＤ）により形成され
る。ＳｉＯＦ膜４Ｂは、例えば誘導結合型プラズマＣＶ
Ｄ装置による高密度プラズマを用い、原料ガスとしてＳ
ｉＦ4 とＳｉＨ4 とＯ2 を用いて形成される。
の表面上に、ＳｉＯ2 膜４Ａ、ＳｉＯＦ膜４Ｂ、及びＳ
ｉＯ2 膜４Ｃがこの順番に積層され、これら３層からな
る層間絶縁膜４が形成されている。ＳｉＯ2 膜４Ａ及び
４Ｃは、例えば原料ガスとしてＳｉＨ4 とＯ2 を用い、
プラズマ励起型化学気相成長（ＣＶＤ）により形成され
る。ＳｉＯＦ膜４Ｂは、例えば誘導結合型プラズマＣＶ
Ｄ装置による高密度プラズマを用い、原料ガスとしてＳ
ｉＦ4 とＳｉＨ4 とＯ2 を用いて形成される。
【００１５】図１（Ｂ）に示すように、層間絶縁膜４の
上に、フォトレジスト膜５を形成する。レジスト膜５
の、不純物拡散領域３に対応する位置に、開口６を形成
する。レジスト膜５をマスクとし、層間絶縁膜４をエッ
チングする。層間絶縁膜４のエッチングは、例えばＣＨ
Ｆ3 、ＣＦ4 、Ａｒ及びＮ2 の混合ガスを用いた反応性
イオンエッチング（ＲＩＥ）により行う。エッチング条
件は、圧力５００ｍＴｏｒｒ、印加ＲＦ電力８００Ｗ、
ＣＨＦ3 ガス流量１３ｓｃｃｍ、ＣＦ4 ガス流量２０ｓ
ｃｃｍ、Ａｒガス流量４２６ｓｃｃｍ、Ｎ2 ガス流量１
０ｓｃｃｍである。開口６に対応する位置にコンタクト
ホール７が形成され、その底面に不純物拡散領域３が露
出する。
上に、フォトレジスト膜５を形成する。レジスト膜５
の、不純物拡散領域３に対応する位置に、開口６を形成
する。レジスト膜５をマスクとし、層間絶縁膜４をエッ
チングする。層間絶縁膜４のエッチングは、例えばＣＨ
Ｆ3 、ＣＦ4 、Ａｒ及びＮ2 の混合ガスを用いた反応性
イオンエッチング（ＲＩＥ）により行う。エッチング条
件は、圧力５００ｍＴｏｒｒ、印加ＲＦ電力８００Ｗ、
ＣＨＦ3 ガス流量１３ｓｃｃｍ、ＣＦ4 ガス流量２０ｓ
ｃｃｍ、Ａｒガス流量４２６ｓｃｃｍ、Ｎ2 ガス流量１
０ｓｃｃｍである。開口６に対応する位置にコンタクト
ホール７が形成され、その底面に不純物拡散領域３が露
出する。
【００１６】コンタクトホール７を形成した後、温度１
８０〜２５０℃で熱処理を行うことにより、レジスト膜
５を焼結する。
８０〜２５０℃で熱処理を行うことにより、レジスト膜
５を焼結する。
【００１７】図１（Ｂ）は、レジスト膜５を焼結した後
の状態を示す。焼結されることによりレジスト膜５が変
形するが、既にコンタクトホール７を形成した後である
ため、コンタクトホール７の形状に影響を及ぼすことは
ない。
の状態を示す。焼結されることによりレジスト膜５が変
形するが、既にコンタクトホール７を形成した後である
ため、コンタクトホール７の形状に影響を及ぼすことは
ない。
【００１８】図１（Ｃ）に示すように、コンタクトホー
ル７及び開口６の内面、及びレジスト膜５の表面を覆う
ように、ＴｉＮからなる接着層１０を形成する。接着層
１０の形成は、例えばＴｉターゲット及びＡｒとＮ2 と
の混合ガスを用いた反応性スパッタリングにより行う。
接着層１０の表面上に、タングステン（Ｗ）膜１１を形
成する。Ｗ膜１１は、コンタクトホール７及び開口６内
を埋め込む。Ｗ膜１１の形成は、ＷＦ6 を用い、基板温
度４００〜４６０℃の条件で、ＣＶＤにより行う。接着
層１０は、Ｗ膜１１の剥離を防止する。
ル７及び開口６の内面、及びレジスト膜５の表面を覆う
ように、ＴｉＮからなる接着層１０を形成する。接着層
１０の形成は、例えばＴｉターゲット及びＡｒとＮ2 と
の混合ガスを用いた反応性スパッタリングにより行う。
接着層１０の表面上に、タングステン（Ｗ）膜１１を形
成する。Ｗ膜１１は、コンタクトホール７及び開口６内
を埋め込む。Ｗ膜１１の形成は、ＷＦ6 を用い、基板温
度４００〜４６０℃の条件で、ＣＶＤにより行う。接着
層１０は、Ｗ膜１１の剥離を防止する。
【００１９】図２（Ａ）までの工程について説明する。
コンタクトホール７内にのみ接着層１０とＷ膜１１が残
るように、層間絶縁膜４の上のＷ膜１１、接着層１０、
及びレジスト膜５をＣＭＰにより除去する。レジスト膜
５が焼結されて固くなっているため、研磨布の目詰まり
を起こすことなく研磨を行うことができる。コンタクト
ホール７の内部に、接着層１０とＷ膜１１からなる導電
性プラグ１５が残る。
コンタクトホール７内にのみ接着層１０とＷ膜１１が残
るように、層間絶縁膜４の上のＷ膜１１、接着層１０、
及びレジスト膜５をＣＭＰにより除去する。レジスト膜
５が焼結されて固くなっているため、研磨布の目詰まり
を起こすことなく研磨を行うことができる。コンタクト
ホール７の内部に、接着層１０とＷ膜１１からなる導電
性プラグ１５が残る。
【００２０】層間絶縁膜４の上に、導電性プラグ１５に
接続された配線１６を形成する。配線１６は、下層から
順番にＴｉＮ層、Ｃｕ含有Ａｌ層、Ｔｉ層、及びＴｉＮ
層を積層した後、この積層構造をパターニングすること
により形成される。最も下のＴｉＮ層はバリアメタル層
であり、最も上のＴｉＮ層は反射防止膜である。Ｔｉ層
は、Ｃｕ含有Ａｌ層とＴｉＮ層との接触抵抗を低減す
る。
接続された配線１６を形成する。配線１６は、下層から
順番にＴｉＮ層、Ｃｕ含有Ａｌ層、Ｔｉ層、及びＴｉＮ
層を積層した後、この積層構造をパターニングすること
により形成される。最も下のＴｉＮ層はバリアメタル層
であり、最も上のＴｉＮ層は反射防止膜である。Ｔｉ層
は、Ｃｕ含有Ａｌ層とＴｉＮ層との接触抵抗を低減す
る。
【００２１】図２（Ｂ）に示すように、層間絶縁膜４の
上に、配線１６と同時に他の配線１７を形成する。配線
１６及び１７を覆うように、層間絶縁膜４の上に層間絶
縁膜２０を形成する。層間絶縁膜２０は、層間絶縁膜４
と同様に、ＳｉＯ2 膜２０Ａ、ＳｉＯＦ膜２０Ｂ、及び
ＳｉＯ2 膜２０Ｃの３層構造を有する。
上に、配線１６と同時に他の配線１７を形成する。配線
１６及び１７を覆うように、層間絶縁膜４の上に層間絶
縁膜２０を形成する。層間絶縁膜２０は、層間絶縁膜４
と同様に、ＳｉＯ2 膜２０Ａ、ＳｉＯＦ膜２０Ｂ、及び
ＳｉＯ2 膜２０Ｃの３層構造を有する。
【００２２】層間絶縁膜２０に、配線１７の上面の一部
を露出させるコンタクトホール２１を形成する。コンタ
クトホール２１内を導電性プラグ２２で埋め込む。層間
絶縁膜２０の上に、導電性プラグ２２に接続された配線
２３を形成する。コンタクトホール２１、導電性プラグ
２２、及び配線２３の形成は、それぞれコンタクトホー
ル７、導電性プラグ１５、及び配線１６の形成と同様の
方法で行われる。
を露出させるコンタクトホール２１を形成する。コンタ
クトホール２１内を導電性プラグ２２で埋め込む。層間
絶縁膜２０の上に、導電性プラグ２２に接続された配線
２３を形成する。コンタクトホール２１、導電性プラグ
２２、及び配線２３の形成は、それぞれコンタクトホー
ル７、導電性プラグ１５、及び配線１６の形成と同様の
方法で行われる。
【００２３】上記第１の実施例では、図１（Ｂ）におい
てコンタクトホール７が形成された後、レジスト膜５を
アッシング除去することなく、接着層１０を形成する。
このため、コンタクトホール７の内面が、レジスト膜の
アッシング雰囲気に晒されない。これにより、コンタク
トホール７の内面を画定するＳｉＯＦ膜４Ｂの変質を防
止することができる。ＳｉＯＦ膜４Ｂの変質防止によ
り、接着層１０及びＷ膜１１の異常成長を防止すること
ができ、再現性良くコンタクトホール７内を導電性プラ
グ１５で埋め込むことができる。同様に、コンタクトホ
ール２１内を、再現性良く導電性プラグ２２で埋め込む
ことができる。
てコンタクトホール７が形成された後、レジスト膜５を
アッシング除去することなく、接着層１０を形成する。
このため、コンタクトホール７の内面が、レジスト膜の
アッシング雰囲気に晒されない。これにより、コンタク
トホール７の内面を画定するＳｉＯＦ膜４Ｂの変質を防
止することができる。ＳｉＯＦ膜４Ｂの変質防止によ
り、接着層１０及びＷ膜１１の異常成長を防止すること
ができ、再現性良くコンタクトホール７内を導電性プラ
グ１５で埋め込むことができる。同様に、コンタクトホ
ール２１内を、再現性良く導電性プラグ２２で埋め込む
ことができる。
【００２４】上記第１の実施例では、図１（Ｂ）の工程
においてコンタクトホール７を形成した後、レジスト膜
５を焼結させたが、焼結の代わりに、紫外線照射による
キュアまたは真空中でのキュア等を行ってもよい。紫外
線キュアまたは真空キュアによっても、レジスト膜５を
固くすることができ、ＣＭＰ時の研磨布の目詰まりを防
止することができる。なお、接着層１０及びＷ膜１１の
成長温度が、レジスト膜５を焼結させるのに十分高い温
度である場合には、接着層１０の成膜前にレジスト膜５
の焼結を行わなくてもよい。また、ＣＭＰ時の研磨布及
びスラリ−等を適切に選択すれば、レジスト膜５の焼結
を行わない場合であっても、研磨布の目詰まりを生じさ
せることなくＣＭＰを行うことができる。
においてコンタクトホール７を形成した後、レジスト膜
５を焼結させたが、焼結の代わりに、紫外線照射による
キュアまたは真空中でのキュア等を行ってもよい。紫外
線キュアまたは真空キュアによっても、レジスト膜５を
固くすることができ、ＣＭＰ時の研磨布の目詰まりを防
止することができる。なお、接着層１０及びＷ膜１１の
成長温度が、レジスト膜５を焼結させるのに十分高い温
度である場合には、接着層１０の成膜前にレジスト膜５
の焼結を行わなくてもよい。また、ＣＭＰ時の研磨布及
びスラリ−等を適切に選択すれば、レジスト膜５の焼結
を行わない場合であっても、研磨布の目詰まりを生じさ
せることなくＣＭＰを行うことができる。
【００２５】上記第１の実施例では、層間絶縁膜４の中
層をＳｉＯＦ膜４Ｂで形成する場合を説明した。ＳｉＯ
Ｆ膜４Ｂの代わりに、他の低誘電率材料、例えばＨＳＱ
を使用する場合にも、第１の実施例の場合と同様の効果
が得られるであろう。
層をＳｉＯＦ膜４Ｂで形成する場合を説明した。ＳｉＯ
Ｆ膜４Ｂの代わりに、他の低誘電率材料、例えばＨＳＱ
を使用する場合にも、第１の実施例の場合と同様の効果
が得られるであろう。
【００２６】また、上記第１の実施例では、層間絶縁膜
４を、ＳｉＯ2 膜４Ａ、ＳｉＯＦ膜４Ｂ及びＳｉＯ2 膜
４Ｃの３層構造とした場合について説明したが、層間絶
縁膜４をＳｉＯＦ膜のみで構成してもよい。この場合、
レジスト膜を除去した後の図２（Ａ）に示す状態のと
き、ＳｉＯＦ膜の上面が露出する。しかし、既にコンタ
クトホール７内が導電性プラグ１５で埋め込まれている
ため、ＳｉＯＦ膜の露出は、コンタクトホール７内の埋
め込みの再現性低下の要因にはならない。
４を、ＳｉＯ2 膜４Ａ、ＳｉＯＦ膜４Ｂ及びＳｉＯ2 膜
４Ｃの３層構造とした場合について説明したが、層間絶
縁膜４をＳｉＯＦ膜のみで構成してもよい。この場合、
レジスト膜を除去した後の図２（Ａ）に示す状態のと
き、ＳｉＯＦ膜の上面が露出する。しかし、既にコンタ
クトホール７内が導電性プラグ１５で埋め込まれている
ため、ＳｉＯＦ膜の露出は、コンタクトホール７内の埋
め込みの再現性低下の要因にはならない。
【００２７】次に、図３を参照して、第２の実施例によ
る半導体装置の製造方法について説明する。
る半導体装置の製造方法について説明する。
【００２８】図３（Ａ）の状態までの工程について説明
する。第１の実施例の図１（Ｂ）に示す状態までと同様
の工程を経て、コンタクトホール７を形成する。開口６
とコンタクトホール７の内面、及びレジスト膜５の表面
を覆うように、ＳｉＯ2 からなる被覆膜２５を形成す
る。被覆膜２５の形成は、例えば、ＳｉＨ4 とＯ2 を用
いたプラズマ励起型ＣＶＤにより、基板温度が室温から
４００℃の範囲となる条件で行う。
する。第１の実施例の図１（Ｂ）に示す状態までと同様
の工程を経て、コンタクトホール７を形成する。開口６
とコンタクトホール７の内面、及びレジスト膜５の表面
を覆うように、ＳｉＯ2 からなる被覆膜２５を形成す
る。被覆膜２５の形成は、例えば、ＳｉＨ4 とＯ2 を用
いたプラズマ励起型ＣＶＤにより、基板温度が室温から
４００℃の範囲となる条件で行う。
【００２９】図３（Ｂ）に示すように、被覆膜２５を異
方性エッチングし、コンタクトホール７及び開口６の内
周面上にのみ被覆膜２５を残す。Ａｒイオンを用いたミ
リングにより、コンタクトホール７の底面に露出してい
る不純物拡散領域３の表面を薄く削る。その後、第１の
実施例の図１（Ｃ）から図２（Ｂ）までの工程と同様の
工程を経て、導電性プラグ１５及び配線１６を形成す
る。
方性エッチングし、コンタクトホール７及び開口６の内
周面上にのみ被覆膜２５を残す。Ａｒイオンを用いたミ
リングにより、コンタクトホール７の底面に露出してい
る不純物拡散領域３の表面を薄く削る。その後、第１の
実施例の図１（Ｃ）から図２（Ｂ）までの工程と同様の
工程を経て、導電性プラグ１５及び配線１６を形成す
る。
【００３０】図３（Ｃ）は、配線１６を形成した後の状
態を示す。コンタクトホール７の内周面と導電性プラグ
１５との間に、被覆膜２５の一部が残っている。その他
の構成は、図２（Ａ）に示す第１の実施例の場合と同様
である。
態を示す。コンタクトホール７の内周面と導電性プラグ
１５との間に、被覆膜２５の一部が残っている。その他
の構成は、図２（Ａ）に示す第１の実施例の場合と同様
である。
【００３１】第２の実施例では、図３（Ｂ）に示す工程
で、開口６の内周面を被覆膜２５で覆い、レジスト膜５
からの脱ガスを抑制しつつ不純物拡散領域３の表面を削
っている。これにより、導電性プラグ１５と不純物拡散
領域３との接触抵抗を低減することができる。
で、開口６の内周面を被覆膜２５で覆い、レジスト膜５
からの脱ガスを抑制しつつ不純物拡散領域３の表面を削
っている。これにより、導電性プラグ１５と不純物拡散
領域３との接触抵抗を低減することができる。
【００３２】次に、図４を参照して、第３の実施例につ
いて説明する。第３の実施例では、下層配線と上層配線
との接続を行う導電性プラグの形成を例にとって説明す
るが、図２（Ｂ）に示す導電性プラグ１５と同様に、シ
リコン基板表面の不純物拡散領域とその上の配線とを接
続する導電性プラグの形成にも適用可能である。
いて説明する。第３の実施例では、下層配線と上層配線
との接続を行う導電性プラグの形成を例にとって説明す
るが、図２（Ｂ）に示す導電性プラグ１５と同様に、シ
リコン基板表面の不純物拡散領域とその上の配線とを接
続する導電性プラグの形成にも適用可能である。
【００３３】図４（Ａ）に示すように、層間絶縁膜３０
の上に下層配線３１が形成されている。下層配線３１
は、ＴｉＮ膜、Ｃｕ含有Ａｌ膜、Ｔｉ膜、及びＴｉＮ膜
からなる４層構造を有する。下層配線３１を覆うよう
に、層間絶縁膜３０の上に層間絶縁膜３２を形成する。
層間絶縁膜３２は、例えばＳｉＯＦ、ＨＳＱ等の低誘電
率絶縁材料により形成される。
の上に下層配線３１が形成されている。下層配線３１
は、ＴｉＮ膜、Ｃｕ含有Ａｌ膜、Ｔｉ膜、及びＴｉＮ膜
からなる４層構造を有する。下層配線３１を覆うよう
に、層間絶縁膜３０の上に層間絶縁膜３２を形成する。
層間絶縁膜３２は、例えばＳｉＯＦ、ＨＳＱ等の低誘電
率絶縁材料により形成される。
【００３４】層間絶縁膜３２の上に、ＳｉＮからなるエ
ッチング停止層３３を形成する。エッチング停止層３３
は、例えばプラズマ励起型ＣＶＤにより形成される。エ
ッチング停止層３３の上に、フォトレジスト膜３４を形
成する。レジスト膜３４に、開口３５を形成する。開口
３５は、下層は緯線３１の上方に位置する。
ッチング停止層３３を形成する。エッチング停止層３３
は、例えばプラズマ励起型ＣＶＤにより形成される。エ
ッチング停止層３３の上に、フォトレジスト膜３４を形
成する。レジスト膜３４に、開口３５を形成する。開口
３５は、下層は緯線３１の上方に位置する。
【００３５】レジスト膜３４をマスクとしてエッチング
停止層３３をエッチングし、開口３６を形成する。
停止層３３をエッチングし、開口３６を形成する。
【００３６】図４（Ｂ）に示すように、レジスト膜３４
及び層間絶縁膜３２を、ＣＨＦ3 、ＣＦ4 、Ａｒ、及び
Ｎ2 を用いたＲＩＥによりエッチングする。エッチング
条件は、例えば圧力１０００ｍＴｏｒｒ、印加ＲＦ電力
９００Ｗ、ＣＨＦ3 ガス流量１３ｓｃｃｍ、ＣＦ4 ガス
流量２０ｓｃｃｍ、Ａｒガス流量４２６ｓｃｃｍ、及び
Ｎ2 ガス流量１０ｓｃｃｍである。この条件では、レジ
スト膜に対するＳｉＯＦ膜のエッチング速度の比が約２
〜３である。
及び層間絶縁膜３２を、ＣＨＦ3 、ＣＦ4 、Ａｒ、及び
Ｎ2 を用いたＲＩＥによりエッチングする。エッチング
条件は、例えば圧力１０００ｍＴｏｒｒ、印加ＲＦ電力
９００Ｗ、ＣＨＦ3 ガス流量１３ｓｃｃｍ、ＣＦ4 ガス
流量２０ｓｃｃｍ、Ａｒガス流量４２６ｓｃｃｍ、及び
Ｎ2 ガス流量１０ｓｃｃｍである。この条件では、レジ
スト膜に対するＳｉＯＦ膜のエッチング速度の比が約２
〜３である。
【００３７】このようにエッチング選択比が小さいた
め、レジスト膜３４と層間絶縁膜３２とを、同時にエッ
チングすることができる。なお、このエッチング条件で
は、ＳｉＮ膜はほとんどエッチングされないため、エッ
チング停止層３３が層間絶縁膜３２のエッチングマスク
として働く。従って、開口３６に対応してコンタクトホ
ール３７が形成される。
め、レジスト膜３４と層間絶縁膜３２とを、同時にエッ
チングすることができる。なお、このエッチング条件で
は、ＳｉＮ膜はほとんどエッチングされないため、エッ
チング停止層３３が層間絶縁膜３２のエッチングマスク
として働く。従って、開口３６に対応してコンタクトホ
ール３７が形成される。
【００３８】図４（Ｃ）に示すように、コンタクトホー
ル３７内に導電性プラグ３８を埋め込む。導電性プラグ
３８の形成は、第１の実施例の図１（Ｃ）及び図２
（Ａ）の工程で行った導電性プラグ１５の形成と同様の
方法で行う。
ル３７内に導電性プラグ３８を埋め込む。導電性プラグ
３８の形成は、第１の実施例の図１（Ｃ）及び図２
（Ａ）の工程で行った導電性プラグ１５の形成と同様の
方法で行う。
【００３９】エッチング停止層３３の上に、導電性プラ
グ３８に接続された上層配線３９を形成する。上層配線
３９の形成は、第１の実施例の図２（Ａ）に示す配線１
６の形成と同様の方法で行う。
グ３８に接続された上層配線３９を形成する。上層配線
３９の形成は、第１の実施例の図２（Ａ）に示す配線１
６の形成と同様の方法で行う。
【００４０】第３の実施例では、図４（Ａ）の状態の
後、レジスト膜３４をアッシングにより除去するのでは
なく、層間絶縁膜３２のエッチングと同時に除去してい
る。このため、層間絶縁膜３２が、アッシング時の酸素
プラズマに晒されることがない。コンタクトホール３７
の内周面に露出した層間絶縁膜３２の変質が防止され、
コンタクトホール３７内を再現性良く導電性プラグ３８
で埋め込むことができる。また、コンタクトホール３７
の形成とレジスト膜３４の除去を同時に行うため、工程
数を削減することができ、生産コストの低減を図ること
が可能になる。
後、レジスト膜３４をアッシングにより除去するのでは
なく、層間絶縁膜３２のエッチングと同時に除去してい
る。このため、層間絶縁膜３２が、アッシング時の酸素
プラズマに晒されることがない。コンタクトホール３７
の内周面に露出した層間絶縁膜３２の変質が防止され、
コンタクトホール３７内を再現性良く導電性プラグ３８
で埋め込むことができる。また、コンタクトホール３７
の形成とレジスト膜３４の除去を同時に行うため、工程
数を削減することができ、生産コストの低減を図ること
が可能になる。
【００４１】上記第３の実施例では、エッチング停止層
３３をＳｉＮで形成した場合を説明したが、層間絶縁膜
３２とエッチング耐性の異なる他の材料で形成してもよ
い。例えばＳｉＯＮ等で形成してもよい。図４（Ｂ）に
示すコンタクトホール３７を形成した後、導電性プラグ
３８の形成前に、Ａｒイオンを用いたミリングを行って
もよい。このミリングにより、コンタクトホール３７の
底面に露出した下層配線３１の表面が薄く削られ、下層
配線３１と導電性プラグ３８との接触抵抗を低減するこ
とができる。さらに、このミリングによりエッチング停
止層３３を除去してもよい。エッチング停止層３３を除
去することにより、配線間の寄生容量を低減することが
できる。
３３をＳｉＮで形成した場合を説明したが、層間絶縁膜
３２とエッチング耐性の異なる他の材料で形成してもよ
い。例えばＳｉＯＮ等で形成してもよい。図４（Ｂ）に
示すコンタクトホール３７を形成した後、導電性プラグ
３８の形成前に、Ａｒイオンを用いたミリングを行って
もよい。このミリングにより、コンタクトホール３７の
底面に露出した下層配線３１の表面が薄く削られ、下層
配線３１と導電性プラグ３８との接触抵抗を低減するこ
とができる。さらに、このミリングによりエッチング停
止層３３を除去してもよい。エッチング停止層３３を除
去することにより、配線間の寄生容量を低減することが
できる。
【００４２】上記実施例では、層間絶縁膜としてＳｉＯ
Ｆ、またはＨＳＱを用いた場合を説明したが、その他の
有機系、無機系のスピンオングラス（ＳＯＧ）材料を用
いる場合にも、同様の効果が期待できる。また、フルオ
ロカーボン、フッ素アモルファスカーボン、フッ素樹脂
を用いる場合にも効果が期待できる。
Ｆ、またはＨＳＱを用いた場合を説明したが、その他の
有機系、無機系のスピンオングラス（ＳＯＧ）材料を用
いる場合にも、同様の効果が期待できる。また、フルオ
ロカーボン、フッ素アモルファスカーボン、フッ素樹脂
を用いる場合にも効果が期待できる。
【００４３】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００４４】
【発明の効果】以上説明したように、本発明によれば、
層間絶縁膜が、レジスト膜のアッシング時の酸素プラズ
マに晒されない。このため、層間絶縁膜の変質を防止す
ることができ、この層間絶縁膜に形成したコンタクトホ
ール内を導電性プラグで再現性良く埋め込むことができ
る。
層間絶縁膜が、レジスト膜のアッシング時の酸素プラズ
マに晒されない。このため、層間絶縁膜の変質を防止す
ることができ、この層間絶縁膜に形成したコンタクトホ
ール内を導電性プラグで再現性良く埋め込むことができ
る。
【図１】第１の実施例による半導体装置の製造方法を説
明するための導電性プラグ部分の断面図（その１）であ
る。
明するための導電性プラグ部分の断面図（その１）であ
る。
【図２】第１の実施例による半導体装置の製造方法を説
明するための導電性プラグ部分の断面図（その２）であ
る。
明するための導電性プラグ部分の断面図（その２）であ
る。
【図３】第２の実施例による半導体装置の製造方法を説
明するための導電性プラグ部分の断面図である。
明するための導電性プラグ部分の断面図である。
【図４】第３の実施例による半導体装置の製造方法を説
明するための導電性プラグ部分の断面図である。
明するための導電性プラグ部分の断面図である。
１ シリコン基板 ２ フィールド酸化膜 ３ 不純物拡散領域 ４、２０、３０、３２ 層間絶縁膜 ５、３４ レジスト膜 ６、３５、３６ 開口 ７、２１、３７ コンタクトホール １０ 接着層 １１ Ｗ膜 １５、２２、３８ 導電性プラグ １６、２３ 配線 ２５ 被覆膜 ３１ 下層配線 ３３ エッチング停止層 ３９ 上層配線
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA01 BB30 CC01 DD08 DD15 DD16 DD19 DD20 DD42 DD43 DD75 EE09 EE14 EE17 FF18 FF22 FF23 GG09 GG14 HH20 5F004 AA03 AA11 BA04 DA01 DA16 DA23 DA25 DB07 DB12 EA22 EA23 EB01 EB02 EB03 FA01 FA08 5F033 JJ19 JJ33 MM01 NN07 PP06 PP16 QQ37 QQ48 TT07
Claims (6)
- 【請求項１】 半導体基板の表面上に層間絶縁膜を形成
する工程と、 前記層間絶縁膜の表面上に、開口を有するレジスト膜を
形成する工程と、 前記レジスト膜をマスクとし、該レジスト膜の開口下の
前記層間絶縁膜をエッチングし、コンタクトホールを形
成する工程と、 前記コンタクトホールの内面上及び前記レジスト膜の表
面上に、接着層を形成する工程と、 前記接着層の表面上に導電膜を形成するとともに、前記
開口及びコンタクトホール内を該導電膜で埋め込む工程
と、 前記コンタクトホール内に前記接着層と導電膜との一部
からなる導電性プラグが残るように、前記層間絶縁膜上
の前記レジスト膜、前記接着層、及び前記導電膜を除去
する工程と、 前記層間絶縁膜の表面上に、前記コンタクトホール内に
残った導電性プラグに接続された配線を形成する工程と
を有する半導体装置の製造方法。 - 【請求項２】 前記導電膜を形成する工程において、化
学気相成長によりタングステンからなる前記導電膜を形
成する請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記コンタクトホールを形成した後、前
記接着層を形成する前に、さらに、 前記コンタクトホールの内面上、前記レジスト膜の開口
の内面上及び該レジスト膜の表面上に、ＳｉＯ2 、Ｓｉ
Ｎ、及びＳｉＯＮからなる群より選択された一つの材料
で形成された被覆膜を形成する工程と、 前記コンタクトホールの底面上の前記被覆膜を堆積する
工程とを含み、 前記導電性プラグを残す工程において、前記層間絶縁膜
の上面よりも上に配置された前記被覆膜をも除去する請
求項１または２に記載の半導体装置の製造方法。 - 【請求項４】 前記コンタクトホールを形成した後、前
記接着層を形成する前に、さらに、前記レジスト膜を加
熱し焼結する工程を含む請求項１または２に記載の半導
体装置の製造方法。 - 【請求項５】 半導体基板の表面上に層間絶縁膜を形成
する工程と、 前記層間絶縁膜の表面上に、該層間絶縁膜とはエッチン
グ耐性の異なる材料からなるエッチング停止層を形成す
る工程と、 前記エッチング停止層の表面上に、開口を有するレジス
ト膜を形成する工程と、 前記レジスト膜をマスクとし、該レジスト膜の開口下の
前記エッチング停止層をエッチングする工程と、 前記エッチング停止層のエッチング速度よりも前記レジ
スト膜及び前記層間絶縁膜のエッチング速度の方が速い
条件で、前記レジスト膜及び該レジスト膜の前記開口下
の前記層間絶縁膜をエッチングし、該層間絶縁膜を貫通
するコンタクトホールを形成するとともに前記レジスト
膜を除去する工程と、 前記コンタクトホール内を導電性プラグで埋め込む工程
と、 前記層間絶縁膜の上に、前記導電性プラグに接続された
配線を形成する工程とを有する半導体装置の製造方法。 - 【請求項６】 前記レジスト膜を除去した後、前記コン
タクトホール内を前記導電性プラグで埋め込む前に、前
記エッチング停止層を除去する工程を含む請求項５に記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10345175A JP2000174120A (ja) | 1998-12-04 | 1998-12-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10345175A JP2000174120A (ja) | 1998-12-04 | 1998-12-04 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007155519A Division JP4338748B2 (ja) | 2007-06-12 | 2007-06-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000174120A true JP2000174120A (ja) | 2000-06-23 |
Family
ID=18374808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10345175A Pending JP2000174120A (ja) | 1998-12-04 | 1998-12-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000174120A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005538544A (ja) * | 2002-09-04 | 2005-12-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 埋め込み金属インターコネクタの製造方法 |
-
1998
- 1998-12-04 JP JP10345175A patent/JP2000174120A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005538544A (ja) * | 2002-09-04 | 2005-12-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 埋め込み金属インターコネクタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5916823A (en) | Method for making dual damascene contact | |
| US6800550B2 (en) | Method for forming t-shaped conductive wires of semiconductor device utilizing notching phenomenon | |
| US7393780B2 (en) | Dual layer barrier film techniques to prevent resist poisoning | |
| KR100333382B1 (ko) | 반도체 장치의 다층금속배선 형성방법 | |
| US6114233A (en) | Dual damascene process using low-dielectric constant materials | |
| US7772112B2 (en) | Method of manufacturing a semiconductor device | |
| JPH10335458A (ja) | 半導体装置及びその製造方法 | |
| US7253112B2 (en) | Dual damascene process | |
| KR100342639B1 (ko) | 반도체 구조물의 제조 방법 | |
| US6555465B2 (en) | Multi-layer wiring structure of integrated circuit and manufacture of multi-layer wiring | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| JP3897071B2 (ja) | 半導体装置の製造方法 | |
| JP2000174120A (ja) | 半導体装置の製造方法 | |
| JP4338748B2 (ja) | 半導体装置の製造方法 | |
| JP2008010824A (ja) | 半導体メモリ素子の製造方法 | |
| TW475211B (en) | Forming method of borderless via | |
| JPH11204636A (ja) | 半導体装置の製造方法 | |
| US6340638B1 (en) | Method for forming a passivation layer on copper conductive elements | |
| US6642139B1 (en) | Method for forming interconnection structure in an integration circuit | |
| KR100315455B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100290466B1 (ko) | 반도체소자의 제조방법 | |
| KR100406733B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100262009B1 (ko) | 반도체장치의 제조 방법 | |
| US20070145593A1 (en) | Semiconductor Device and Method for Manufacturing the Same | |
| KR970005683B1 (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050610 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070612 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071218 |