KR101097987B1

KR101097987B1 - 메탈 캐핑을 적용한 ｍｉｍ 커패시터의 제조 방법

Info

Publication number: KR101097987B1
Application number: KR1020040103441A
Authority: KR
Inventors: 이달진
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2004-12-09
Filing date: 2004-12-09
Publication date: 2011-12-23
Also published as: KR20060064792A

Abstract

본 발명은 MIM 커패시터의 제조 공정을 단순화하는 것을 목적으로 한다.

본 발명에 의한 MIM 커패시터 제조 방법은 하부 배선을 형성하는 단계, 하부 배선의 상부에 메탈 캐핑층을 증착하는 단계, 포토 리소그래피 공정으로 상기 메탈 캐핑층에 하부 전극 패턴을 형성하는 단계, 전면에 절연층 및 상부 전극층을 순차적으로 증착하는 단계, 포토 리소그래피 공정으로 상부 전극층에 상부 전극 패턴을 형성하는 단계 및 상부 전극 패턴과 도전되는 상부 배선을 형성하는 단계를 포함한다.

MIM 커패시터, TFR, 메탈 캐핑층

Description

메탈 캐핑을 적용한 ＭＩＭ 커패시터의 제조 방법{Manufacturing Method of a MIM Capacitor Using Metal Capping}

도1a 내지 도1i는 본 발명의 제1 실시예에 의한 커패시터 제조 방법을 나타내는 공정도.

도2a 내지 도2g는 본 발명의 제2 실시예에 의한 커패시터 제조 방법을 나타내는 공정도.

본 발명은 RF 장비 및 아날로그 장비에 필수적으로 사용되는 부품으로서 구리 배선을 적용하는 0.13 마이크로미터 기술 이하의 배선 공정에서도 사용되는 MIM 커패시터의 제조 방법에 관한 것이다. 또한 본 발명은 MIM 커패시터와 TFR(Thin Film Resistor)를 동시에 제조하는 방법에 관한 것이다.

종래에 MIM 커패시터 제조 방법은 배선 형성후에 단차를 없애기 위해 CMP를 진행해야 한다는 점과 구리가 노출된 이후 패터닝 공정에서 구리의 산화로 인한 열화 가능성을 차단하기 위하여 구리의 노출없이 커패시터를 제조하기 위한 복잡한 공정을 거쳐야 하는 문제가 있었다.

이로 인하여 종래의 MIM 커패시터를 제조하는 방법은 TFR을 제조하는 방법과 상이한 점이 많아 이를 동시에 형성하기에 곤란한 문제가 있었다.

본 발명은 종래의 이러한 문제를 해결하기 위하여 구리 배선 위에 메탈 캐핑(Metal Capping)을 제공하여 MIM 커패시터의 제조 방법을 단순화하는 것을 목적으로 한다.

또한 본 발명은 MIM 커패시터의 제조 방법을 단순화 함으로써 TFR을 MIM 커패시터와 동시에 형성할 수 있도록 하는 것을 목적으로 한다.

본 발명에 의한 MIM 커패시터 제조 방법은 하부 배선을 형성하는 단계, 하부 배선의 상부에 메탈 캐핑층을 증착하는 단계, 포토 리소그래피 공정으로 커패시터 형성 영역 및 레지스터 형성 영역에 있어서 상기 메탈 캐핑층에 하부 전극 패턴을 형성하는 단계, 전면에 절연층 및 상부 전극층을 순차적으로 증착하는 단계, 포토 리소그래피 공정으로 커패시터 형성 영역에 있어서 상부 전극층에 상부 전극 패턴 을 형성하고 레지스터 형성 영역에 있어서는 절연층을 노출시키는 단계 및 커패시터 형성 영역에 있어서는 상부 전극 패턴과 도전되고 레지스터 형성 영역에 있어서는 메탈 캐핑층과 도전되는 상부 배선을 형성하는 단계를 포함한다.

이하에서는 첨부한 도면을 참조하여 본 발명의 실시예에 대해서 설명한다.

참고로 첨부한 도면은 MIM 커패시터 제조 방법에만 주목하여 구리를 감싸고 있는 구리 확산 방지막 및 금속의 두께를 제어하기 위한 식각 정지막(ESL)에 대해서는 도시를 생략한다.

도1a 내지 도1i는 본 발명의 제1 실시예에 의한 MIM 커패시터의 제조 방법을 나타낸다.

먼저 도1a와 같이 하부 배선(10)을 형성한다. 하부 배선(10)은 IMD 층(12)에 구리 배선(11)을 형성함으로써 생성된다. 하부 배선(10)은 다마신(damascene) 기법 등으로 생성할 수 있다.

도1a와 같이 하부 배선(10)이 완성되면 도1b와 같이 그 상부에 메탈 캐핑층(20) 및 PR(30)을 증착한 후 PR(30)에 패턴을 형성한다.

도1b와 같이 PR(30) 패턴이 완성되면 패턴에 따라 메탈 캐핑층(20)을 식각하여 도1c와 같이 메탈 캐핑층(20)의 패턴을 형성한다. 메탈 캐핑층(20)의 두께는 그 하부의 구리(11)의 최소 크기에 대해서도 브리지 없이 커버가 가능해야 한다. 따라서 그 두께는 하부 층의 최소 크기 이하로 한다.

도1c와 같이 메탈 캐핑층(20)의 패턴이 완성되면 도1d와 같이 그 상부에 절연층(30), 상부 전극(40)을 순차적으로 증착한다.

다음으로 도1e와 같이 상부 전극(40)의 상부에 PR(5)을 증착하고 마스킹 공정으로 PR(5) 패턴을 형성한다.

도1e와 같이 완성된 PR(5) 패턴을 이용하여 상부 전극(40)을 식각함으로써 도1f와 같이 상부 전극(40)의 패턴을 형성한다.

마지막으로 상부에 상부 배선(60)을 생성하여 MIM 커패시터 제조를 완료한다. 상부 배선(60)은 저유전율의 IMD 층(62)과 비아 및 금속 배선(61)으로 구성되며 이들은 일반적으로 알려진 바와 같은 이중 다마신 공정으로 생성될 수 있는 구조이므로 이하에서는 구체적인 설명을 생략한다.

도1h와 도1i는 기본적으로는 도1g와 동일한 방식을 제조된 MIM 커패시터이나 각각 하부 배선(10)과 상부 배선(60)의 연결이 약간씩 상이한 구조이다.

도2a 내지 도2g는 본 발명의 제2 실시예로서 제1 실시예에 개시된 제조 방법을 진행하는 도중에 TFR(Thin Film Resistor)을 동시에 제조하는 방법을 나타낸 공정도이다.

먼저 도2a와 같이 하부 배선(100)을 형성한다. 하부 배선(100)은 IMD 층(120)에 구리 배선(110)을 형성함으로써 생성된다. 하부 배선(100)은 다마신(damascene) 기법 등과 같이 공지된 기술로 생성할 수 있다.

도2a와 같이 하부 배선(100)이 완성되면 도2b와 같이 그 상부에 메탈 캐핑층(200) 및 PR(300)을 증착한 후 PR(300)에 패턴을 형성한다. 도2b 이하에서 A는 MIM 커패시터가 형성되는 영역을 나타내고, B는 TFR이 형성되는 영역을 나타낸다.

도2b와 같이 PR(300) 패턴이 완성되면 패턴에 따라 메탈 캐핑층(200)을 식각 하여 도2c와 같이 메탈 캐핑층(20)의 패턴을 형성한다. 메탈 캐핑층(20)의 두께는 그 하부의 구리(11)의 최소 크기에 대해서도 브리지 없이 커버가 가능해야 한다. 따라서 그 두께는 하부 층의 최소 크기 이하로 한다.

도2c와 같이 메탈 캐핑층(20)의 패턴이 완성되면 도2d와 같이 그 상부에 절연층(30), 상부 전극(40)을 순차적으로 증착한다.

다음으로 도2e와 같이 MIM 커패시터 영역(A)에서는 상부 전극(40)의 상부에 PR(5)을 증착하고 마스킹 공정으로 PR(5) 패턴을 형성하고, TFR 영역(B)에서는 PR 패턴을 형성하지 않는다.

도2e와 같이 완성된 PR(5) 패턴을 이용하여 상부 전극(40)을 식각함으로써 도2f와 같이 MIM 커패시터 영역(A)에는 상부 전극(40)의 패턴이 형성되고, TFR 영역(B)에는 상부 전극이 모두 식각되어 절연층(300)이 노출되도록 한다.

마지막으로 MIM 커패시터 영역(A)에서는 상부 전극(400)을 상부 배선(600)과 연결하여 MIM 커패시터를 형성하고, TFR 영역(B)에서는 절연층(300)을 식각하여 상부 배선(600)의 금속 배선(610)이 메탈 캐핑층(200)과 연결되도록 하여 TFR을 완성한다.

상부 배선(600)은 저유전율의 IMD 층(620)과 비아 및 금속 배선(610)으로 구성되며 이들은 일반적으로 알려진 바와 같은 이중 다마신 공정으로 생성될 수 있는 구조이므로 이하에서는 구체적인 설명을 생략한다.

본 발명을 적용함으로써 구리 배선 공정에서 MIM 커패시터의 제조 공정을 단 순화할 수 있으며, 그 결과 RF 장비에서 MIM 커패시터와 함께 요구되는 경우가 많은 TFR을 동시에 생성할 수 있어 공정 단순화 및 비용 절감 측면에서 우수한 효과가 있다.

Claims

하부 배선을 형성하는 단계;

상기 하부 배선의 상부에 메탈 캐핑층을 증착하는 단계;

포토 리소그래피 공정으로 상기 메탈 캐핑층에 하부 전극 패턴을 형성하는 단계;

전면에 절연층 및 상부 전극층을 순차적으로 증착하는 단계;

포토 리소그래피 공정으로 상기 상부 전극층에 상부 전극 패턴을 형성하는 단계; 및

상기 상부 전극 패턴과 도전되는 상부 배선을 형성하는 단계;를 포함하며,

상기 메탈 캐핑층의 크기는 상기 메탈 캐핑층과 접하는 하부 배선의 크기보다 큰 것을 특징으로 하는 MIM 커패시터의 제조 방법.
제1항에 있어서, 상기 하부 배선을 형성하는 단계는

다마신 기법으로 IMD 층에 구리 배선을 생성하여 형성되는 것을 특징으로 하는 MIM 커패시터의 제조 방법.
제1항에 있어서, 상기 상부 배선을 형성하는 단계는

상기 상부 전극 패턴의 상부에 저유전율의 IMD 층을 증착하는 공정 및

이중 다마신 기법으로 상기 IMD 층에 비아와 구리 배선을 형성하는 공정

을 포함하는 것을 특징으로 하는 MIM 커패시터의 제조 방법.
하부 배선을 형성하는 단계;

상기 하부 배선의 상부에 메탈 캐핑층을 증착하는 단계;

포토 리소그래피 공정으로 커패시터 형성 영역 및 레지스터 형성 영역에 있어서 상기 메탈 캐핑층에 하부 전극 패턴을 형성하는 단계;

전면에 절연층 및 상부 전극층을 순차적으로 증착하는 단계;

포토 리소그래피 공정으로 상기 커패시터 형성 영역에 있어서 상기 상부 전극층에 상부 전극 패턴을 형성하고 상기 레지스터 형성 영역에 있어서는 상기 절연층을 노출시키는 단계; 및

상기 커패시터 형성 영역에 있어서는 상기 상부 전극 패턴과 도전되고 상기 레지스터 형성 영역에 있어서는 상기 메탈 캐핑층과 도전되는 상부 배선을 형성하는 단계;를 포함하고,

상기 메탈 캐핑층의 크기는 상기 메탈 캐핑층과 접하는 하부 배선의 크기보다 큰 것을 특징으로 하는 MIM 커패시터의 제조 방법.
제4항에 있어서, 상기 하부 배선을 형성하는 단계는

다마신 기법으로 IMD 층에 구리 배선을 생성하여 형성되는 것을 특징으로 하는 MIM 커패시터의 제조 방법.
제4항에 있어서, 상기 상부 배선을 형성하는 단계는

상기 전면에 저유전율의 IMD 층을 증착하는 공정 및

이중 다마신 기법으로 상기 IMD 층에 비아와 구리 배선을 형성하는 공정

을 포함하는 것을 특징으로 하는 MIM 커패시터의 제조 방법.