JPS63120457A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63120457A JPS63120457A JP26623086A JP26623086A JPS63120457A JP S63120457 A JPS63120457 A JP S63120457A JP 26623086 A JP26623086 A JP 26623086A JP 26623086 A JP26623086 A JP 26623086A JP S63120457 A JPS63120457 A JP S63120457A
- Authority
- JP
- Japan
- Prior art keywords
- bridge wiring
- air bridge
- metal film
- base metal
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000010953 base metal Substances 0.000 claims abstract description 22
- 239000003990 capacitor Substances 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 abstract description 20
- 230000007547 defect Effects 0.000 abstract description 9
- 239000000428 dust Substances 0.000 abstract description 8
- 230000015556 catabolic process Effects 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 6
- 230000001681 protective effect Effects 0.000 abstract description 5
- 238000000059 patterning Methods 0.000 abstract 2
- 239000010408 film Substances 0.000 description 43
- 239000010409 thin film Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 206010052804 Drug tolerance Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000026781 habituation Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置に関し、さらに詳しくは、下地
金属膜／中間絶縁膜／上地金属膜の組合せ構造を用いて
構成した。いわゆるＷＩＮ （Ｍｅｔａｌ−Ｉｎｇｕｌ
ａｔｏｒ−Ｎｅｔａｌ）容量構造の改良に係るものであ
る。
金属膜／中間絶縁膜／上地金属膜の組合せ構造を用いて
構成した。いわゆるＷＩＮ （Ｍｅｔａｌ−Ｉｎｇｕｌ
ａｔｏｒ−Ｎｅｔａｌ）容量構造の改良に係るものであ
る。
従来例によるこの種の半導体装置におけるＭＩＭ容量構
造の形成工程を第２図（ａ）ないしくｄ）に示し、同上
要部の拡大断面を第３図に、同上等価回路を第４図にそ
れぞれ示しである。
造の形成工程を第２図（ａ）ないしくｄ）に示し、同上
要部の拡大断面を第３図に、同上等価回路を第４図にそ
れぞれ示しである。
すなわち、この従来例各図において、符号１は半導体基
板であり、２はこの半導体基板１上の一つの欠陥として
の、もしくは同基板１上に付着した塵埃としての凹凸部
である。また、３，４．および５は前記半導体基板１上
にそれぞれ順次に形成されて、ＭＩＭ容量を構成する下
地金属膜、中間絶縁膜、および上地金属膜である。
板であり、２はこの半導体基板１上の一つの欠陥として
の、もしくは同基板１上に付着した塵埃としての凹凸部
である。また、３，４．および５は前記半導体基板１上
にそれぞれ順次に形成されて、ＭＩＭ容量を構成する下
地金属膜、中間絶縁膜、および上地金属膜である。
しかして、この従来例によるＭＩＭ容量構造の形成に際
し、半導体基板１上に凹凸部２が存在している状態でも
、よく知られているように、 ＭＩＭ容量構成のために
、この半導体基板ｌ上にあって、まず、例えば、リフト
オフ法などにより下地金属膜３を形成しく第２図（ａ）
）、その上に、プラズマＣＶＤ法などにより、例えば、
５ｔ３Ｎ４などの中間絶縁膜４を成長させ（同図（ｂ）
）、さらに、例えば、リフトオフ法などにより上地金属
膜５を形成して（同図（ｂ））、所期のＭＩＸ容量構造
を得るが、この時、前記凹凸部２上にあっても、これら
の６膜に対応する膜部分３ａ、および４ａが形成され、
特にその中間絶縁膜部分４ａにおいては、局所的に極め
て薄い膜部分４ｂが形成されることになる。
し、半導体基板１上に凹凸部２が存在している状態でも
、よく知られているように、 ＭＩＭ容量構成のために
、この半導体基板ｌ上にあって、まず、例えば、リフト
オフ法などにより下地金属膜３を形成しく第２図（ａ）
）、その上に、プラズマＣＶＤ法などにより、例えば、
５ｔ３Ｎ４などの中間絶縁膜４を成長させ（同図（ｂ）
）、さらに、例えば、リフトオフ法などにより上地金属
膜５を形成して（同図（ｂ））、所期のＭＩＸ容量構造
を得るが、この時、前記凹凸部２上にあっても、これら
の６膜に対応する膜部分３ａ、および４ａが形成され、
特にその中間絶縁膜部分４ａにおいては、局所的に極め
て薄い膜部分４ｂが形成されることになる。
このように従来例での半導体装置におけるＭＩＸ容量構
造の場合には、半導体基板１面での凹凸部２の存在によ
って、同凹凸部２上に形成される各膜部分３ａ、および
４ａのうち、中間絶縁膜部分４ａに局所的に極めて薄い
膜部分４ｂが形成されることになって、このようにして
得たＭＩＸ容量に電圧を印加したときに、この薄い膜部
分４ｂで絶縁破壊を生じ、下地金属膜３．上地金属膜５
間が電気的に短絡すると云う惧れがあり、装置構成の信
頼性上、大きな問題点となっていた。
造の場合には、半導体基板１面での凹凸部２の存在によ
って、同凹凸部２上に形成される各膜部分３ａ、および
４ａのうち、中間絶縁膜部分４ａに局所的に極めて薄い
膜部分４ｂが形成されることになって、このようにして
得たＭＩＸ容量に電圧を印加したときに、この薄い膜部
分４ｂで絶縁破壊を生じ、下地金属膜３．上地金属膜５
間が電気的に短絡すると云う惧れがあり、装置構成の信
頼性上、大きな問題点となっていた。
従って、この発明の目的とするところは、従来例装首で
のこのような問題点に鑑み、半導体基板面での欠陥、も
しくは塵埃などの凹凸部の存在の如何に拘らず、絶縁破
壊などを生ずる慣れがなくて、信頼性に優れたＭＩＭ容
量構造を得られるようにした。この種の半導体装置を提
供することである。
のこのような問題点に鑑み、半導体基板面での欠陥、も
しくは塵埃などの凹凸部の存在の如何に拘らず、絶縁破
壊などを生ずる慣れがなくて、信頼性に優れたＭＩＭ容
量構造を得られるようにした。この種の半導体装置を提
供することである。
前記目的を達成さぜるために、この発明に係る半導体装
置は、エアブリッジ配線構造を有する半導体装置におい
て、このエアブリッジ配線上に、ＭＩＸ容量を構成させ
たものである。
置は、エアブリッジ配線構造を有する半導体装置におい
て、このエアブリッジ配線上に、ＭＩＸ容量を構成させ
たものである。
すなわち、この発明においては、半導体基板上に、たと
え欠陥、塵埃などの凹凸部が存在していても、エアブリ
ッジ配線の平坦化された表面を利用して、中間絶縁膜に
絶縁破壊などを生ずることのないにＩＭ容量構造を構成
し得る。
え欠陥、塵埃などの凹凸部が存在していても、エアブリ
ッジ配線の平坦化された表面を利用して、中間絶縁膜に
絶縁破壊などを生ずることのないにＩＭ容量構造を構成
し得る。
以下、この発明に係るＭＩＭ容量を備えた半導体装置の
一実施例につき、第１図を参照して詳細に説明する。
一実施例につき、第１図を参照して詳細に説明する。
第１図（ａ）および（ｂ）はこの実施例を適用したＭＩ
Ｍ容量構造の形成工程を模式的に示すそれぞれ断面図で
ある。
Ｍ容量構造の形成工程を模式的に示すそれぞれ断面図で
ある。
すなわち、この実施例各図においても、符号１１は半導
体基板であって、１２はこの半導体基板１１上の一つの
欠陥としての、もしくは同半導体基板１１−■二に付着
した塵埃としての凹凸部を示し、１３はこの半導体基板
１１上に形成されたエアブリッジ配線である。
体基板であって、１２はこの半導体基板１１上の一つの
欠陥としての、もしくは同半導体基板１１−■二に付着
した塵埃としての凹凸部を示し、１３はこの半導体基板
１１上に形成されたエアブリッジ配線である。
また、１４ａは前記エアブリッジ配線１３を下地金属膜
として利用した場合でのＭＩＭ容量であって、１７ａ、
および１８ａはこの）ＩＩＭ容１１４ａを構成する中間
絶縁膜、および上地金属膜である。
として利用した場合でのＭＩＭ容量であって、１７ａ、
および１８ａはこの）ＩＩＭ容１１４ａを構成する中間
絶縁膜、および上地金属膜である。
さらに、１４ｂは前記エアブリッジ配線１３を下地金属
膜として利用しない場合でのＭＩＸ容量であって、１５
はエアブリッジ配線１３上に形成された絶縁保護膜、ｉ
ｅｂ、ｉ’ｉ’ｂ、および１８ｂはこのＭＩＸ容量１４
ｂを構成する下地金属膜、中間絶縁膜、および」―地金
属膜である。
膜として利用しない場合でのＭＩＸ容量であって、１５
はエアブリッジ配線１３上に形成された絶縁保護膜、ｉ
ｅｂ、ｉ’ｉ’ｂ、および１８ｂはこのＭＩＸ容量１４
ｂを構成する下地金属膜、中間絶縁膜、および」―地金
属膜である。
こ−で、第１図（ａ）は表面に凹凸部１２が存在する半
導体基板１１ににエアブリッジ配線１３を形成した状態
を示し、この状態では、凹凸部１２の存在の如何に拘ら
ずエアブリッジ配線１３の表面が平坦に保持されており
、この実施例構造においては、この平坦化されたエアブ
リッジ配線１３の表面部上にあって、第１図（ｂ）に示
すように、各別の構造形態によるＭＩＭ容量１４ａ、１
４ｂの何れか一方、もしくは必要に応じて双方を選択し
て構成する。
導体基板１１ににエアブリッジ配線１３を形成した状態
を示し、この状態では、凹凸部１２の存在の如何に拘ら
ずエアブリッジ配線１３の表面が平坦に保持されており
、この実施例構造においては、この平坦化されたエアブ
リッジ配線１３の表面部上にあって、第１図（ｂ）に示
すように、各別の構造形態によるＭＩＭ容量１４ａ、１
４ｂの何れか一方、もしくは必要に応じて双方を選択し
て構成する。
つまり、ＭＩＸ容量１４ａの場合には、前記エアブリッ
ジ配線１３を下地金属膜として利用し、このエアブリッ
ジ配線１３の平坦化された表面部上に、中間絶縁膜１７
ａ、および上地金属膜１８ａを、順次に所定通りにバタ
ーニング形成して、所期のＷＩＮ容量１４ａを得るので
あり、また、ＭＩＭ容輩１４ｂの場合には、前記エアブ
リッジ配線１３の平坦化された表面部上に、まず、絶縁
保護膜１５を施した上で、続いて、この絶縁保護膜１５
上に、下地金属膜１６ｂ、中間絶縁膜１７ｂ、および」
二地金属膜１８ｂを、順次に所定通りにバターニング形
成して、所期のＭＩＭ容量１４ｂを得るのである。
ジ配線１３を下地金属膜として利用し、このエアブリッ
ジ配線１３の平坦化された表面部上に、中間絶縁膜１７
ａ、および上地金属膜１８ａを、順次に所定通りにバタ
ーニング形成して、所期のＷＩＮ容量１４ａを得るので
あり、また、ＭＩＭ容輩１４ｂの場合には、前記エアブ
リッジ配線１３の平坦化された表面部上に、まず、絶縁
保護膜１５を施した上で、続いて、この絶縁保護膜１５
上に、下地金属膜１６ｂ、中間絶縁膜１７ｂ、および」
二地金属膜１８ｂを、順次に所定通りにバターニング形
成して、所期のＭＩＭ容量１４ｂを得るのである。
従って、この実施例構造によるＭＩＭ容量では、エアブ
リッジ配線での平坦化された表面を利用して、所期構造
のＭＩＸ容量を構成させるので、半導体基板上に欠陥、
塵埃などの凹凸部が存在していても、中間絶縁膜に絶縁
破壊などを生ずる惧れのないＭＩＭ容量構造を構成し得
るのである。
リッジ配線での平坦化された表面を利用して、所期構造
のＭＩＸ容量を構成させるので、半導体基板上に欠陥、
塵埃などの凹凸部が存在していても、中間絶縁膜に絶縁
破壊などを生ずる惧れのないＭＩＭ容量構造を構成し得
るのである。
以上詳述したように、この発明によれば、エアブリッジ
配線構造を有する半導体装置において、このエアブリッ
ジ配線の平坦化された表面を利用して、下地金属膜、中
間絶縁膜、および上地金属膜からなるＭＩＭ容量を構成
させたから、半導体基板上での欠陥、塵埃などの凹凸部
の存在如何に拘わりなく、中間絶縁膜に絶縁破壊などを
生ずることのないにＩＮ容量構造を再現性良好に構成し
得るもので、この種のＭＩＸ容量構造を含む集積回路装
置の製造歩留りを向上でき、併せて装置構造の高耐圧、
高信頼性を達成し得られ、しかも構造的にも比較的簡単
であって、容易に実施できるなどの優れた特長を有する
ものである。
配線構造を有する半導体装置において、このエアブリッ
ジ配線の平坦化された表面を利用して、下地金属膜、中
間絶縁膜、および上地金属膜からなるＭＩＭ容量を構成
させたから、半導体基板上での欠陥、塵埃などの凹凸部
の存在如何に拘わりなく、中間絶縁膜に絶縁破壊などを
生ずることのないにＩＮ容量構造を再現性良好に構成し
得るもので、この種のＭＩＸ容量構造を含む集積回路装
置の製造歩留りを向上でき、併せて装置構造の高耐圧、
高信頼性を達成し得られ、しかも構造的にも比較的簡単
であって、容易に実施できるなどの優れた特長を有する
ものである。
第１図（ａ）および（ｂ）はこの発明に係る半導体装置
の一実施例を適用したＭＩＭ容量構造の形成工程を模式
的に示すそれぞれ断面図であり、また第２図（ａ）ない
しくｄ）は従来例での半導体装置におけるＭＩＭ容量構
造の形成工程を順次に示すそれぞれ断面図、第３図は同
上要部の拡大断面図、第４図は同上等価回路図である。 １１・・・・半導体基板、１２・・・・基板上での欠陥
、基板面での塵埃などの凹凸部、１３・・・・エアブリ
ッジ配線、１４ａ、１４ｂ・・・・ＭＩＸ容量、１５・
・・・基板上の絶縁保護膜、１８ｂ・・・・下地金属膜
、１？ａ、１７ｂ・・・・中間絶縁膜、１８ａ、１８ｂ
・・・・上地金属膜。 代理人 大 岩 増 雄 第２図 第３図 第４図 忙５
の一実施例を適用したＭＩＭ容量構造の形成工程を模式
的に示すそれぞれ断面図であり、また第２図（ａ）ない
しくｄ）は従来例での半導体装置におけるＭＩＭ容量構
造の形成工程を順次に示すそれぞれ断面図、第３図は同
上要部の拡大断面図、第４図は同上等価回路図である。 １１・・・・半導体基板、１２・・・・基板上での欠陥
、基板面での塵埃などの凹凸部、１３・・・・エアブリ
ッジ配線、１４ａ、１４ｂ・・・・ＭＩＸ容量、１５・
・・・基板上の絶縁保護膜、１８ｂ・・・・下地金属膜
、１？ａ、１７ｂ・・・・中間絶縁膜、１８ａ、１８ｂ
・・・・上地金属膜。 代理人 大 岩 増 雄 第２図 第３図 第４図 忙５
Claims (2)
- （１）エアブリッジ配線構造を有する半導体装置におい
て、前記エアブリッジ配線上にあつて、順次に形成され
た下地金属膜、中間絶縁膜、上地金属膜の組合せからな
るＭＩＭ容量を形成したことを特徴とする半導体装置。 - （２）エアブリッジ配線を下地金属膜として用いたこと
を特徴とする特許請求の範囲第１項に記載の半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26623086A JPS63120457A (ja) | 1986-11-08 | 1986-11-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26623086A JPS63120457A (ja) | 1986-11-08 | 1986-11-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63120457A true JPS63120457A (ja) | 1988-05-24 |
Family
ID=17428076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26623086A Pending JPS63120457A (ja) | 1986-11-08 | 1986-11-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63120457A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014130299A1 (en) * | 2013-02-19 | 2014-08-28 | Qualcomm Incorporated | Complementary back end of line (beol) capacitor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61107746A (ja) * | 1984-10-31 | 1986-05-26 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1986
- 1986-11-08 JP JP26623086A patent/JPS63120457A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61107746A (ja) * | 1984-10-31 | 1986-05-26 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014130299A1 (en) * | 2013-02-19 | 2014-08-28 | Qualcomm Incorporated | Complementary back end of line (beol) capacitor |
| US8980708B2 (en) | 2013-02-19 | 2015-03-17 | Qualcomm Incorporated | Complementary back end of line (BEOL) capacitor |
| CN105074915A (zh) * | 2013-02-19 | 2015-11-18 | 高通股份有限公司 | 互补后端制程(beol)电容器 |
| US9252104B2 (en) | 2013-02-19 | 2016-02-02 | Qualcomm Incorporated | Complementary back end of line (BEOL) capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000174116A (ja) | 半導体装置及びその製造方法 | |
| JPS63120457A (ja) | 半導体装置 | |
| JPH03241864A (ja) | マイクロ波集積回路用キャパシタ | |
| JPH03268451A (ja) | 半導体装置 | |
| JPH053403A (ja) | モノリシツクマイクロ波集積回路 | |
| JPH0530068B2 (ja) | ||
| JPH0378251A (ja) | 半導体集積回路 | |
| JPS60261132A (ja) | 半導体装置の製造方法 | |
| JP3435317B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPS6236284Y2 (ja) | ||
| JPH0493048A (ja) | 半導体装置 | |
| JPH03254141A (ja) | 半導体装置の製造方法 | |
| JPH0414228A (ja) | 半導体装置 | |
| JPH03191551A (ja) | 多層配線構造の製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPH03296024A (ja) | Ｍｉｍ液晶パネル及びその製造方法 | |
| JPS63148680A (ja) | 半導体装置 | |
| JPS63188958A (ja) | 半導体装置 | |
| JPH02113566A (ja) | 半導体集積回路 | |
| JPH01244650A (ja) | 半導体集積回路の製造方法 | |
| JPH0582658A (ja) | 半導体集積回路の配線構造 | |
| JPS63146450A (ja) | 半導体装置 | |
| JPH0424945A (ja) | 半導体装置の製造方法 | |
| JPS60106159A (ja) | 半導体装置 |