DE69220559T2 - Verfahren zur Herstellung von Kontakten in Löchern in integrierten Schaltungen - Google Patents

Verfahren zur Herstellung von Kontakten in Löchern in integrierten Schaltungen

Info

Publication number
DE69220559T2
DE69220559T2 DE69220559T DE69220559T DE69220559T2 DE 69220559 T2 DE69220559 T2 DE 69220559T2 DE 69220559 T DE69220559 T DE 69220559T DE 69220559 T DE69220559 T DE 69220559T DE 69220559 T2 DE69220559 T2 DE 69220559T2
Authority
DE
Germany
Prior art keywords
layer
oxide
conductive
opening
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69220559T
Other languages
English (en)
Other versions
DE69220559D1 (de
Inventor
Frank Randolph Bryant
Loi Ngoc Nguyen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics lnc USA
Original Assignee
SGS Thomson Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics Inc filed Critical SGS Thomson Microelectronics Inc
Application granted granted Critical
Publication of DE69220559D1 publication Critical patent/DE69220559D1/de
Publication of DE69220559T2 publication Critical patent/DE69220559T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Die vorliegende Erfindung bezieht sich allgemein auf integrierte schaltungen und insbesondere auf ein Verfahren zur Ausbildung von Kontaktlöchern bzw. -durchgängen in integrierten schaltungen.
  • Während integrierte schaltungseinrichtungen komplizierter wurden, wurden größere Zahlen von Zwischenverbindungsniveaus bzw. -ebenen erforderlich, um die verschiedenen Abschnitte der Einrichtung anzuschließen. Allgemein werden Kontaktlöcher bzw. -durchgänge zwischen Zwischenverbindungsebenen ausgebildet, um eine Ebene an eine andere anzuschließen. Wenn jedoch mehrere Ebenen von Zwischenverbindungen bzw. Zwischenanschlüssen auf diese Weise verwendet werden, tauchen schwierigkeiten beim Ausbilden oberer Zwischenverbindungsebenen und Kontaktlöchern aufgrund der ungleichmäßigen topographischen Eigenschaften bzw. Merkmale auf, die durch die unteren Zwischenverbindungsebenen verursacht werden. Folglich beeinträchtigt die Topographie der Zwischenverbindungsschichten die Einfachheit der Herstellung der integrierten schaltungseinrichtung.
  • Die unebenen bzw. ungleichmäßigen topographischen Eigenschaften von mehreren Zwischenverbindungsebenen bzw. -niveaus werden verursacht, indem die verschiedenen Zwischenverbindungsschichten übereinander ausgebildet werden, was zu der Erzeugung von Erhebungen und Vertiefungen auf der Oberfläche der Einrichtung führt. Die Fachleute im Stand der Technik werden erkennen, daß es schwierig ist, obere Zwischenverbindungsschichten zu erzielen, um gleichmäßige Querschnitte aufrechtzuerhalten, wenn eine ungleichmäßige Topographie zu überbrücken ist. Dies führt zu Abschnitten der Zwischenverbindungsleitungen, die eine höhere Stromdichte haben, was zu Elektromigrationsproblemen und darauf bezogene Fehlermechanismen für die Einrichtungen führt. Diese Stufenabdeckungsprobleme können zu Hohlräumen oder anderen Defekten bei den Zwischenverbindungssignalleitungen selbst und bei den Kontaktlöchern bzw. -durchgängen führen, die zwischen den Zwischenverbindungsleitungen ausgebildet sind.
  • Deshalb wäre es wünschenswert, ein Verfahren zum Ausbilden von Kontaktlöchern bzw. -durchgängen, die ohne Hohlräume oder andere Defekte sind, zur Verfügung zu stellen, und das zu einer ebeneren Topographie führt. Es ist auch wünschenswert, daß ein derartiges Verfahren die Kompliziertheit des Herstellungsverfahrens nicht wesentlich steigert.
  • Es ist deshalb eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Ausbildung von Kontaktlöchern bzw. -durchgangen in integrierten Schaltungen, die ohne durch Stufenabdeckungsprobleme verursachte Defekte sind, zur Verfügung zu stellen.
  • Es ist eine andere Aufgabe der vorliegenden Erfindung, ein derartiges Verfahren zur Verfügung zu stellen, das zu einer ebeneren Topographie führt.
  • Es ist eine andere Aufgabe der vorliegenden Erfindung, ein derartiges Verfahren und eine Struktur, die zu herkömmlichen Verfahrensabläufen kompatibel ist, zur Verfügung zu stellen und die eine minimale zusätzliche Komplexität zu der Herstellung einer typischen integrierten Schaltung hinzufügen.
  • Die Veröffentlichung der europäischen Patentanmeldung Nr. 0 239 756 offenbart ein Verfahren zur Ausbildung eines leitenden Pfropfens bzw. einer leitenden Füllung in einer Öffnung in einer isolierenden Schicht, so daß die obere Oberfläche einer derartigen Struktur im wesentlichen eben ist. Das Verfahren bezieht die Abscheidung und Belichtung einer Photoresistschicht bzw. einer Photolackschicht über einer Oxidschicht, das Abscheiden einer leitenden Schicht über der Photoresist- bzw. Photolackschicht und die Ausbildung eines leitenden Pfropfens in einer ausgebildeten Kontaktöffnung und das Ausbilden eines schützenden Resistbzw. Photolackpfropfens über den leitenden Pfropfen ein, der in der Kontaktöffnung ausgebildet ist, um einen derartigen leitenden Pfropfen während des nachfolgenden Entfernens des Restes der leitenden Schicht zu schützen.
  • Gemäß dem Patentanspruch 1 der vorliegenden Erfindung wird ein Verfahren zur Ausbildung einer Kontaktstruktur in einer integrierten Schaltung vorgesehen, das die Schritte aufweist, daß eine Barriereschicht über einer ersten Oxidschicht in der integrierten Schaltung abgeschieden wird, daß eine zweite Oxidschicht über der Barriereschicht abgeschieden wird, daß eine Photoresist- bzw. Photolackschicht abgeschieden und strukturiert bzw. mit einem Muster versehen wird, um eine Öffnung festzulegen, daß die Öffnung durch die zweite Oxidschicht, die Barriereschicht und die erste Oxidschicht, wo ein Kontakt herzustellen ist, ausgebildet wird, daß die Photoresist- bzw. Photolackschicht entfernt wird, daß eine leitende Schicht über der zweiten isolierenden Schicht abgeschieden wird, wobei die leitende Schicht teilweise die Öffnung füllt, wobei ein leitender Pfropfen bzw. eine leitende Füllung ausgebildet wird, daß ein Oxidpfropfen in der Öffnung ausgebildet wird, daß ein Abschnitt der leitenden Schicht entfernt wird, wobei die zweite Oxidschicht freigelegt wird, daß die zweite Oxidschicht entfernt wird, wobei die Barriereschicht als ein Ätzstopp wirkt, um die erste Oxidschicht zu schützen, daß der Oxidpfropfen entfernt wird und die Barriereschicht entfernt wird, wobei der leitende Pfropf bzw. die leitende Füllung in der Öffnung in der ersten Oxidschicht verbleibt.
  • Ein leitender Kontakt kann dann durch Abscheiden einer zweiten leitenden Schicht über den leitenden Pfropf hergestellt werden.
  • Die neuen Merkmale, die als für die Erfindung kennzeichnend angenommen werden, werden in den beigeschlossenen Ansprüchen hervorgehoben. Jedoch wird die Erfindung selbst, wie auch eine bevorzugte Verwendungsform, und deren weitere Aufgaben und Vorteile am besten durch Bezugnahme auf die folgende im einzelnen dargelegte Beschreibung einer illustrativen Ausführungsform zu verstehen sein, wenn diese in Verbindung mit den begleitenden Darstellungen gelesen wird, in denen:
  • Fig. 1 bis 6 querschnittliche Ansichten sind, die das Verfahren zum Ausbilden eines Kontaktloches bzw. -durchgangs in einer integrierten Schaltung gemäß der vorliegenden Erfindung darstellen.
  • Die Verfahrensschritte und die Strukturen, die im folgenden beschrieben werden, bilden keinen vollständigen Verfahrensablauf zur Herstellung integrierter Schaltungen. Die vorliegende Erfindung kann in Verbindung mit Herstellungstechniken für integrierte Schaltungen, die gegenwärtig im Stand der Technik verwendet werden, realisiert werden, und nur so viele der allgemein realisierten Verfahrensschritte werden einbezogen, wie für ein Verständnis der vorliegenden Erfindung erforderlich sind. Die Figuren, die Querschnitte von Abschnitten einer integrierten Schaltung während der Herstellung darstellen, sind nicht maßstabsgetreu gezeichnet, sondern sind stattdessen so gezeichnet, um die wichtigen Merkmale der Erfindung darzustellen.
  • Die Fig. 1 bis 6 stellen ein Verfahren dar, das verwendet werden kann, um eine Kontaktstruktur in einer integrierten Schaltung auszubilden. Bezugnehmend auf Fig. 1 wird ein Kontakt auf einem darunterliegenden Bereich 26 in einer integrierten Schaltung auszubilden sein. Der darunterliegende Bereich 26 kann entweder ein Halbleitersubstrat oder eine Zwischenverbindungssignalleitung sein. Eine erste isolierende Schicht 28, die typischerweise aus Oxid hergestellt ist, ist über der Einrichtung aufgewachsen oder abgeschieden. Eine Barriereschicht 30, die typischerweise aus Siliziumnitrid hergestellt ist, wird über der ersten isolierenden Schicht 28 abgeschieden, gefolgt durch eine zweite isolierende Schicht 32. Die zweite isolierende Schicht 32 ist typischerweise aus Oxid gemacht. Eine Photoresist- bzw. Photolackmaske 34 wird dann abgeschieden und über der zweiten isolierenden Schicht 32 strukturiert bzw. mit einem Muster versehen und eine Öffnung 36 wird durch die zweite isolierende Schicht 32, die Barriereschicht 30 und die erste isolierende Schicht 28, wo ein Kontakt herzustellen ist, ausgebildet.
  • Fig. 2 stellt die integrierte Schaltung dar, nachdem die Photoresist- bzw. Photolackmaske 34 entfernt ist und eine leitende Schicht 38 ist über der Einrichtung abgeschieden. Die leitende Schicht 38 bedeckt die zweite isolierende Schicht 32 und füllt die Öffnung 36 teilweise, wobei ein leitender Pfropf bzw. eine leitende Füllung 40 in der Öffnung 36 ausgebildet wird. Bei diesem Beispiel der bevorzugten Ausführungsform sind die leitende Schicht 38 und der leitende Pfropf bzw. die leitende Füllung 40 aus Aluminium gemacht, jedoch können sie aus anderen leitenden Materialien hergestellt werden. Das Aluminium wird bevorzugt durch Sputtern abgeschieden, so daß es dazu neigt, sich nur auf horizontalen Oberflächen abzulagern. Dies hinterläßt entlang der vertikalen Seitenwände der Öffnung 36 wenig oder kein Aluminium, so daß die Schicht 38 und der Pfropf 40 effektiv gelöst werden.
  • Bezugnehmend auf Fig. 3 wird eine dielektrische Schicht 42 über der leitenden Schicht 38 abgeschieden und erstreckt sich in die Öffnung 36. Bei diesem Beispiel einer bevorzugten Ausführungsform ist die dielektrische Schicht 42 aus einem aufschleuderbaren Glas (spin on glass) gemacht, kann jedoch auch aus anderen Materialien gemacht werden. Die dielektrische Schicht 42 wird dann bis auf näherungsweise den Punkt heruntergeätzt, wo die leitende Schicht 38 einen Kontakt zu der zweiten isolierenden Schicht 32 (nicht gezeigt) herstellt. Das Wegätzen kann z.B. durch die Durchführung einer isotropen Ätzung vorgenommen werden.
  • Fig. 4 stellt die integrierte Schaltung dar, nachdem Abschnitte der leitenden Schicht 38 typischerweise durch die Vornahme einer isotropen Ätzung entfernt sind. Der dielektrische Pfropf 44 schützt den leitenden Pfropf bzw. die leitende Füllung 40 während des Entfernens der Abschnitte der leitenden Schicht 38 vor einer Beschädigung. Der dielektrische Pfropf 44 und die zweite isolierende Schicht 32 werden dann entfernt, gefolgt durch das Entfernen der Barriereschicht 30. Die Barriereschicht 30 wirkt als ein Ätzstopp, um die darunterliegende isolierende Schicht 28 zu schützen. Jeder dieser Entfernungsschritte kann z.B. durch die Vornahme einer isotropen Ätzung durchgeführt werden, der geschneidert ist, um jedes Material zu entfernen.
  • Infolge des Entfernens des leitenden Pfropfens bzw. der leitenden Füllung 44, der zweiten isolierenden Schicht 32 und der Barriereschicht 30 wird, wie in Fig. 5 gezeigt, eine Kontaktstruktur ausgebildet.
  • Die integrierte Schaltung ist nun für weitere Prozeßschritte bereit. Eine zweite leitende Schicht 24, wie etwa eine Metallschicht, könnte dann über der Einrichtung, wie in Fig. 6 gezeigt, abgeschieden werden und strukturiert werden bzw. mit einem Muster versehen werden, um eine Zwischenverbindungssignalleitung festzulegen.

Claims (9)

1. Verfahren zur Ausbildung einer Kontaktstruktur in einer integrierten Schaltung, das die Schritte aufweist:
eine Barriereschicht (30) wird über einer ersten Oxidschicht (28) in der integrierten Schaltung abgeschieden; eine zweite Oxidschicht (32) wird über der Barriereschicht (30) abgeschieden;
eine Photoresist- bzw. Photolackschicht (34) wird abgeschieden und strukturiert bzw. mit einem Muster versehen, um eine Öffnung (36) festzulegen,
die Öffnung durch die zweite Oxidschicht (32), die Barriereschicht (30) und die erste Oxidschicht (28), wo ein Kontakt herzustellen ist, wird ausgebildet;
die Photoresist- bzw. Photolackschicht (34) wird entfernt;
eine leitende Schicht (38) wird über der zweiten isolierenden Schicht (32) abgeschieden, wobei die leitende Schicht (38) teilweise die Öffnung (36) füllt, wobei ein leitender Pfropfen bzw. eine leitende Füllung (40) ausgebildet wird;
ein Oxidpfropf (44) wird in der Öffnung (36) ausgebildet;
ein Teil der leitenden Schicht (38) wird entfernt, wobei die zweite Oxidschicht (32) freigelegt wird;
die zweite Oxidschicht (32) wird entfernt, wobei die Barriereschicht (30) als ein Ätzstopp wirkt, um die erste Oxidschicht (28) zu schützen;
der Oxidpfropf (44) wird entfernt; und
die Barriereschicht (30) wird entfernt, wobei der leitende Pfropf bzw. die leitende Füllung (40) in der Öffnung (36) in der ersten Oxidschicht (28) verbleibt.
2. Verfahren nach Anspruch 1, bei dem der Schritt zum Ausbilden des Oxidpfropfes (44) in der Öffnung (36) in der ersten Oxidschicht (28) die Schritte aufweist:
eine Oxidschicht (42) wird über der leitenden Schicht (38) abgeschieden und in die Öffnung (36) erstreckt; und
ein Teil der Oxidschicht (42) wird entfernt, wobei die leitende Schicht (38) freigelegt wird und ein Teil bzw. Abschnitt der Oxidschicht (42) in der Öffnung (36) verbleibt.
3. Verfahren nach Anspruch 2, bei dem die Oxidschicht (42) aufschleuderbares Glas aufweist.
4. Verfahren nach Anspruch 2 oder Anspruch 3, bei dem der Schritt zum Entfernen eines Abschnittes der Oxidschicht (42) aufweist, daß die Schicht anisotrop geätzt wird.
5. Verfahren nach Anspruch 2 oder Anspruch 3, bei dem der Schritt zum Entfernen eines Teils der Oxidschicht (42) aufweist, daß die Schicht isotrop geätzt wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, bei dem die leitende Schicht (38) Aluminium aufweist.
7. Verfahren nach einem der Ansprüche 1 bis 6, bei dem der Schritt zum Entfernen der zweiten Oxidschicht (32) aufweist, daß die Schicht isotrop geätzt wird.
8. Verfahren nach einem der Ansprüche 1 bis 7, bei dem der Schritt zum Entfernen der Barriereschicht (30) und des Oxidpfropfens (44) aufweist, daß die Barriereschicht (30) und der Oxidpfropf (44) isotrop geätzt werden.
9. Verfahren nach einem der Ansprüche 1 bis 8, bei dem die Barriereschicht Siliziumnitrid aufweist.
DE69220559T 1991-12-18 1992-12-17 Verfahren zur Herstellung von Kontakten in Löchern in integrierten Schaltungen Expired - Fee Related DE69220559T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US80993791A 1991-12-18 1991-12-18

Publications (2)

Publication Number Publication Date
DE69220559D1 DE69220559D1 (de) 1997-07-31
DE69220559T2 true DE69220559T2 (de) 1997-12-18

Family

ID=25202544

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69220559T Expired - Fee Related DE69220559T2 (de) 1991-12-18 1992-12-17 Verfahren zur Herstellung von Kontakten in Löchern in integrierten Schaltungen

Country Status (4)

Country Link
US (2) US5423939A (de)
EP (1) EP0547906B1 (de)
JP (1) JPH05267209A (de)
DE (1) DE69220559T2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5693564A (en) * 1994-12-22 1997-12-02 Intel Corporation Conductor fill reflow with intermetallic compound wetting layer for semiconductor fabrication
US5804251A (en) * 1995-12-29 1998-09-08 Intel Corporation Low temperature aluminum alloy plug technology
US5789317A (en) 1996-04-12 1998-08-04 Micron Technology, Inc. Low temperature reflow method for filling high aspect ratio contacts
US5985746A (en) * 1996-11-21 1999-11-16 Lsi Logic Corporation Process for forming self-aligned conductive plugs in multiple insulation levels in integrated circuit structures and resulting product
US5951824A (en) * 1997-06-19 1999-09-14 Beloit Technologies, Inc. Compliant hydrodynamic/hydrostatic shoe for papermaking press
US6365514B1 (en) 1997-12-23 2002-04-02 Intel Corporation Two chamber metal reflow process
TW407342B (en) * 1998-06-17 2000-10-01 United Microelectronics Corp Planarization method of damascene structure
US6047637A (en) * 1999-06-17 2000-04-11 Fujitsu Limited Method of paste printing using stencil and masking layer
US6114243A (en) * 1999-11-15 2000-09-05 Chartered Semiconductor Manufacturing Ltd Method to avoid copper contamination on the sidewall of a via or a dual damascene structure
KR100400037B1 (ko) * 2001-02-22 2003-09-29 삼성전자주식회사 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법
US8575753B2 (en) * 2009-05-27 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor device having a conductive structure including oxide and non oxide portions
US20120168210A1 (en) * 2011-01-05 2012-07-05 International Business Machines Corporation Methods and Structures Involving Terminal Connections

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4174562A (en) * 1973-11-02 1979-11-20 Harris Corporation Process for forming metallic ground grid for integrated circuits
US4185294A (en) * 1975-12-10 1980-01-22 Tokyo Shibaura Electric Co., Ltd. Semiconductor device and a method for manufacturing the same
US4478679A (en) * 1983-11-30 1984-10-23 Storage Technology Partners Self-aligning process for placing a barrier metal over the source and drain regions of MOS semiconductors
US4575402A (en) * 1985-02-13 1986-03-11 Hewlett-Packard Company Method for fabricating conductors in integrated circuits
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4689113A (en) * 1986-03-21 1987-08-25 International Business Machines Corporation Process for forming planar chip-level wiring
US4832787A (en) * 1988-02-19 1989-05-23 International Business Machines Corporation Gas mixture and method for anisotropic selective etch of nitride
US4832789A (en) * 1988-04-08 1989-05-23 American Telephone And Telegrph Company, At&T Bell Laboratories Semiconductor devices having multi-level metal interconnects
US4822753A (en) * 1988-05-09 1989-04-18 Motorola, Inc. Method for making a w/tin contact
US5008216A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Process for improved contact stud structure for semiconductor devices
US4961822A (en) * 1989-04-17 1990-10-09 Liao Kuan Y Fully recessed interconnection scheme with titanium-tungsten and selective CVD tungsten
DE69031357T2 (de) * 1989-04-21 1998-04-02 Nippon Electric Co Halbleiteranordnung mit Mehrschichtleiter
US4933303A (en) * 1989-07-25 1990-06-12 Standard Microsystems Corporation Method of making self-aligned tungsten interconnection in an integrated circuit

Also Published As

Publication number Publication date
DE69220559D1 (de) 1997-07-31
JPH05267209A (ja) 1993-10-15
EP0547906A1 (de) 1993-06-23
EP0547906B1 (de) 1997-06-25
US5423939A (en) 1995-06-13
US5751064A (en) 1998-05-12

Similar Documents

Publication Publication Date Title
DE69321149T2 (de) Halbleiter-Kontaktöffnungsstruktur und -verfahren
DE69225452T2 (de) Planarisierungsverfahren für einen Halbleiter
DE69533385T2 (de) Herstellungsverfahren von Verbindungen über Halbleitervorrichtungen
DE69218664T2 (de) Herstellungsverfahren von einer Mehrschichtleiterbahn-Struktur über einer Halbleiteranordung
DE69226819T2 (de) Metallische Planar-Bondfläche mit mehreren Schichten und Verfahren zu ihrer Herstellung
DE69023541T2 (de) Kontaktstruktur für integrierte Halbleiterschaltung.
DE69211093T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit selbstjustierten Kontakten zwischen eng beabstandeten Strukturen
DE4310955C2 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE69319963T2 (de) Kontaktlöcherstruktur für eine Halbleiter-Schaltung und Herstellungsverfahren
DE69326269T2 (de) Herstellungsverfahren von Kontaktöffnungen in integrierten Schaltungen
DE69228099T2 (de) Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur
DE69315278T2 (de) Anschlussflächen-Struktur einer integrierten Schaltung und Verfahren zu ihrer Herstellung
DE19704149B4 (de) Verfahren zum Herstellen einer Metallverdrahtung an einem Halbleiterbauteil sowie nach diesem Verfahren hergestellte Metallverdrahtung
DE69220559T2 (de) Verfahren zur Herstellung von Kontakten in Löchern in integrierten Schaltungen
DE69623598T2 (de) Halbleiterverfahren zur herstellung eines elektrisch leitenden kontaktanschlusses
DE4139462C2 (de) Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung
DE69618386T2 (de) Damaszener-Doppelprozess mit Löchern mit abgeschrägten Flauben
DE69222390T2 (de) Herstellungsverfahren eines selbstjustierenden Kontakts
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE19925657B4 (de) Verfahren zum Ausbilden eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
DE19920757B4 (de) Verfahren zum Bilden eines nicht-linearen Schaltelementes auf einer integrierten Schaltung und elektrische Zwischenverbindungsstruktur
DE102007035898B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE69318880T2 (de) Planarisierungsverfahren von einer integrierten Schaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee