CN1645991B - 多层印刷电路板 - Google Patents
多层印刷电路板 Download PDFInfo
- Publication number
- CN1645991B CN1645991B CN200510005921.8A CN200510005921A CN1645991B CN 1645991 B CN1645991 B CN 1645991B CN 200510005921 A CN200510005921 A CN 200510005921A CN 1645991 B CN1645991 B CN 1645991B
- Authority
- CN
- China
- Prior art keywords
- signal traces
- ground connection
- gap portion
- connection trace
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 239000004020 conductor Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 230000005855 radiation Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- WIDHRBRBACOVOY-UHFFFAOYSA-N 2,3,4,3',4'-Pentachlorobiphenyl Chemical compound C1=C(Cl)C(Cl)=CC=C1C1=CC=C(Cl)C(Cl)=C1Cl WIDHRBRBACOVOY-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000011900 installation process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种多层印刷电路板至少包括基板(101);具有限定了间隙部分(α)的边缘的接地层(102),接地层设置在基板(101)的下表面;设置在基板的上表面上的至少两个信号迹线(103和201),跨过所述间隙部分(α)并彼此平行;以及在所述基板的上表面上设置在所述至少两个信号迹线(103和201)之间的至少一个接地迹线(105),跨过所述间隙部分(α)。
Description
技术领域
本发明涉及多层印刷电路板(PCB),更具体地来说涉及由具有多个信号迹线和电源迹线的两层或多层组成的多层PCB。
背景技术
典型的多层PCB具有通常垂直地形成在基板下的接地层,以便与基板上的信号迹线和/或电源迹线基本平行。在某些典型的多层PCB中,接地层具有边缘,边缘限定了间隙部分,间隙部分的形成原因是出于印刷图案的设计和/或安装便捷的原因。在这样一种情况下,信号迹线或电源迹线跨在接地层中的间隙部分上。如果电流施加到连接到这种多层PCB的负载上,流过接地层的返回电流绕着间隙部分流动,从而增加了电流回路的面积,导致不需要的辐射增加。
传统上,存在一种多层PCB(下文中成为“传统的多层PCB”),其中接地迹线形成得接近于信号迹线或电源迹线,以便抑制不需要的辐射。
图6A和6B是示出传统的多层PCB的结构的示意图。为了阐述方便,图6A和6B中示出X轴、Y轴以及Z轴彼此垂直。具体来说,图6A是示出传统的多层PCB的结构的俯视图,图6B是示出沿图6A中的平行于ZX平面的平面A(见点划线)从箭头B方向所观看到的多层PCB的截面图的示图。
在图6A和6B中,传统的多层PCB包括基板101、接地层102、信号迹线103、两个通孔104a和104b、以及接地迹线105。为了说明简单起见,基板101未示于图6A中。
基板101由介电材料组成。
接地层102由低阻抗材料组成,形成在基板101的底面上。接地层102并非形成为跨越基板101的整个底面,而是形成为从垂直向上看时为例如矩形的“U”形。如图6A,接地层102具有边缘,边缘限定了间隙部分α,间隙部分的形成原因是出于印刷图案的设计和/或安装便捷的原因。具体来说,间隙部分α由接地层102的内部边缘限定成矩形(见图6A),它从接地层102的左侧端部以平行于X轴的方向延伸到中心附近。
信号迹线103由导电材料组成,以平行于Y轴的方向形成在基板101的上表面上。在此,如果信号迹线103垂直向下地投影到接地层102上,投影的信号迹线跨越间隙部分α。信号迹线103形成在满足上述条件的基板101的上表面上。也就是说,信号迹线103设置于跨越间隙部分α。
通孔104a和104b以下述方式形成。首先,每个通孔具有与Z轴平行的轴的两个通孔形成在基板101中。在此,每个通孔位于接地层102的边缘附近,其与信号迹线103在X轴方向(在该情况下,是X轴的负方向)离开预定距离。这种通孔的圆柱表面覆盖有导电材料,以形成通孔104a和104b。
接地迹线105由导电材料组成,以平行于Y轴的方向形成在基板101的上表面上。接地迹线105在通孔104a和104b的顶端连接两个通孔。
如果电流施加到连接至上述信号迹线103和接地层102(见图6A中的箭头C)的负载(未示出),如图6A中的箭头D所示,返回电流从接地层102通过通孔104a流到接地迹线105,而不绕间隙部分α流动,并通过通孔104b返回到接地层102。从而,与返回电流绕间隙部分α的情况相比,就能够减少电流回路的面积。以此方式,传统的多层PCB抑制了不需要的辐射发生。
顺便来说,多层PCB一般是昂贵的,因此,常常希望使用具有较少数量的层数的印刷电路板(如双面PCB)来配置电路。然而,在传统多层PCB中,对于每段信号迹线103,形成一段或两段接地迹线105。如果一段信号迹线103占用一个或两个接地迹线105,就难于在多层PCB上形成多个信号迹线。由于这是在多层PCB上形成大量接地迹线105而导致的,从而基板101的上表面的大片区域被接地迹线105所占据。从而,由基板101上的各种迹线所占据的面积(即迹线面积)显著地增加,在使用较少数量的层数的印刷电路板配置所要求的电路时产生困难。
发明内容
因此,本发明的一个目的是提供一种多层印刷电路板,在其中使得迹线面积的增加变得最小,并且可用较少数量的层数配置所需的电路。
为了实现上述目的,本发明具有下述特征。本发明的一方面针对一种多层印 刷电路板,包括:基板;接地层,所述接地层具有限定了一间隙部分的边缘,所述接地层设置在所述基板的下表面;设置在所述基板的上表面上的至少第一和第二信号迹线,所述第一和第二信号迹线跨过所述间隙部分,彼此平行;以及在所述基板的上表面上设置在所述第一和第二信号迹线之间的第一接地迹线,所述第一接地迹线跨过所述间隙部分。
较佳地,所述多层印刷电路板还包括形成在所述基板上的多个通孔,以便将所述第一接地迹线的两端中每一端连接至接地层。
具体来说,所述多层印刷电路板还包括:设置在所述基板的上表面上的跨过所述间隙部分的第三信号迹线,所述第三信号迹线在离开第一接地迹线的方向中离开所述第一或第二迹线预定的距离与所述第一或第二信号迹线平行;以及设置在所述基板的上表面上的跨过所述间隙部分的第二接地迹线,所述第二接地迹线在离开第一接地迹线的方向中离开所述第三信号迹线预定的距离,与所述第三信号迹线平行。
在此,较佳的是,所述多层印刷电路板还包括形成在所述基板上的多个通孔,以将第二接地迹线的两端中每一端连接到接地层。
更佳的是,所述多层印刷电路板,还包括设置在所述基板的上表面上的跨过所述间隙部分的第四接地迹线,所述第四接地迹线在离开所述第三接地迹线的方向中离开所述第二接地迹线预定的距离,与所述第三信号迹线平行。
具体来说,所述多层印刷电路板还包括:形成在所述基板的下表面上的所述间隙部分内的至少一个第五信号迹线;形成在所述基板的上表面上的多个第六信号迹线,所述第六信号迹线与所述第五信号迹线电气连接。 在此,较佳的是,所述多层印刷电路板,还包括:形成在所述基板上的多个通孔,以便将所述第五信号迹线的两端中每一端连接至所述多个第六信号迹线的任一端。
又.在所述多层印刷电路板中,所述第一和第二信号迹线跨越宽度不同的间隙部分,所述第一接地迹线不只一次跨越间隙部分,以及多个通孔的数量等于通过将1加到第一接地迹线跨过所述间隙部分的次数而获得的值。
典型地来说,所述间隙部分是切口或狭缝。
又,所述多层印刷电路板用于数字电路。
又,在上述方面中,如果电流施加到连接到所述第一或第二信号迹线的负载以及连接到所述接地层的负载,部分或全部返回电流从接地层流到设置在所述基板的上表面上的接地迹线,而不绕间隙部分流动,然后返回接地层。
在上述方面中,单个接地迹线被两个信号迹线所共享。因此,仅要求大约形成一半数量的传统技术所要求的接地迹线。因此,与传统技术相比,接地迹线对多层印刷电路板占据度被显著降低。因此,就能够在多层印刷电路板上提供多个电路,从而,就能够提供能够以较少数量的层数配置所需电路的多层印刷电路板。
又,在较佳实施例中,接地迹线和接地层通过多个通孔连接。一般来说,每个每个通孔占据了多层印刷电路板上相当可观的面积。然而,根据上述方面,能够将接地迹线的数量降至最低,并因此将通孔的数量自然地降至最低。从而,多层印刷电路板上可放置所要求的电路的空间变大,因此能够提供能够以较少的层数配置所需电路的多层印刷电路板。
连同附图和下面对本发明的详细描述,本发明的这些和其它目的、特征、方面和优点将变得更为显而易见。
图1A是示出根据本发明的第一实施例的多层PCB的结构的俯视图;
附图说明
图1B是沿图1A中所示的平面A的多层PCB的截面示图;
图2A是示出根据本发明的第二实施例的多层PCB的结构的俯视图;
图2B是沿图2A中所示的平面A的多层PCB的截面示图;
图3A是示出根据本发明的第三实施例的多层PCB的结构的俯视图;
图3B是沿图3A中所示的平面A的多层PCB的截面示图;
图4A是示出根据本发明的第四实施例的多层PCB的结构的俯视图;
图4B是沿图4A中所示的平面A1的多层PCB的截面示图;
图4C是沿图4A中所示的平面A2的多层PCB的截面示图;
图5A是示出根据本发明的第五实施例的多层PCB的结构的俯视图;
图5B是沿图5A中所示的平面A1的多层PCB的截面示图;
图5C是沿图5A中所示的平面A2的多层PCB的截面示图;
图6A是示出传统的多层PCB的结构的俯视图;以及
图6B是沿图6A中所示的平面A的多层PCB的截面示图。
具体实施方式
(第一实施例)
图1A和1B是示出根据本发明的第一实施例的多层PCB的结构的示意图。为了解释方便,图1A和1B中示出X轴、Y轴和Z轴彼此垂直。具体来说,图1A是示出多层PCB的俯视图,图1B是示出平行于ZX平面的沿图1A中的平面A(见点划线)从箭头B方向所观看到的多层PCB的截面图的示图。
例如,在图1A和1B中所示的多层PCB用作为诸如安装在低成本个人计算机中的主板之类的数字电路板、或是安装在低成本的机顶盒中的电路板。图1A和1B中所示的多层PCB与传统的多层PCB(见图6A和6B)的不同在于还提供了信号迹线201。由于在多层PCB之间没有其它差别,与图6A和6B所示的元件对应的图1A和1B所示的元件以相同的参考标号标注,并在此省略其描述。
类似于信号迹线103,信号迹线201由导电材料组成,以平行于Y轴的方向形成在基板101的上表面上。同样,信号迹线201在X轴方向上(在该情况中,是X轴的负方向)离开接地迹线105预定的距离。在此,如果信号迹线201垂直向下投影到接地层102上,投影的信号迹线201跨越间隙部分α。在本实施例中,示出了一个切口作为图1A和1B中的示例性的部分α。信号迹线201形成在满足上述条件的基板101的上表面。也就是,类似于信号迹线103,信号迹线201设置成跨越间隙部分α。如从上可清楚地看出的那样,信号迹线103和201设置成在其间具有接地迹线105,使得它们相对于接地迹线105而彼此对称。
在上述结构中,如果电流施加到连接到信号迹线103和/或信号迹线201的负载(未示出)以及连接到接地层102的负载(未示出)(见图1A中的箭头C1和/或箭头C2),返回电流的部分或全部从接地层102通过通孔104a流到接地迹线105,而不绕间隙部分α流动,并且,如图1A中箭头D1和/或D2所指出的那样,返回电流的部分或全部通过通孔104b返回到接地层102。从而,与所有返回电流绕间隙部分α流动的情况相比,就能够减少电流回路面积。以此方式,根据本发明的多层PCB抑制了不需要的辐射发生。
在上述方面中,单个接地迹线105被两个信号迹线103和201所共享。也就 是说,来自两个信号迹线103和201的返回电流都引入接地迹线105。与传统技术相比,这种对接地迹线105的共享显著地减少了由多层PCB上的接地迹线105所占据的面积。因此,就能够在多层PCB上放置多个电路。从而,就能够提供能够以较少数量的层数配置所需电路的多层PCB。
接地迹线105和接地层102通过多个通孔104a和104b连接在一起。一般来说,每个通孔104a和104b占据了多层PCB上相当可观的面积。例如,接地迹线105的宽度大约是0.15mm,而每个通孔104a和104b具有大约0.3mm的直径的通孔,并且具有大约0.7mm的外径。然而,在根据本发明的多层PCB中,即使在基板上放置了多个电路,也能够将接地迹线105的总数降至最低,并因此将如上所述占据相当可观面积的通孔104a和104b的总数降至最低。从而,多层PCB上可放置所要求的电路的空间变大,因此能够提供能够以较少的层数配置所需电路的多层PCB。注意到,如果试图减少接地迹线105或信号迹线103和201的宽度,或者减小通孔104a和104b的尺寸,则增加了电路生产的成本,并因此降低了实际可用性。从这一点来说,单个接地迹线105被多个信号迹线103和201共享是有利的。
也可通过根据将在随后描述的本发明的第二至第五实施例的多层PCB来获得上述技术效果。
注意到,如图1A所示,在信号迹线103和接地迹线105在X轴方向中的距离是x1、信号迹线201和接地迹线105在X轴方向中的距离是x2时,较佳的是x1和x2是制造过程中的最小可容许值。其原因是抑制了迹线面积的增加,并进一步降低了电流回路面积,从而就能够抑制不希望的辐射发生。
如图1A所示,在信号迹线103与与Y轴方向平行的接地层102的边缘之间的距离是x3时,较佳的是x1小于x3。其原因是,在不满足该条件的情况下,如果返回电流部分地绕间隙部分α流动,电流回路面积可能会减小。
接地迹线105的宽度可以等于或可以不等于信号迹线103和201的宽度。较佳的是,接地迹线105的长度比Y轴方向的间隙部分α的尺寸长,并尽可能地保持短。这是因为一般较佳的是返回电流流过接地层102。
在高频区域,电源层可被认为是与接地层同电位。在本实施例中,接地迹线105设置在信号迹线103和201之间,接地迹线105和接地层102通过两个通孔104a和104b连接。然而,本发明不限于此,即使在信号线103和201之间提供电源迹 线、且电源迹线和电源层相互电气连接的场合中,也能实现与上述类似的技术效果。
即使接地层缺乏对应于电源迹线的部分,如上所述的接地迹线也能够实现如上所述类似的技术效果。
如果不提供接地层本身,就不能使接地迹线和信号迹线103和201绕过间隙部分。在这种假设下,仅在迹线层中信号迹线103和201之间提供接地迹线。
间隙部分α并不限于如上所述的那样,可根据设计印刷图案的条件和/或安装条件来作出形状上的改变。
(第二实施例)
图2A和2B是示出根据本发明的第二实施例的多层PCB的结构的示意图。注意到,图2A和2B中示出X轴、Y轴和Z轴彼此垂直。具体来说,图2A是示出多层PCB的俯视图,图2B是示出平行于ZX平面的沿图2A中的平面A(见点划线)从箭头B方向所观看到的多层PCB的截面图的示图。
图2A和2B中所示的多层PCB与根据第一实施例的多层PCB(见图1A和1B)的不同在于还提供了信号迹线301、两个通孔302a和302b、以及接地迹线303。由于在多层PCB之间没有其它差别,与图1A和1B所示的元件对应的图2A和2B所示的元件以相同的标号标注,并在此省略其描述。
类似于信号迹线103,信号迹线301由导电材料组成,以平行于Y轴的方向形成在基板101的上表面上。同样,信号迹线301在X轴方向上(在该情况中,是X轴的负方向)离开信号间隙201预定的距离。在此,如果信号迹线301垂直向下投影到接地层102上,投影的信号迹线301跨越间隙部分α。信号迹线301形成在满足上述位置条件的基板101的上表面。也就是,类似于信号迹线103,信号迹线301设置成跨越间隙部分α。
同样,除了形成位置不同之外,通孔302a和302b分别类似于上述的通孔104a和104b。在通孔302a和302b中,通孔形成在接地层102的边缘附近,以便在X轴方向中(在该情况中,是X轴的负方向)离开信号迹线301预定的距离。
同样,接地迹线303由导电材料组成,以与Y轴平行的方向形成在基板101的上表面。接地迹线303在通孔302a和302b的顶端连接通孔302a和302b。
在上述结构中,如果电流施加到连接到信号迹线103、201或301或这些信号迹线中的两条或多条的任一组合的负载(未示出)以及连接到接地层102的负载(未 示出)(见图2A中的箭头C1-C3),返回电流的部分或全部从接地层102通过通孔104a流到接地迹线105,而不绕间隙部分α流动,如图2A中箭头D1和D2所指出的那样,返回电流的部分或全部通过通孔104b返回到接地层102。如图2A中的箭头D3所示,返回电流的其余部分或全部从接地层102通过通孔302a流到接地迹线303,并然后通过通孔302b返回到接地层102。从而,与所有返回电流绕间隙部分α流动的情况相比,就能够减少电流回路面积。以此方式,根据本发明的多层PCB抑制了不需要的辐射发生。
而且,在根据本实施例的多层PCB中,两个接地迹线105和303被三个信号迹线103、201和301所共享,因此,与传统技术相比,这能够减少所需的接地迹线105的数量。结果,就能够减少基板101上各种迹线所占据的面积(即迹线面积)。从而,在根据本实施例的多层PCB中,能够实现与第一实施例中实现的技术效果相类似的技术效果。
注意,接地迹线303可设置在信号迹线201和301之间。
(第三实施例)
图3A和3B是示出根据本发明的第三实施例的多层PCB的结构的示意图。注意到,图3A和3B中示出X轴、Y轴和Z轴彼此垂直。具体来说,图3A是示出多层PCB的俯视图,图3B是示出平行于ZX平面的沿图3A中的平面A(见点划线)从箭头B方向所观看到的多层PCB的截面图的示图。
图3A和3B中所示的多层PCB与根据第一实施例的多层PCB(见图1A和1B)的不同在于还提供了信号迹线401和402、两个通孔402a和402b、以及接地迹线403。由于在多层PCB之间没有其它差别,与图1A和1B所示的元件对应的图3A和3B所示的元件以相同的标号标注,并在此省略其描述。
类似于信号迹线103,信号迹线401由导电材料组成,以平行于Y轴的方向形成在基板101的上表面上。信号迹线401与信号迹线201关于平面E对称,平面E与YZ平面平行,在X轴的负方向上离信号迹线201的左侧的预定距离为x5/2。
同样,除了形成位置不同之外,通孔402a和402b分别类似于上述的通孔104a和104b。通孔402a和402b分别与通孔104a和104b关于基准平面E对称。
同样,接地迹线403由导电材料组成,以与Y轴平行的方向形成在基板101的上表面。接地迹线403与接地迹线105关于基准平面E对称。接地迹线403在通 孔402a和402b的顶端连接通孔402a和402b。
在上述结构中,如果电流施加到连接到至少一个信号迹线(103、201、401和404)的负载(未示出)以及连接到接地层102的负载(未示出)(见图3A中的箭头C1-C4),返回电流的部分或全部从接地层102通过通孔(104a或402a)流到接地迹线(105或403),而不绕间隙部分α流动,如图3A中箭头D1至D4所指出的那样,然后返回电流的部分或全部通过通孔(104b或403b)返回到接地层102。从而,与所有返回电流绕间隙部分α流动的情况相比,就能够减少电流回路面积。以此方式,根据本实施例的多层PCB抑制了不需要的辐射发生。
而且,在根据本实施例的多层PCB中,单个接地迹线(105或403)被两个一组的信号迹线(即一组信号迹线103和201,以及一组信号迹线401和404)所共享,因此,与传统技术相比,这能够减少所需的接地迹线的数量。结果,就能够减少基板101上各种迹线所占据的面积(即迹线面积)。从而,在根据本实施例的多层PCB中,能够实现与第一实施例中实现的技术效果相类似的技术效果。
注意到,在多层PCB上设计电路时,还必须考虑到迹线(一般是信号迹线)之间的串扰。下面给出了与串扰有关的迹线之间的距离的讨论。在此,为了解释简单,假设信号迹线103和201之间的距离和信号迹线401和404之间的距离分别是x4,信号迹线201和401之间的距离是x5。
首先,从减少迹线面积的观点出发,如第一实施例所述,较佳的是尽可能地减小x4和x5。而且,较佳的是距离x5小于距离x4。
另一方面,从减少串扰的观点出发,例如,较佳的是信号迹线103和201之间的距离、信号迹线201和401之间的距离、信号迹线401和404之间的距离每个都高于预定值。例如,选择距离x4和x5为信号迹线的宽度的三倍。在根据本实施例的多层PCB中,接地迹线105设置在信号迹线103和201之间,接地迹线403设置于信号迹线401和404之间。从而,就可能降低信号迹线103和201之间以及信号迹线401和404之间的串扰。而且,如果对降低信号迹线201和401之间的串扰干扰给予更高的优先级,则较佳的是,距离x5等于或大于x4。
(第四实施例)
图4A-4C是示出根据本发明的第四实施例的多层PCB的结构的示意图。注意到,图4A-4C中示出X轴、Y轴和Z轴彼此垂直。具体来说,图4A是示出多层PCB 的俯视图;图4B是示出平行于ZX平面的沿图4A中的平面A1(见点划线)从箭头B1方向所观看到的多层PCB的截面图的示图;图4C是示出平行于YZ平面的沿图4A中的平面A2(见点划线)从箭头B2方向所观看到的多层PCB的截面图的示图。
在图4A-4C中,多层PCB包括:基板501;接地层502;两个信号迹线503和504;两个通孔505a和505b;接地迹线506;两个信号迹线507和508;两个通孔509a和509b;以及接地迹线510。多层PCB还包括:通孔511a和511b;通孔512a和512b;信号迹线518-520;信号迹线521-523;以及信号迹线524-526。注意到,为了说明简单,基板501未示于图4A中。
类似于基板101,基板501由介电材料组成,其上表面和下表面基本上与XY平面平行。
接地层502由低阻抗材料组成,形成在基板501的下表面上。接地层502并非形成为跨越基板501的整个底面。在本实施例中,如图4A所示,接地层502具有边缘,边缘限定了至少两个间隙部分α1和α2,间隙部分的形成原因是出于印刷图案的设计和/或安装便捷的原因。具体来说,间隙部分α1和α2分别是基本矩形的狭长切口,在接地层501中形成了关于平行于ZX平面的基准平面E1彼此对称的空间。在本实施例中,为了解释方便,假设间隙部分α1和α2每个形成为具有关于平行于YZ平面的基准平面E2对称的平面形状。
两个信号迹线503和504分别由导电材料组成,以平行于Y轴的方向形成在基板501的上表面上。在此,如果信号迹线503和504的每一个垂直向下地投影到接地层502上,投影的信号迹线503和504跨越间隙部分α1和α2。两个信号迹线503和504在X轴的正方向离开基准平面E2不同的距离。在此,信号间隙503和504之间的距离选择为等于上述的距离x4(见图3A)。
两个通孔505a和505b以类似于通孔104a和104b的方式形成,但位于与通孔104a和104b不同的位置。具体来说,通孔505a位于X轴方向中信号迹线503和504之间的中点附近,并且在Y轴的正方向偏离间隙α1预定的距离。通孔505b与通孔505a关于基准平面E1对称。
接地迹线506由导电材料组成,在平行于Y轴的方向中形成在基板501的上表面。接地迹线506在通孔505a和505b的顶端连接通孔505a和505b。
两个信号迹线507和508、两个通孔509a和509b、以及接地迹线510分别与 两个信号迹线503和504、两个通孔505a和505b、以及接地迹线506关于基准平面E2对称。
通过将导电材料涂层施加在位于基板501上的不同位置的并具有平行于Z轴的轴的通孔中,获得通孔511a-514a以及511b-514b。
通孔511a形成在这样的位置,使得如果通孔511a垂直向下投影到接地层502上,投影部分落入间隙部分α1的区域内。更佳的是,通孔511a尽可能地接近于接地层502。通孔511b与通孔511a关于基准平面E2对称。
通孔512a形成在平行于通孔511a并在Y轴的负方向离通孔511a预定距离的位置处,使得如果通孔512a垂直向下投影到接地层502上,投影部分落入间隙部分α1的区域内。通孔512b与通孔512a关于基准平面E2对称。
通孔513a和513b分别与通孔512a和512b关于基准平面E1对称。此外,通孔514a和514b分别与通孔511a和511b关于基准平面E1对称。
信号迹线515由导电材料组成,形成在基板501的上表面,以在X轴平行的方向中从基板501的左侧端部延伸到通孔511a的顶端。信号迹线516由导电材料组成,形成在基板501的下表面,以在X轴平行的方向中从通孔511a的底端延伸到通孔511b的底端。信号迹线517与信号迹线515关于基准平面E2对称。
信号迹线518-520由导电材料组成,形成在与信号迹线515-517平行且在Y轴的负方向上分别离开预定距离的位置处。在此,位移量等于通孔511a的轴和通孔512a的轴之间的距离。
信号迹线521-523各自由导电材料组成。信号迹线521-523分别与信号迹线518-520关于基准平面E1对称。
信号迹线524-526各自由导电材料组成。信号迹线524-526分别与信号迹线515-517关于基准平面E1对称。
在上述结构中,如第三实施例中那样,如果电流仅施加到基板501的上表面上的信号迹线,返回电流流过接地迹线而不绕间隙部分α1和α2。因此,如关于先前的实施例所述的那样,在根据本实施例的多层PCB中,就可能抑制不希望的辐射发生。单个信号迹线被上表面侧上的两个信号迹线所共享,因此在根据本实施例的多层PCB中,就能够实现如第一实施例中所述的技术效果类似的技术效果。
如果电流施加到通过间隙部分α1和α2的信号路径(例如包含信号迹线515、 通孔511a、信号迹线516、通孔511b以及信号迹线517的路径),返回电流绕间隙部分α1或α2流动。然而,信号迹线516、519、522和525都位于间隙部分α1或α2中,即其全部都设置在接地层502的附近,因此能够减少电流环路的面积。从而,就能够减少从通过间隙部分α1或α2的信号路径的不希望的辐射。此外,能够在有限的空间中提供多个信号路径。
(第五实施例)
图5A-5C是示出根据本发明的第五实施例的多层PCB的结构的示意图。注意到,如上所示的X轴、Y轴和Z轴同样示于图5A-5C中。具体来说,图5A是示出多层PCB的俯视图;图5B是示出平行于ZX平面的沿图5A中的平面A1(见点划线)从箭头B1方向所观看到的多层PCB的截面图的示图;图5C是示出沿设置于平行于图5A中所示的平面A1并在Y轴的负方向上离平面A1预定距离的平面A2(见点划线)从箭头B2方向所观看到的多层PCB的截面图的示图。
在图5A-5C中,根据本实施例的多层PCB包括:基板601;接地层602;两个信号迹线603和604;三个通孔605a-605c;以及接地迹线606。注意到,为了说明简单,基板601未示于图5A中。
类似于上述基板101,基板601由介电材料组成,其上表面和下表面基本上与XY平面平行。
接地层602由低阻抗材料组成,形成在基板601的下表面上。接地层602并非形成为跨越基板601的整个底面。在该实施例中,如图5A所示,接地层602具有具有边缘,边缘限定了螺旋形的间隙部分α3,间隙部分的形成原因是出于印刷图案的设计和/或安装便捷的原因。从而,接地层602具有基本上在其中央形成的凸出部分。
两个信号迹线603和604各自由导电材料组成,以平行于Y轴的方向形成在基板601的上表面上。在此,如果信号迹线603垂直向下地投影到接地层602上,投影的信号迹线603跨越间隙部分α3的宽部。如果信号迹线604垂直向下地投影到接地层602上,投影的信号迹线604跨越间隙部分α3的窄部。信号迹线603和604之间的距离设置成与上述的距离x4(见图3A)相同。
三个通孔605a-605c以类似于通孔104a的方式形成,但位于例如与通孔104a不同的位置。具体来说,通孔605a位于X轴方向中信号迹线603和604之间的中 点附近,并且在Y轴的正方向偏离间隙α3预定的距离。
通孔605b在Y轴的负方向中离开通孔605a预定距离。更具体地来说,通孔605b形成在这样的位置,使得如果通过605b垂直向下投影到接地层602上,投影部分落在接地层602的凸出部分的区域中。
通孔605c在Y轴的负方向中离开通孔605b预定距离。更具体地来说,通孔605c形成在这样的位置,使得如果通过605c垂直向下投影到接地层602上,投影部分落在接地层602的除了凸出部分之外的区域中。
注意到,如先前的实施例那样,较佳的是通孔605b和605c尽可能地位于接地层602边缘的近旁。
接地迹线606由导电材料组成,在平行于Y轴的方向中形成在基板601的上表面。接地迹线606在通孔605a-605c的顶端连接通孔605a-605c。
在上述结构中,如从先前的实施例中可清楚地得出的那样,如果电流施加到信号迹线603和604中的每一个或任一个,返回电流流过接地迹线而不绕间隙部分α3。因此,在根据本实施例的多层PCB中,就可能抑制不希望的辐射发生。单个信号迹线被两个信号迹线603和604所共享,因此有可能减少迹线的面积。从而,在根据本实施例的多层PCB中,就能够实现如第一实施例中所述的技术效果类似的技术效果。
从而,通过根据间隙α3的形状将多个通孔605放置在适当的位置,即使接地层设计成复杂的形状,也能够减少电流回路面积。从而,能够提高设计印刷图案和/或安装过程中的自由度。
虽然已详细地说明了本发明,但是,上述说明的全部都是示例性的而非限制性的。要理解成可设计许多其它修改或变型,而不背离本发明的范围。
Claims (11)
1.一种多层印刷电路板,其特征在于,包括:
基板(101或501);
接地层(102或502),所述接地层具有限定了一间隙部分的边缘,所述接地层设置在所述基板的下表面;
设置在所述基板的上表面上的至少第一和第二信号迹线(103和201、503和504、507和508、或603和604),所述第一和第二信号迹线跨过所述间隙部分,彼此平行;以及
在所述基板的上表面上设置在所述第一和第二信号迹线之间的第一接地迹线(105、506、510或606),所述第一接地迹线跨过所述间隙部分。
2.如权利要求1所述的多层印刷电路板,其特征在于,还包括形成在所述基板上的多个通孔(104a和104b、505a和505b、509a和509b、或605a-605c),以便将所述第一接地迹线的两端中每一端连接至接地层。
3.如权利要求1所述的多层印刷电路板,其特征在于,还包括:
设置在所述基板的上表面上的跨过所述间隙部分的第三信号迹线(301),所述第三信号迹线在离开第一接地迹线的方向中离开所述第一或第二迹线预定的距离,与所述第一或第二信号迹线平行;以及
设置在所述基板的上表面上的跨过所述间隙部分的第二接地迹线(303),所述第二接地迹线在离开第一接地迹线的方向中离开所述第三信号迹线预定的距离,与所述第三信号迹线平行。
4.如权利要求3所述的多层印刷电路板,其特征在于,还包括形成在所述基板上的多个通孔(302a和302b),以将第二接地迹线的两端中每一端连接到接地层。
5.如权利要求3所述的多层印刷电路板,其特征在于,还包括设置在所述基板的上表面上的跨过所述间隙部分的第四接地迹线(404),所述第四接地迹线在离开所述第三接地迹线的方向中离开所述第二接地迹线预定的距离,与所述第三信号迹线平行。
6.如权利要求1所述的多层印刷电路板,其特征在于,还包括:
形成在所述基板的下表面上的所述间隙部分内的至少一个第五信号迹线(516、519、522或525);
形成在所述基板的上表面上的多个第六信号迹线(515和517、518和520、521和523、或524和526),所述第六信号迹线与所述第五信号迹线电气连接。
7.如权利要求6所述的多层印刷电路板,其特征在于,还包括:形成在所述基板上的多个通孔(511a和511b、512a和512b、513a和513b、或514a和514b),以便将所述第五信号迹线的两端中每一端连接至所述多个第六信号迹线的任一端。
8.如权利要求2所述的多层印刷电路板,其特征在于,
所述第一和第二信号迹线(603和604)跨越宽度不同的间隙部分,
所述第一接地迹线(606)不只一次跨越间隙部分,以及
多个通孔(605a-605c)的数量等于通过将1加到第一接地迹线跨过所述间隙部分的次数而获得的值。
9.如权利要求1所述的多层印刷电路板,其特征在于,所述间隙部分是切口或狭缝(α、α1、α2、α3)。
10.如权利要求1所述的多层印刷电路板,其特征在于,所述多层PCB用于数字电路。
11.如权利要求1所述的多层印刷电路板,其特征在于,如果电流施加到连接到所述第一或第二信号迹线的负载以及连接到所述接地层的负载,部分或全部返回电流从接地层流到设置在所述基板的上表面上的接地迹线,而不绕间隙部分流动,然后返回接地层。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004-011015 | 2004-01-19 | ||
JP2004011015 | 2004-01-19 | ||
JP2004011015 | 2004-01-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1645991A CN1645991A (zh) | 2005-07-27 |
CN1645991B true CN1645991B (zh) | 2011-06-15 |
Family
ID=34747279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200510005921.8A Expired - Fee Related CN1645991B (zh) | 2004-01-19 | 2005-01-18 | 多层印刷电路板 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7061094B2 (zh) |
CN (1) | CN1645991B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106332434A (zh) * | 2015-06-24 | 2017-01-11 | 富葵精密组件(深圳)有限公司 | 柔性线路板及其制作方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI330048B (en) * | 2007-09-05 | 2010-09-01 | Tatung Co | Signal transmission structure and layout method thereof |
CN104396353B (zh) * | 2012-06-28 | 2018-02-27 | 伊莱克斯公司 | 印刷电路板和电滤波器 |
TWI593323B (zh) * | 2012-08-21 | 2017-07-21 | 晨星半導體股份有限公司 | 電路佈局方法以及兩層式印刷電路板 |
CN113161721B (zh) * | 2020-01-22 | 2023-11-28 | 华为技术有限公司 | 天线装置及电子设备 |
US11302645B2 (en) * | 2020-06-30 | 2022-04-12 | Western Digital Technologies, Inc. | Printed circuit board compensation structure for high bandwidth and high die-count memory stacks |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3414848A (en) * | 1966-11-01 | 1968-12-03 | Army Usa | Microwave strip transmission lines |
US3855542A (en) * | 1973-11-05 | 1974-12-17 | Sperry Rand Corp | Broad band high frequency diode amplifier |
US4245356A (en) * | 1979-04-27 | 1981-01-13 | Rockwell International Corporation | Frequency translator |
JPH065593A (ja) * | 1992-04-20 | 1994-01-14 | Sumitomo Electric Ind Ltd | 多層配線基板及びその製造方法 |
JP3239435B2 (ja) * | 1992-04-24 | 2001-12-17 | ソニー株式会社 | 平面アンテナ |
USH1306H (en) * | 1993-01-21 | 1994-05-03 | The United States Of America As Represented By The Secretary Of The Army | Method of using an improved solder to bridge a nonmetallic gap between metallic surfaces, said improved solder, and an improved solder connection to bridge a nonmetallic gap between metallic surfaces |
US5628031A (en) * | 1993-07-19 | 1997-05-06 | Elonex Ip Holdings Ltd. | Personal digital assistant module implemented as a low-profile printed circuit assembly having a rigid substrate wherein IC devices are mounted within openings wholly between opposite plane surfaces of the rigid substrate |
FR2720196B1 (fr) * | 1994-05-19 | 1996-06-21 | Thomson Csf | Dispositif de raccordement pour assurer un raccordement par câble sur un circuit imprimé et circuit imprimé équipé d'un tel dispositif. |
JPH07321463A (ja) * | 1994-05-25 | 1995-12-08 | Toshiba Corp | 薄膜多層配線基板 |
JPH11298150A (ja) | 1998-04-16 | 1999-10-29 | Sony Corp | 多層プリント基板 |
JP2000323905A (ja) * | 1999-05-07 | 2000-11-24 | Nec Corp | 高周波非可逆回路素子 |
JP4402310B2 (ja) * | 2001-02-23 | 2010-01-20 | 三菱電機株式会社 | 高周波用回路基板およびこれを用いた半導体装置 |
JP2004064174A (ja) * | 2002-07-25 | 2004-02-26 | Kyocera Corp | 高周波用配線基板 |
JP4219634B2 (ja) * | 2002-08-01 | 2009-02-04 | 凌和電子株式会社 | 磁気センサ、側面開放型temセル、およびこれらを利用した装置 |
-
2005
- 2005-01-18 US US11/035,953 patent/US7061094B2/en active Active
- 2005-01-18 CN CN200510005921.8A patent/CN1645991B/zh not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
JP特开平11-298150A 1999.10.29 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106332434A (zh) * | 2015-06-24 | 2017-01-11 | 富葵精密组件(深圳)有限公司 | 柔性线路板及其制作方法 |
CN106332434B (zh) * | 2015-06-24 | 2019-01-04 | 鹏鼎控股(深圳)股份有限公司 | 柔性线路板及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1645991A (zh) | 2005-07-27 |
US20050156307A1 (en) | 2005-07-21 |
US7061094B2 (en) | 2006-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1645991B (zh) | 多层印刷电路板 | |
CN100490147C (zh) | 电子器件接线方法和结构 | |
US9326370B2 (en) | Printed circuit board | |
JP2009260758A (ja) | 無線icデバイス | |
US8076588B2 (en) | Multilayer wiring board | |
CN105190503A (zh) | 用于触摸屏的层电极 | |
CN112506371B (zh) | 触控基板和触控显示装置 | |
US6794581B2 (en) | Method and apparatus for distributing power to integrated circuits | |
JP6108887B2 (ja) | 半導体パッケージ及びプリント回路板 | |
EP1421620B1 (en) | Integrated circuit with signal lines and mesh layer | |
US20030043560A1 (en) | Printed circuit board having a microelectronic semiconductor device mount area for trace routing therethrough | |
JP4939795B2 (ja) | 半導体パッケージと共に使用するための基板層及びその形成方法 | |
US8728874B2 (en) | Method and apparatus for low inductive design pattern | |
JPH10270862A (ja) | Emi抑制多層プリント基板 | |
US10231335B2 (en) | Electronic module with embedded jumper conductor | |
EP1179971B1 (en) | Printed circuit board with pins for being connected to electronic part mounted thereon | |
US11723149B2 (en) | Resistive PCB traces for improved stability | |
CN114585993B (zh) | 触控面板 | |
JPH08335754A (ja) | ビアホール/スルーホールを用いたガード構造 | |
US7550854B2 (en) | Integrated interconnect arrangement | |
JP2017220505A (ja) | プリント基板 | |
US9907158B2 (en) | Wiring structure and printed wiring substrate of wiring structure | |
US20230326667A1 (en) | Coil component | |
US20220130601A1 (en) | Coil component | |
US20230104422A1 (en) | Multilayer coil component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110615 Termination date: 20190118 |
|
CF01 | Termination of patent right due to non-payment of annual fee |